專利名稱：一種雙路誤差放大器的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及誤差放大器技術(shù)，尤其涉及一種雙路誤差放大器的結(jié)構(gòu)。
背景技術(shù)：
一些電路需要同時(shí)實(shí)現(xiàn)恒壓和恒流功能，通常需要使用雙路誤差放大器，如

圖1 所示，其為現(xiàn)有技術(shù)中一種雙路誤差放大器的模塊示意圖，所述電流誤差放大器11包括正向輸入端IN+、負(fù)向輸入端IN-和輸出端；所述電壓誤差放大器12包括正向輸入端VN+、負(fù)向輸入端VN-和輸出端，所述電壓誤差放大器12的輸出端和電流誤差放大器11的輸出端相連，并連接于輸出端口 OUT。圖1所示的雙路誤差放大器有且僅有兩種工作狀態(tài)第一種為恒壓模式，電壓誤差放大器12的正向輸入端電壓VN+等于其負(fù)向輸入端電壓VN-、電流誤差放大器11的正向輸入端電壓IN+小于其負(fù)向輸入端電壓IN-；第二種為恒流模式，電流誤差放大器11的正向輸入端電壓IN+等于其負(fù)向輸入端電壓IN-、電壓誤差放大器12的正向輸入端電壓VN+小于其負(fù)向輸入端電壓VN-。圖2為如圖1所示雙路誤差放大器的電路一種具體實(shí)現(xiàn)示意圖。如圖2所示，所述電流誤差放大器11包括第一電流源112、第一 PMOS管M12和第二 PMOS管M22、第一 NMOS 管M32、第二匪OS管M42和第三匪OS管M52，所述第一 PMOS管M12的柵極作為所述電流誤差放大器的正向輸入端IN+、所述第二 PMOS管M22的柵極作為所述電壓誤差放大器的負(fù)向輸入端IN-，所述第三NMOS管M52的漏極和所述電壓誤差放大器12的輸出端相連，并作為輸出端口 OUT ；所述電壓誤差放大器12包括第二電流源111、第三PMOS管Mll和第四PMOS管 M21、第三NMOS管M31和第四NMOS管M41，所述第四PMOS管M21的柵極作為所述電壓誤差放大器的正向輸入端VN+、所述第三PMOS管Mll的柵極作為所述電壓誤差放大器的負(fù)向輸入端口 VN-，所述第四PMOS管M21的漏極和所述第四NMOS管M41的漏極相連，并與所述電流誤差放大器11的輸出端相連，作為輸出端口 OUT。其中，對(duì)于電壓誤差放大器12，Mll和M21寬長(zhǎng)比相同且匹配、M31和M41寬長(zhǎng)比相同且匹配，所述雙路誤差放大器工作在恒壓模式時(shí)，所述電壓誤差放大器12的正向輸入端VN+的電壓和所述電壓誤差放大器的負(fù)向輸入端口 VN-的電壓相等；對(duì)于電流誤差放大器11，M12和M22寬長(zhǎng)比相同且匹配、M32和M42寬長(zhǎng)比相同且匹配、M52作為輸出端，所述雙路誤差放大器工作在恒流模式時(shí)，所述電流誤差放大器11的正向輸入端IN+的電壓和所述電流誤差放大器的負(fù)向輸入端IN-的電壓相等雙路誤差放大器工作在恒流模式時(shí)，電壓誤差放大器12的正向輸入端電壓VN+小于其負(fù)向輸入端電壓VN-，因此電壓誤差放大器的輸出電流等于111。電流誤差放大器中 M52的漏源電流即電流誤差放大器的輸出電流等于電壓誤差放大器的輸出電流111，但是 M52同M42以及電壓誤差放大器之間的連接方式，使M52的柵極電壓不確定，無(wú)法設(shè)定正確的直流偏置點(diǎn)，所以M52不能保證一直工作在飽和區(qū)，這樣在恒流模式時(shí)，雙路誤差放大器的輸出端口 OUT不能夠提供穩(wěn)定的電壓。
實(shí)用新型內(nèi)容本實(shí)用新型針對(duì)現(xiàn)有技術(shù)的不足，提供一種雙路誤差放大器的結(jié)構(gòu)，通過(guò)設(shè)定電壓誤差放大器和電流誤差放大器中各電流源的電流值，從而設(shè)定電流誤差放大器正確的直流偏置點(diǎn)，使恒流模式時(shí)的電流誤差放大器，能夠一直工作在正常的飽和區(qū)。為解決上述技術(shù)問(wèn)題，本實(shí)用新型提供一種雙路誤差放大器，包括第一誤差放大器和第二誤差放大器，所述第一誤差放大器的輸出端與所述第二誤差放大器的輸出端連接，并作為雙路誤差放大器的輸出端口，所述第一誤差放大器包括第一電流源，與外部電源或與地相連；第一差分輸入對(duì)管，兩端分別作為所述第一誤差放大器的正向輸入端和負(fù)向輸入端，且其中一端與所述第一電流源相連；第一有源負(fù)載，兩端并聯(lián)接入第二電流源和第三電流源，所述第一有源負(fù)載的一端與第一差分輸入對(duì)管相連，當(dāng)?shù)谝浑娏髟磁c外部電源相連時(shí)，第一有源負(fù)載的另一端與地相連，當(dāng)?shù)谝浑娏髟磁c地相連時(shí)，所述第一有源負(fù)載的另一端與外部電源相連；用于將所述有源負(fù)載的電流鏡像輸出的鏡像管，其一端與有源負(fù)載相連，另一端作為第一誤差放大器的輸出端；所述第二誤差放大器包括第四電流源，與外部電源或與地相連；第二差分輸入對(duì)管，兩端分別作為所述第二誤差放大器的正向輸入端和負(fù)向輸入端，且其中一端與所述第四電流源相連；第二有源負(fù)載，一端與第二差分輸入對(duì)管相連，當(dāng)?shù)谝浑娏髟磁c外部電源相連時(shí)， 所述第二有源負(fù)載的另一端與地相連，當(dāng)?shù)谝浑娏髟磁c地相連時(shí)，所述第二有源負(fù)載的另一端與外部電源相連。作為可選的方案，所述第一誤差放大器進(jìn)一步包括所述第一電流源與外部電源相連；所述第一差分輸入對(duì)管包括第一 PMOS管和第二 PMOS管，所述第一 PMOS管的柵極作為所述第一誤差放大器的正向輸入端，所述第二 PMOS管柵極作為所述第一誤差放大器的負(fù)向輸入端，所述第一 PMOS管的源極和所述第二 PMOS管的源極共同與所述第一電流源相連；所述第一有源負(fù)載包括第一 NMOS管和第二 NMOS管，所述第一 NMOS管的漏極與其柵極和所述第一 PMOS管的漏極相連，所述第二 NMOS管的漏極與其柵極和所述第二 PMOS管的漏極相連，所述第二 NMOS管的源極與所述第一 NMOS管的源極共同接地；所述鏡像管包括第三NMOS管，所述第三PMOS管的柵極與所述第二 NMOS管的柵極相連、且漏極作為所述第一誤差放大器的輸出端；所述第二電流源的兩端分別與所述第一 NMOS管的漏極和源極相連；所述第三電流源的兩端分別與所述第二 NMOS管的漏極和源極相連。進(jìn)一步的，所述第一電流源電流值為II，所述第二電流源與所述第三電流源的電流值均為12，且滿足Il > 2X 12，所述第一 PMOS管與所述第二 PMOS管的寬長(zhǎng)比相同，所述第一 NMOS管與所述第二 NMOS管寬長(zhǎng)比相同，所述第三NMOS管的寬長(zhǎng)比是所述第二 NMOS 管寬長(zhǎng)比的N倍，其中N為正數(shù)。進(jìn)一步的，所述第一誤差放大器的正向輸入端的電壓值等于所述第一誤差放大器的負(fù)向輸入端的電壓值時(shí)，所述第一 PMOS管的漏源電流與所述第二 PMOS管的漏源電流均為11/2，所述第一 NMOS管的漏源電流與所述第二 NMOS管的漏源電流均為12，所述第三 NMOS管的漏源電流為NX (11/2-12)。作為可選的方案，所述第一誤差放大器進(jìn)一步包括所述第一電流源與地相連；所述第一差分輸入對(duì)管包括第一 NMOS管和第二 NMOS管，所述第一 NMOS管的柵極作為所述第一誤差放大器的正向輸入端，所述第二 NMOS管的柵極作為所述第一誤差放大器的負(fù)向輸入端，所述第一匪OS管的源極和所述第二 NMOS管的源極共同與所述第一電流源相連；所述第一有源負(fù)載包括第一 PMOS管和第二 PMOS管，所述第一 PMOS管的漏極與其柵極和所述第一 NMOS管的漏極相連；所述第二 PMOS管的漏極與其柵極和所述第二 NMOS管的漏極相連，所述第二 PMOS管的源極與所述第一 PMOS管的源極共同與外部電源相連；所述鏡像管包括第三PMOS管，所述第三PMOS管的柵極與所述第二 PMOS管的柵極相連，且漏極作為所述第一誤差放大器的輸出端；所述第二電流源的兩端分別與所述第一 PMOS管的漏極和源極相連；所述第三電流源的兩端分別與所述第二 PMOS管的漏極和源極相連。作為可選的方案，所述第一誤差放大器進(jìn)一步包括所述第一電流源與外部電源相連；所述第一差分輸入對(duì)管包括第一 PNP管和第二 PNP管，所述第一 PNP管的基極作為所述第一誤差放大器的正向輸入端，所述第二 PNP管的基極作為所述第一誤差放大器的負(fù)向輸入端，所述第一 PNP管的發(fā)射極和所述第二 PNP管的發(fā)射極共同與所述第一電流源相連；所述第一有源負(fù)載包括第一 NMOS管和第二 NMOS管，所述第一 NMOS管的漏極與所述第一 PNP管的集電極相連；所述第二 NMOS管的漏極與所述第二 PNP管的集電極相連，所述第二 NMOS管的源極與所述第一 NMOS管的源極共同接地；所述鏡像管包括第三NMOS管，其柵極與所述第二 NMOS管的柵極相連，所述第三 NMOS管的漏極作為所述第一誤差放大器的輸出端；所述第二電流源的兩端分別與所述第一 NMOS管的漏極和源極相連；所述第三電流源的兩端分別與所述第二 NMOS管的漏極和源極相連。作為可選的方案，所述第二誤差放大器進(jìn)一步包括第四電流源，與外部電源相連；第二差分輸入對(duì)管包括第三PMOS管和第四PMOS管，所述第三PMOS管的柵極作為所述第二誤差放大器的負(fù)向輸入端，所述第四PMOS管的柵極作為所述第二誤差放大器的正向輸入端、源極與所述第三PMOS管的源極相連、漏極作為所述第二誤差放大器的輸出端，所述第三PMOS管和第四PMOS管的源極共同與所述第四電流源相連；所述第二有源負(fù)載包括第四NMOS管和第五NMOS管，所述第四NMOS管的漏極與其柵極和所述第三PMOS管的漏極相連，所述第五NMOS管的柵極與所述第四NMOS管的柵極相連，所述第五NMOS管的源極與所述第四NMOS管的源極共同接地，所述第五NMOS管的漏極與所述第四PMOS管的漏極相連。進(jìn)一步的，所述第一電流源電流值為II，所述第二電流源與所述第三電流源的電流值均為12，且滿足Il > 2X 12，所述第四電流源的電流值為NX (I1/2-I2)，所述第三 PMOS管與所述第四PMOS管的寬長(zhǎng)比相同，所述第四NMOS管與所述第五NMOS管的寬長(zhǎng)比相同，其中N為正數(shù)。進(jìn)一步的，所述第二誤差放大器的正向輸入端的電壓值小于所述第二誤差放大器的負(fù)向輸入端的電壓值時(shí)，所述第四PMOS管的漏源電流值為NX (I1/2-I2)。作為可選的方案，所述第二誤差放大器進(jìn)一步包括第四電流源，與外部電源相連；第二差分輸入對(duì)管包括第三PNP管和第四PNP管，所述第三PNP管的基極作為所述第二誤差放大器的負(fù)向輸入端，所述第四PNP管的基極作為所述第二誤差放大器的正向輸入端、所述第三PNP管的發(fā)射極與所述第四PNP管的發(fā)射極共同與第四電流源相連、所述第四PNP管的集電極作為所述第二誤差放大器的輸出端，所述第三PNP管的集電極與所述第四電流源相連；所述第二有源負(fù)載包括第四NMOS管和第五NMOS管，所述第四NMOS管的漏極與其柵極連接、且漏極與所述第三PNP管的集電極相連，所述第五NMOS管的柵極與所述第四 NMOS管的柵極相連，所述第五NMOS管的源極與所述第四NMOS管的源極共同接地，所述第五 NMOS管的漏極與所述第四PNP管的集電極相連?？蛇x的，所述第一誤差放大器為電流誤差放大器，所述第二誤差放大器為電壓誤差放大器；也可以是，所述第一誤差放大器為電壓誤差放大器，所述第二誤差放大器為電流誤差放大器。以所述第一誤差放大器為電流誤差放大器，所述第二誤差放大器為電壓誤差放大器為例，當(dāng)所述電壓誤差放大器的正向輸入端的電壓值等于所述電壓誤差放大器的負(fù)向輸入端的電壓、所述電流誤差放大器的正向輸入端的電壓值小于所述電流誤差放大器的負(fù)向輸入端的電壓值，即恒壓模式時(shí)，所述第一電流源電流值為II，所述第二電流源與所述第三電流源的電流值均為12，且滿足11 > 2 X 12，所述第四PMOS管的漏源電流和所述第五NMOS 管的漏源電流為1/2XNX (I1/2-I2)，因此所述電壓誤差放大器的輸出電流等于0 ；由于所述第三NMOS管的漏源電流等于0，所述電流誤差放大器的輸出電流等于0，此電流正好等于電壓誤差放大器工作在飽和區(qū)時(shí)的輸出電流，即所述電流誤差放大器的輸出電流等于所述電壓誤差放大器工作在飽和區(qū)時(shí)的輸出電流。同時(shí)，當(dāng)所述電壓誤差放大器的正向輸入端的電壓值小于所述電壓誤差放大器的負(fù)向輸入端的電壓、所述電流誤差放大器的正向輸入端的電壓值和所述電流誤差放大器的負(fù)向輸入端的電壓值相等，即恒流模式時(shí)，所述第四PMOS管的漏源電流為NX (I1/2-I2)， 此電流正好等于電流誤差放大器工作在飽和區(qū)時(shí)的輸出電流即所述第三NMOS管工作在飽和區(qū)時(shí)的漏源電流，因此所述電壓誤差放大器的輸出電流等于所述電流誤差放大器工作在飽和區(qū)時(shí)的輸出電流，從而使電流誤差放大器中第三NMOS管能夠設(shè)定正確的直流偏置點(diǎn)， 進(jìn)而使其工作在正常的飽和區(qū)。[0057]所述第一誤差放大器為電流誤差放大器，所述第二誤差放大器為電壓誤差放大器時(shí)，同樣可以實(shí)現(xiàn)上述功能。相比于現(xiàn)有技術(shù)，本實(shí)用新型通過(guò)對(duì)雙路誤差放大器中電流誤差放大器的結(jié)構(gòu)進(jìn)行調(diào)整，降低了恒流模式時(shí)電流誤差放大器的跨導(dǎo)；通過(guò)在所述電流誤差放大器中增加兩個(gè)電流源并設(shè)定雙路誤差放大器中各電流值，以設(shè)定恒流模式下電流誤差放大器正確的直流偏置點(diǎn)，從而使恒流模式時(shí)的電流誤差放大器工作在正常的飽和區(qū)。
以下結(jié)合附圖和實(shí)施例對(duì)本技術(shù)進(jìn)一步說(shuō)明。圖1為現(xiàn)有技術(shù)中一種雙路誤差放大器的模塊示意圖。圖2為如圖1所示雙路誤差放大器的電路示意圖。圖3為本實(shí)用新型一實(shí)施例中所述雙路誤差放大器的模塊示意圖。圖4為第一實(shí)施例中雙路誤差放大器的電路示意圖。圖5為第二實(shí)施例中雙路誤差放大器的電路示意圖。圖6為第三實(shí)施例中雙路誤差放大器的電路示意圖。
具體實(shí)施方式
為使本實(shí)用新型的內(nèi)容更加清楚易懂，以下結(jié)合說(shuō)明書(shū)附圖，對(duì)本實(shí)用新型的內(nèi)容作進(jìn)一步說(shuō)明。當(dāng)然本實(shí)用新型并不局限于該具體實(shí)施例，本領(lǐng)域內(nèi)的技術(shù)人員所熟知的一般替換也涵蓋在本實(shí)用新型的保護(hù)范圍內(nèi)。其次，本實(shí)用新型利用示意圖進(jìn)行了詳細(xì)的表述，在詳述本實(shí)用新型實(shí)例時(shí)，為了便于說(shuō)明，示意圖不依照一般比例局部放大，不應(yīng)以此作為對(duì)本實(shí)用新型的限定。圖3為本實(shí)用新型一實(shí)施例中所述雙路誤差放大器的模塊示意圖。如圖3所示， 所述雙路誤差放大器包括第一誤差放大器21和第二誤差放大器22，所述第一誤差放大器 21的兩個(gè)輸入端分別作為所述第一誤差放大器21的正向輸入端IN+和負(fù)向輸入端IN-，所述第二誤差放大器22的兩個(gè)輸入端分別作為所述第二誤差放大器22的正向輸入端VN+和負(fù)向輸入端VN-，所述第一誤差放大器21的輸出端與所述第二誤差放大器22的輸出端連接，并連接于輸出端口 OUT ；所述第二誤差放大器22的正向輸入端VN+的電壓值小于第二誤差放大器22的負(fù)向輸入端VN-的電壓值且所述第一誤差放大器21的正向輸入端IN+的電壓值等于第一誤差放大器21的負(fù)向輸入端IN-的電壓值時(shí)，第二誤差放大器的輸出電流 Iv恒定等于第二誤差放大器工作在飽和區(qū)時(shí)的輸出電流；第二誤差放大器22的正向輸入端VN+的電壓值等于第二誤差放大器22的負(fù)向輸入端VN-的電壓值且第一誤差放大器21 的正向輸入端IN+的電壓值小于第一誤差放大器21的負(fù)向輸入端IN-的電壓值時(shí)，第一誤差放大器的輸出電流Ic恒定等于第一誤差放大器工作在飽和區(qū)時(shí)的輸出電流。如圖3所示的雙路誤差放大器在用于實(shí)現(xiàn)恒流、恒壓功能時(shí)，可以是第一誤差放大器21為電流誤差放大器、第二誤差放大器22為電壓誤差放大器，也可以是第一誤差放大器21為電壓誤差放大器、第二誤差放大器22為電流誤差放大器。圖4為如圖3所示的雙路誤差放大器的第一實(shí)施例中的一種電路示意圖，如圖4 所示，第一誤差放大器21包括第一電流源122，差分輸入對(duì)管M14、M24，有源負(fù)載M34、M44，有源負(fù)載M34、M44的兩端分別并接恒流源-第二電流源134和第三電流源144，通過(guò)鏡像管MM將有源負(fù)載M44的電流鏡像到第二誤差放大器22的輸出端，并和第二誤差放大器的輸出端相連，作為雙路誤差放大器的輸出端口 OUT。如圖4所示，以所述第一誤差放大器21為電流誤差放大器，所述第二誤差放大器 22為電壓誤差放大器為例，其中，所述電流誤差放大器21包括第一 PMOS管M14，其柵極作為所述電流誤差放大器的正向輸入端IN+ ；第一 NMOS管M34，其漏極與其柵極連接，且其漏極與所述第一 PMOS管M14的漏極相連；第二 PMOS管M24，其柵極作為所述電流誤差放大器的負(fù)向輸入端IN-，其源極與所述第一 PMOS管M14的源極相連；第二 NMOS管M44，其漏極與其柵極連接、且其漏極與所述第二 PMOS管M24的漏極相連，所述第二 NMOS管M44的源極與所述第一 NMOS管M34的源極相連；此外，所述第一 NMOS管M34的源極、所述第二 NMOS管M44的源極以及所述第三NMOS管MM的源極相連后， 共同接地；第三NMOS管M54，其柵極與所述第二 NMOS管M44的柵極相連，所述第三NMOS管 M54的漏極作為所述電壓誤差放大器的輸出端，即作為輸出端口 OUT。第一電流源122，其兩端與外部電源VDD和所述第一 PMOS管M14的源極相連；第二電流源134，其兩端與所述第一 NMOS管M34的漏極和所述第一 NMOS管M34的源極相連；第三電流源144，其兩端與所述第二 NMOS管M44的漏極和所述第二 NMOS管M44的源極相連。 所述電壓誤差放大器22包括第三PMOS管M13，其柵極作為所述電壓誤差放大器的負(fù)向輸入端VN-;第四NMOS管M33，其漏極與其柵極連接，且其漏極與所述第三PMOS管M13的漏極相連；第四PMOS管M23，其柵極作為所述電壓誤差放大器的正向輸入端VN+，其源極與所述第三PMOS管M13的源極相連，所述第四PMOS管M23的漏極作為所述電流誤差放大器的輸出端，即為輸出端口 OUT;第五NMOS管M43，其柵極與所述第四NMOS管M33的柵極相連，所述第五NMOS管 M43的源極與所述第四NMOS管M33的源極相連并接地，所述第五NMOS管M43的漏極與所述第四PMOS管M23的漏極相連；第四電流源121，其兩端與外部電源VDD和所述第三PMOS管M13的源極相連。圖4所示的雙路誤差放大器有且僅有兩種工作狀態(tài)第一種為恒壓模式，電壓誤差放大器22的正向輸入端電壓VN+等于其負(fù)向輸入端電壓VN-、電流誤差放大器21的正向輸入端電壓IN+小于其負(fù)向輸入端電壓IN-；第二種為恒流模式，電流誤差放大器21的正向輸入端電壓IN+等于其負(fù)向輸入端電壓IN-、電壓誤差放大器22的正向輸入端電壓VN+小于其負(fù)向輸入端電壓VN-。對(duì)于電流誤差放大器21，設(shè)定所述第一電流源122的電流值為II，設(shè)定所述第二CN 202309631 U
電流源134與所述第三電流源144的電流值均為12，在本實(shí)施例中設(shè)定電流常數(shù)11、12，且滿足Il >2X12，所述電流常數(shù)是根據(jù)實(shí)際電路工作需要的電流具體確定數(shù)值。所述第一 PMOS管M14與所述第二 PMOS管MM的寬長(zhǎng)比相同且匹配，所述第一 NMOS管M34與所述第
W
二 NMOS管M44寬長(zhǎng)比相同，為γ ,所述第三NMOS管MM的寬長(zhǎng)比是所述第二 NMOS管M44寬
W
長(zhǎng)比的N倍，即為Λ^ι，其中N為正數(shù)，通常為自然數(shù)。對(duì)于電壓誤差放大器22，設(shè)定所述
第四電流源121的電流值為NX (11/2-12)，所述第三PMOS管Μ13與所述第四PMOS管Μ23 的寬長(zhǎng)比相同，所述第四NMOS管Μ33與所述第五NMOS管Μ43的寬長(zhǎng)比相同。當(dāng)雙路誤差放大器工作在恒壓模式時(shí)，所述電壓誤差放大器的正向輸入端VN+的電壓值和所述電壓誤差放大器的負(fù)向輸入端VN-的電壓值相等，所述第四PMOS管Μ23的漏源電流Ids23和第三PMOS管Μ13的漏源電流Idsl3相等，Ids23 = Idsl3 = 1/2X121 = 1/2XNX (11/2-12)，所述第五NMOS管M43的漏源電流Ids43和第四NMOS管M33的漏源電流 Ids33 相等，Ids43 = Ids33 = 1/2X121 = 1/2XNX (I1/2-I2)，因此第四 PMOS 管 M23 的漏源電流Ids23和第五NMOS管M43的漏源電流Ids43相等，電壓誤差放大器的輸出電流等于0。所述電流誤差放大器的正向輸入端IN+的電壓值小于所述電流誤差放大器的負(fù)向輸入端IN-的電壓值，所述第三NMOS管MM的漏源電流Ids23等于0，此電流正好等于電壓誤差放大器工作在飽和區(qū)時(shí)的輸出電流，即所述電流誤差放大器的輸出電流恒定等于所述電壓誤差放大器工作在飽和區(qū)時(shí)的輸出電流。當(dāng)雙路誤差放大器工作在恒流模式時(shí)，所述電流誤差放大器21的正向輸入端電壓IN+等于其負(fù)向輸入端電壓IN-，所述第一電流源122的電流值為II，且所述第一 PMOS 管M14與所述第二 PMOS管M24的寬長(zhǎng)比相同，則所述第一 PMOS管M14的漏源電流Idsl4 和第二 PMOS管M24的漏源電流IdsM相等，即Idsl4 = Ids24 = 11/2 ；又由于所述第二電流源134與所述第三電流源144的電流值均為12，故第一 NMOS管M34的漏源電流Ids34 和第二 NMOS 管 M44 的漏源電流 Ids44 有Ids34 = Idsl4_I34 = 11/2-12 = Ids24_I44 = Ids44,即第一 NMOS管M34的漏源電流Ids34和第二 NMOS管M44的漏源電流相等；又由于
WW
第二匪OS管M44寬長(zhǎng)比的為7 ,第三匪OS管M54的寬長(zhǎng)比,故第三匪OS管M54的
漏源電流Ids54 = NXIds44 = NX (11/2-12)。所述電壓誤差放大器21的正向輸入端VN+ 的電壓值小于負(fù)向輸入端VN-的電壓值，即VN+ < VN-,所述第四PMOS管M23的漏源電流 Ids23 = 121 = NX (11/2-12)，故有 Ids23 = Ids54 = NX (I1/2-I2)，此電流正好等于電流誤差放大器工作在飽和區(qū)時(shí)的輸出電流即所述第三NMOS管MM工作在飽和區(qū)時(shí)的漏源電流Ids54，因此所述電壓誤差放大器的輸出電流恒定等于所述電流誤差放大器工作在飽和區(qū)時(shí)的輸出電流，又因?yàn)榈谌齆MOS管M54的柵極電壓確定，從而使M54能夠設(shè)定正確的直流偏置點(diǎn)，進(jìn)而使其工作在正常的飽和區(qū)。圖5作為圖3所示的雙路誤差放大器的第二實(shí)施例中的一種電路示意圖，為如圖 4所示雙路誤差放大器電路示意圖的一種變換圖，即將第一誤差放大器21的差分對(duì)管由 PMOS管M14、M24替換為第一 PNP管Q14和第二 PNP管Q24，將第二誤差放大器22的差分對(duì)管由PMOS管M13、M23替換為第三PNP管Q13和第四PNP管Q23，同樣可以實(shí)現(xiàn)雙路誤差放大器的功能。[0094]圖6為如圖4所示雙路誤差放大器電路示意圖的另一種變換圖，第一誤差放大器 21包括有源負(fù)載M34，、M44，，有源負(fù)載M34，、M44，兩端分別并接恒流源134，、144，，通過(guò)鏡像管M54’將有源負(fù)載M44’的電流鏡像到第二誤差放大器22的輸出端，并和第二誤差放大器的輸出端相連，作為雙路誤差放大器的輸出端口 OUT。圖6作為圖3所示的雙路誤差放大器的第三實(shí)施例中的一種電路示意圖，為如圖 4所示雙路誤差放大器電路示意圖的另一種變換圖，以所述第一誤差放大器21為電流誤差放大器，所述第二誤差放大器22為電壓誤差放大器為例，如圖6所示，在第一實(shí)施例的基礎(chǔ)上，所述第一電流源122’ 一端與所述第一 NMOS管M14’的源極相連，另一端地；所述電流誤差放大器21包括第一 NMOS管M14’，其柵極作為所述電流誤差放大器的正向輸入端IN+ ；第一 PMOS管M34，，其漏極與其柵極連接，且其漏極與所述第一 NMOS管M14，的漏極相連；第二 NMOS管M24’，其柵極作為所述電流誤差放大器的負(fù)向輸入端IN-，其源極與所述第一 NMOS管M14’的源極相連；第二 PMOS管M44’，其漏極與其柵極連接、且其漏極與所述第二 NMOS管M24’的漏極相連，所述第二 PMOS管M44’的源極與所述第一 PMOS管M34’的源極相連；此外，所述第一 PMOS管M34，的源極、所述第二 PMOS管M44，的源極以及所述第三PMOS管M54，的源極相連后，共同接外部電源VDD;第三PMOS管M54’，其柵極與所述第二 PMOS管M44’的柵極相連，所述第三PMOS管 M54’的漏極作為所述電壓誤差放大器的輸出端，即作為輸出端口 OUT。第一電流源122’，其兩端與地和所述第一 NMOS管M14’的源極相連；第二電流源134’，其兩端與所述第一 PMOS管M34’的漏極和所述第一 PMOS管M34’ 的源極相連；第三電流源144，，其兩端與所述第二 PMOS管M44，的漏極和所述第二 PMOS管M44， 的源極相連。所述電壓誤差放大器22包括第三NMOS管M13’，其柵極作為所述電壓誤差放大器的負(fù)向輸入端VN-；第四PMOS管M33’，其漏極與其柵極連接，且其漏極與所述第三NMOS管M13’的漏極相連；第四NMOS管M23’，其柵極作為所述電壓誤差放大器的正向輸入端VN+，其源極與所述第三NMOS管M13’的源極相連，所述第四NMOS管M23’的漏極作為所述電流誤差放大器的輸出端，即為輸出端口 OUT;第五PMOS管M43’，其柵極與所述第四PMOS管M33’的柵極相連，所述第五PMOS管 M43’的源極與所述第四PMOS管M33’的源極相連并接接外部電源VDD，所述第五PMOS管 M43，的漏極與所述第四NMOS管M23，的漏極相連；第四電流源121，，其兩端與地和所述第三NMOS管M13，的源極相連。圖6所示的雙路誤差放大器有且僅有兩種工作狀態(tài)第一種為恒壓模式，電壓誤差放大器22的正向輸入端電壓VN+等于其負(fù)向輸入端電壓VN-、電流誤差放大器21的正向輸入端電壓IN+小于其負(fù)向輸入端電壓IN-；[0113]第二種為恒流模式，電流誤差放大器21的正向輸入端電壓IN+等于其負(fù)向輸入端電壓IN-、電壓誤差放大器22的正向輸入端電壓VN+小于其負(fù)向輸入端電壓VN-。對(duì)于電流誤差放大器21，設(shè)定所述第一電流源122的電流值為II，設(shè)定所述第二電流源134’與所述第三電流源144’的電流值均為12，在本實(shí)施例中設(shè)定電流常數(shù)11、12， 且滿足Il > 2X12，所述電流常數(shù)是根據(jù)實(shí)際電路工作需要的電流具體確定數(shù)值。所述第一 NMOS管M14’與所述第二 NMOS管M24’的寬長(zhǎng)比相同且匹配，所述第一 PMOS管M34’與所
W
述第二 PMOS管M44’寬長(zhǎng)比相同，為γ ,所述第三PMOS管M54’的寬長(zhǎng)比是所述第二 NMOS管
W
M44’寬長(zhǎng)比的N倍，即為A^i，其中N為正數(shù)，通常為自然數(shù)。對(duì)于電壓誤差放大器22，設(shè)
定所述第四電流源121的電流值為NX (11/2-12)，所述第三NMOS管M13’與所述第四NMOS 管M23’的寬長(zhǎng)比相同，所述第四PMOS管M33’與所述第五PMOS管M43’的寬長(zhǎng)比相同。當(dāng)雙路誤差放大器工作在恒壓模式時(shí)，所述電壓誤差放大器的正向輸入端VN+的電壓值和所述電壓誤差放大器的負(fù)向輸入端VN-的電壓值相等，所述第四NMOS管M23’的漏源電流Ids23，和第三NMOS管M13，的漏源電流Idsl3，相等，Ids23，= Idsl3，= 1/2X121 =1/2 XNX (11/2-12)，所述第五PMOS管M43’的漏源電流Ids43，和第四PMOS管M33’的漏源電流 Ids33，相等，Ids43，= Ids33，= 1/2X121 = 1/2XNX (I1/2-I2)，因此第四 NMOS 管M23’的漏源電流Ids23’和第五PMOS管M43’的漏源電流Ids43’相等，電壓誤差放大器的輸出電流等于0。所述電流誤差放大器的正向輸入端IN+的電壓值小于所述電流誤差放大器的負(fù)向輸入端IN-的電壓值，所述第三PMOS管M54’的漏源電流Ids23’等于0，此電流正好等于電壓誤差放大器工作在飽和區(qū)時(shí)的輸出電流，即所述電流誤差放大器的輸出電流恒定等于所述電壓誤差放大器工作在飽和區(qū)時(shí)的輸出電流。當(dāng)雙路誤差放大器工作在恒流模式時(shí)，所述電流誤差放大器21的正向輸入端電壓IN+等于其負(fù)向輸入端電壓IN-，所述第一電流源122’的電流值為II，且所述第一 NMOS 管M14，與所述第二NMOS管M24，的寬長(zhǎng)比相同，則所述第一NMOS管M14，的漏源電流Idsl4， 和第二 NMOS管M24’的漏源電流Ids24’相等，即Idsl4’ = Ids24’ = 11/2 ；又由于所述第二電流源134’與所述第三電流源144’的電流值均為12，故第一 PMOS管M34’的漏源電流 Ids34，和第二 PMOS 管 M44，的漏源電流 Ids44，有Ids34，= Idsl4，-134，= I1/2-I2 = Ids24，-144，= Ids44，，即第一 PMOS 管 M34，的漏源電流 Ids34，和第二 PMOS 管 M44，的漏
W
源電流Ids44’相等；又由于第二 NMOS管M44’寬長(zhǎng)比的為7 ,第三NMOS管M54’的寬長(zhǎng)比 W
,故第三 PMOS 管 M54，的漏源電流 Ids54，= NXIds44，= NX (I1/2-I2)。所述電壓
誤差放大器21的正向輸入端VN+的電壓值小于負(fù)向輸入端VN-的電壓值，即VN+ < VN-，所述第四 NMOS 管 M23，的漏源電流 Ids23，=121，= NX (I1/2-I2)，故有 Ids23，= Ids54， =NX (11/2-12)，此電流正好等于電流誤差放大器工作在飽和區(qū)時(shí)的輸出電流即所述第三 PMOS管M54’工作在飽和區(qū)時(shí)的漏源電流Ids54’，因此所述電壓誤差放大器的輸出電流恒定等于所述電流誤差放大器工作在飽和區(qū)時(shí)的輸出電流，又因?yàn)榈谌齈MOS管M54’的柵極電壓確定，從而使M54’能夠設(shè)定正確的直流偏置點(diǎn)，進(jìn)而使其工作在正常的飽和區(qū)。因此，通過(guò)對(duì)雙路誤差放大器結(jié)構(gòu)的調(diào)整，如圖4、圖5、圖6所示，在所述電流誤差放大器中增加兩個(gè)電流源并設(shè)定雙路誤差放大器中各電流值，以設(shè)定恒流模式下電流誤差放大器正確的直流偏置點(diǎn)，從而使恒流模式時(shí)的電流誤差放大器工作在正常的飽和區(qū)，應(yīng)用于恒壓、恒流時(shí)，雙路誤差放大器的輸出端口 OUT，一直能夠提供穩(wěn)定的工作電壓。并且， 本實(shí)用新型所述雙路誤差放大器，能夠廣泛應(yīng)用于有恒壓和恒流功能需求的電源管理電路中，如恒定電壓/恒定電流型DC-DC轉(zhuǎn)換器等。 雖然本實(shí)用新型已以較佳實(shí)施例揭露如上，然其并非用以限定本實(shí)用新型，任何所屬技術(shù)領(lǐng)域中具有通常知識(shí)者，在不脫離本實(shí)用新型的精神和范圍內(nèi)，當(dāng)可作些許的更動(dòng)與潤(rùn)飾，因此本實(shí)用新型的保護(hù)范圍當(dāng)視權(quán)利要求書(shū)所界定者為準(zhǔn)。
權(quán)利要求1.一種雙路誤差放大器，包括第一誤差放大器和第二誤差放大器，所述第一誤差放大器的輸出端與所述第二誤差放大器的輸出端連接，并作為雙路誤差放大器的輸出端口，其特征在于，所述第一誤差放大器包括 第一電流源，與外部電源或與地相連；第一差分輸入對(duì)管，兩端分別作為所述第一誤差放大器的正向輸入端和負(fù)向輸入端， 且其中一端與所述第一電流源相連；第一有源負(fù)載，兩端并聯(lián)接入第二電流源和第三電流源，所述第一有源負(fù)載的一端與第一差分輸入對(duì)管相連，當(dāng)?shù)谝浑娏髟磁c外部電源相連時(shí)，第一有源負(fù)載的另一端與地相連，當(dāng)?shù)谝浑娏髟磁c地相連時(shí)，所述第一有源負(fù)載的另一端與外部電源相連；用于將所述有源負(fù)載的電流鏡像輸出的鏡像管，其一端與有源負(fù)載相連，另一端作為第一誤差放大器的輸出端； 所述第二誤差放大器包括 第四電流源，與外部電源或與地相連；第二差分輸入對(duì)管，兩端分別作為所述第二誤差放大器的正向輸入端和負(fù)向輸入端， 且其中一端與所述第四電流源相連；第二有源負(fù)載，一端與第二差分輸入對(duì)管相連，當(dāng)?shù)谝浑娏髟磁c外部電源相連時(shí)，所述第二有源負(fù)載的另一端與地相連，當(dāng)?shù)谝浑娏髟磁c地相連時(shí)，所述第二有源負(fù)載的另一端與外部電源相連。
2.如權(quán)利要求1所述的雙路誤差放大器，其特征在于， 所述第一電流源與外部電源相連；所述第一差分輸入對(duì)管包括第一 PMOS管和第二 PMOS管，所述第一 PMOS管的柵極作為所述第一誤差放大器的正向輸入端，所述第二 PMOS管柵極作為所述第一誤差放大器的負(fù)向輸入端，所述第一 PMOS管的源極和所述第二 PMOS管的源極共同與所述第一電流源相連；所述第一有源負(fù)載包括第一 NMOS管和第二 NMOS管，所述第一 NMOS管的漏極與其柵極和所述第一 PMOS管的漏極相連，所述第二 NMOS管的漏極與其柵極和所述第二 PMOS管的漏極相連，所述第二 NMOS管的源極與所述第一 NMOS管的源極共同接地；所述鏡像管包括第三NMOS管，所述第三NMOS管的柵極與所述第二 NMOS管的柵極相連、且漏極作為所述第一誤差放大器的輸出端；所述第二電流源的兩端分別與所述第一 NMOS管的漏極和源極相連； 所述第三電流源的兩端分別與所述第二 NMOS管的漏極和源極相連。
3.如權(quán)利要求2所述的雙路誤差放大器，其特征在于，所述第一電流源電流值為II，所述第二電流源與所述第三電流源的電流值均為12，且滿足Il > 2X 12，所述第一 PMOS管與所述第二 PMOS管的寬長(zhǎng)比相同，所述第一 NMOS管與所述第二 NMOS管寬長(zhǎng)比相同，所述第三NMOS管的寬長(zhǎng)比是所述第二 NMOS管寬長(zhǎng)比的N倍，其中N為正數(shù)。
4.如權(quán)利要求3所述的雙路誤差放大器，其特征在于，所述第一誤差放大器的正向輸入端的電壓值等于所述第一誤差放大器的負(fù)向輸入端的電壓值時(shí)，所述第一 PMOS管的漏源電流與所述第二 PMOS管的漏源電流均為11/2，所述第一 NMOS管的漏源電流與所述第二NMOS管的漏源電流均為12，所述第三NMOS管的漏源電流為NX (11/2-12)。
5.如權(quán)利要求1所述的雙路誤差放大器，其特征在于， 所述第一電流源與地相連；所述第一差分輸入對(duì)管包括第一 NMOS管和第二 NMOS管，所述第一 NMOS管的柵極作為所述第一誤差放大器的正向輸入端，所述第二 NMOS管的柵極作為所述第一誤差放大器的負(fù)向輸入端，所述第一 NMOS管的源極和所述第二 NMOS管的源極共同與所述第一電流源相連；所述第一有源負(fù)載包括第一 PMOS管和第二 PMOS管，所述第一 PMOS管的漏極與其柵極和所述第一 NMOS管的漏極相連；所述第二 PMOS管的漏極與其柵極和所述第二 NMOS管的漏極相連，所述第二 PMOS管的源極與所述第一 PMOS管的源極共同與外部電源相連；所述鏡像管包括第三PMOS管，所述第三PMOS管的柵極與所述第二 PMOS管的柵極相連，且漏極作為所述第一誤差放大器的輸出端；所述第二電流源的兩端分別與所述第一 PMOS管的漏極和源極相連； 所述第三電流源的兩端分別與所述第二 PMOS管的漏極和源極相連。
6.如權(quán)利要求1所述的雙路誤差放大器，其特征在于， 所述第一電流源與外部電源相連；所述第一差分輸入對(duì)管包括第一 PNP管和第二 PNP管，所述第一 PNP管的基極作為所述第一誤差放大器的正向輸入端，所述第二 PNP管的基極作為所述第一誤差放大器的負(fù)向輸入端，所述第一 PNP管的發(fā)射極和所述第二 PNP管的發(fā)射極共同與所述第一電流源相連；所述第一有源負(fù)載包括第一 NMOS管和第二 NMOS管，所述第一 NMOS管的漏極與所述第一PNP管的集電極相連；所述第二 NMOS管的漏極與所述第二 PNP管的集電極相連，所述第二NMOS管的源極與所述第一 NMOS管的源極共同接地；所述鏡像管包括第三NMOS管，其柵極與所述第二 NMOS管的柵極相連，所述第三NMOS 管的漏極作為所述第一誤差放大器的輸出端；所述第二電流源的兩端分別與所述第一 NMOS管的漏極和源極相連； 所述第三電流源的兩端分別與所述第二 NMOS管的漏極和源極相連。
7.如權(quán)利要求1所述的雙路誤差放大器，其特征在于， 第四電流源，與外部電源相連；第二差分輸入對(duì)管包括第三PMOS管和第四PMOS管，所述第三PMOS管的柵極作為所述第二誤差放大器的負(fù)向輸入端，所述第四PMOS管的柵極作為所述第二誤差放大器的正向輸入端、源極與所述第三PMOS管的源極相連、漏極作為所述第二誤差放大器的輸出端，所述第三PMOS管和第四PMOS管的源極共同與所述第四電流源相連；所述第二有源負(fù)載包括第四NMOS管和第五NMOS管，所述第四NMOS管的漏極與其柵極和所述第三PMOS管的漏極相連，所述第五NMOS管的柵極與所述第四NMOS管的柵極相連， 所述第五NMOS管的源極與所述第四NMOS管的源極共同接地，所述第五NMOS管的漏極與所述第四PMOS管的漏極相連。
8.如權(quán)利要求7所述的雙路誤差放大器，其特征在于，所述第一電流源電流值為II， 所述第二電流源與所述第三電流源的電流值均為12，且滿足Il >2X12，所述第四電流源的電流值為NX (11/2-12)，所述第三PMOS管與所述第四PMOS管的寬長(zhǎng)比相同，所述第四 NMOS管與所述第五NMOS管的寬長(zhǎng)比相同，其中N為正數(shù)。
9.如權(quán)利要求8所述的雙路誤差放大器，其特征在于，所述第二誤差放大器的正向輸入端的電壓值小于所述第二誤差放大器的負(fù)向輸入端的電壓值時(shí)，所述第四PMOS管的漏源電流值為NX (11/2-12)。
10.如權(quán)利要求1所述的雙路誤差放大器，其特征在于，第四電流源，與外部電源相連；第二差分輸入對(duì)管包括第三PNP管和第四PNP管，所述第三PNP管的基極作為所述第二誤差放大器的負(fù)向輸入端，所述第四PNP管的基極作為所述第二誤差放大器的正向輸入端、所述第三PNP管的發(fā)射極與所述第四PNP管的發(fā)射極共同與第四電流源相連、所述第四 PNP管的集電極作為所述第二誤差放大器的輸出端，所述第三PNP管的發(fā)射極與所述第四電流源相連；所述第二有源負(fù)載包括第四NMOS管和第五NMOS管，所述第四NMOS管的漏極與其柵極連接、且漏極與所述第三PNP管的集電極相連，所述第五NMOS管的柵極與所述第四NMOS管的柵極相連，所述第五NMOS管的源極與所述第四NMOS管的源極共同接地，所述第五NMOS 管的漏極與所述第四PNP管的集電極相連。
11.如權(quán)利要求1至10中任意一項(xiàng)所述的雙路誤差放大器，其特征在于，所述第一誤差放大器為電流誤差放大器，所述第二誤差放大器為電壓誤差放大器。
12.如權(quán)利要求1至10中任意一項(xiàng)所述的雙路誤差放大器，其特征在于，所述第一誤差放大器為電壓誤差放大器，所述第二誤差放大器為電流誤差放大器。
專利摘要本實(shí)用新型揭示了一種雙路誤差放大器，包括第一誤差放大器和第二誤差放大器，所述第一誤差放大器包括第一電流源；第一差分輸入對(duì)管；第一有源負(fù)載和鏡像管；所述第二誤差放大器包括第四電流源；第二差分輸入對(duì)管和第二有源負(fù)載。通過(guò)對(duì)雙路誤差放大器結(jié)構(gòu)的調(diào)整，在所述第一誤差放大器或第二誤差放大器中增加兩個(gè)電流源并設(shè)定雙路誤差放大器中各電流值，以設(shè)定恒流模式下第一誤差放大器或第二誤差放大器正確的直流偏置點(diǎn)，從而使恒流模式時(shí)的第一誤差放大器或第二誤差放大器工作在正常的飽和區(qū)，應(yīng)用于恒壓、恒流時(shí)，雙路誤差放大器的輸出端口OUT，一直能夠提供穩(wěn)定的工作電壓。
文檔編號(hào)H03F3/45GK202309631SQ20112044180
公開(kāi)日2012年7月4日 申請(qǐng)日期2011年11月9日 優(yōu)先權(quán)日2011年11月9日
發(fā)明者吳劍輝, 吳建興, 詹樺 申請(qǐng)人:杭州士蘭微電子股份有限公司