專利名稱：用于時(shí)間分辨光子計(jì)數(shù)成像的采集卡的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及微光成像技術(shù)領(lǐng)域，特別涉及微光成像技術(shù)領(lǐng)域中光子計(jì)數(shù)成像技術(shù)中用于時(shí)間分辨光子計(jì)數(shù)成像的采集卡。
背景技術(shù)：
隨著弱光成像在天文觀測(cè)、衛(wèi)星遙感、生物醫(yī)學(xué)成像等領(lǐng)域的廣泛應(yīng)用，對(duì)弱光成像探測(cè)的靈敏度要求越來越高，光子計(jì)數(shù)成像是一種極微弱目標(biāo)的成像方法，具有極高的靈敏度，因此光子計(jì)數(shù)成像方法可應(yīng)用于許多領(lǐng)域，如天文觀測(cè)，衛(wèi)星遙感，生物醫(yī)學(xué)成像、核輻射成像、空間紫外成像等。目前用于光子計(jì)數(shù)成像的探測(cè)器，主要由光電倍增管(PMT)、單光子雪崩二極管(SPAD)、微通道板(MCP)等。其中，光電倍增管(PMT)、雪崩光電二極管(APD)屬于單元探測(cè)器，因此需要光機(jī)掃描才能實(shí)現(xiàn)成像，成像的實(shí)時(shí)性，時(shí)間分辨、空間分辨不高?；谖⑼ǖ腊?MCP)具有面陣結(jié)構(gòu)，通過位敏陽(yáng)極讀出，實(shí)現(xiàn)光子計(jì)數(shù)成像，具有信噪比高、靈敏度高、動(dòng)態(tài)范圍寬、抗漂移性好等優(yōu)點(diǎn).如基于微通道板(MCP)的位敏陽(yáng)極探測(cè)器主要由級(jí)聯(lián)MCP和位敏陽(yáng)極組成?；贛CP的位敏陽(yáng)極探測(cè)器光子計(jì)數(shù)成像方法為，當(dāng)探測(cè)器探測(cè)到一個(gè)光子時(shí)，位敏陽(yáng)極輸出多路電子脈沖信號(hào)。多路脈沖信號(hào)經(jīng)過電子讀出系統(tǒng)，可測(cè)量出探測(cè)到光子的位置坐標(biāo)。經(jīng)過一定的時(shí)間積累，測(cè)量出大量的光子的位置坐標(biāo)數(shù)據(jù)，根據(jù)不同位置的光子計(jì)數(shù)，合成光子計(jì)數(shù)圖像。位敏陽(yáng)極主要有楔條形陽(yáng)極(Wedge and Strip Anode)、游標(biāo)陽(yáng)極(Vernier Anode)、交叉陽(yáng)極(Cross StripAnode)以及多陽(yáng)極微通道陣列(MAMA)和電阻陽(yáng)極(Resistive anode)等·文獻(xiàn)(FENGBing, KANG Ke-Jun, WANG Kui-Lu，et al. Nucl. Instrum. Meth. A, 2004, 535 546)報(bào)道多陽(yáng)極微通道陣列(MAMA)光子計(jì)數(shù)成像。文獻(xiàn)(Lapington J S，Sanderson B, Worth L B C，et al.Nucl. Instr. Meth A，2002，447 :250)報(bào)道了采用游標(biāo)位敏陽(yáng)極的光子計(jì)數(shù)成像。文獻(xiàn)(MIAO Zhen-hua,ZHAO Bao-sheng,ZHANG Xing-hua,et al. Chinese Physics Letters,2008，25 (7)，2698)報(bào)道了采用WSA陽(yáng)極的光子計(jì)數(shù)成像。專利(申請(qǐng)?zhí)?200710018631.6單光子計(jì)數(shù)成像儀)采用的是三電極WSA陽(yáng)極進(jìn)行光子計(jì)數(shù)成像。但它采用波形數(shù)字化計(jì)數(shù)，將陽(yáng)極輸出多路脈沖信號(hào)進(jìn)行全波形進(jìn)行采集，然后利用軟件進(jìn)行峰值檢測(cè)。由于這種方法要采集大量數(shù)據(jù)量無用數(shù)據(jù)，因此計(jì)數(shù)率不高。目前報(bào)道的文獻(xiàn)中，沒有涉及時(shí)間分辨光子計(jì)數(shù)。具有時(shí)間分辨的光子計(jì)數(shù)成像，由于可以反映成像目標(biāo)隨時(shí)間的變換過程，因此具有非常重要的科學(xué)研究?jī)r(jià)值，可以應(yīng)用到更多的領(lǐng)域，如熒光壽命成像，生物和醫(yī)學(xué)成像，激光雷達(dá)，紫外預(yù)警、擴(kuò)散光學(xué)層析以及單分子熒光光譜、時(shí)間分辨熒光顯微等。
發(fā)明內(nèi)容為了解決現(xiàn)有的光子計(jì)數(shù)方法中缺少具有時(shí)間分辨的光子計(jì)數(shù)成像方法，本實(shí)用新型提出一種用于時(shí)間分辨光子計(jì)數(shù)成像的采集卡。本實(shí)用新型的技術(shù)解決方案如下[0006]用于時(shí)間分辨光子計(jì)數(shù)成像的采集卡，其特殊之處在于所述采集卡包括光子到達(dá)定時(shí)信號(hào)產(chǎn)生電路、脈沖峰值同步采集單元、開始信號(hào)產(chǎn)生電路、恒溫晶振時(shí)鐘電路0CX0、可編程邏輯器件FPGA、數(shù)字信號(hào)處理器DSP、時(shí)間數(shù)字轉(zhuǎn)換器芯片TDC和通信接口電路，所述脈沖峰值采集單元的輸入端接探測(cè)器的輸出端，所述脈沖峰值采集單元與可編程邏輯器件相互通信，所述探測(cè)器的輸出端通過光子到達(dá)定時(shí)信號(hào)產(chǎn)生電路輸入到可編程邏輯器件FPGA，所述開始信號(hào)產(chǎn)生電路的輸出端與可編程邏輯器件FPGA和時(shí)間數(shù)字轉(zhuǎn)換器芯片TDC連接，所述恒溫晶振時(shí)鐘電路00(0的輸出端與可編程邏輯器件FPGA和時(shí)間數(shù)字轉(zhuǎn)換器芯片TDC連接，所述時(shí)間數(shù)字轉(zhuǎn)換器芯片TDC與可編程邏輯器件FPGA相互通信，所述數(shù)字信號(hào)處理器DSP與可編程邏輯器件FPGA相互通信，所述可編程邏輯器件FPGA通過通信接口電路與計(jì)算機(jī)連接。上述光子到達(dá)定時(shí)信號(hào)產(chǎn)生電路包括多路脈沖求和電路、峰值檢測(cè)電路、低閾值比較電路、高閾值比較電路和D觸發(fā)器F1，所述多路脈沖求和電路為連接成求和形式的運(yùn)算放大器Ul，所述運(yùn)算放大器Ul的輸入端接收探測(cè)器輸出的多路脈沖信號(hào)，所述運(yùn)算放大器Ul輸出求和信號(hào)分別發(fā)送到峰值檢測(cè)電路、低閾值比較電路和高閾值比較電路；所述峰值檢測(cè)電路由電阻R4、電容Cl和第一比較器U2組成；所述低閾值比較電路由第一電位器R5和第二比較器U3組成；所述高閾值比較電路由第二電位器R6和第三比較器U4組成；峰值檢測(cè)電路輸出至D觸發(fā)器Fl的CLK端，低閾值比較電路輸出至D觸發(fā)器Fl的D端，所述D觸發(fā)器Fl的Q端輸出光子到達(dá)定時(shí)信號(hào)，所述D觸發(fā)器Fl的Q端依次通過第一非門U6、第二非門U7后再與高閾值比較電路的輸出信號(hào)均通過或門TO，或門TO的輸出端接D觸發(fā)器Fl的RST端。上述脈沖峰值采集單元包括多路并聯(lián)的脈沖峰值采集電路，所述脈沖峰值采集電路包括依次串聯(lián)的峰值保持芯片、放大器和A/D變換器，所述放大器采用跟隨器方式，所有A/D變換器的輸出端與變換端CLK相連，所述峰值保持芯片的保持端和瀉放端相連。上述可編程邏輯器件FPGA包括峰值采集控制單元、位置解碼單元、時(shí)間測(cè)量單元、數(shù)據(jù)緩存單元和通信控制單元；所述峰值采集控制單元用于控制脈沖峰值采集單元對(duì)所輸入的脈沖峰值進(jìn)行峰值同步測(cè)量，并將測(cè)量的峰值數(shù)據(jù)傳輸給位置解碼單元；所述位置解碼單元用于與數(shù)字信號(hào)處理器DSP配合求解出光子的位置坐標(biāo)數(shù)據(jù)；所述時(shí)間測(cè)量單元與時(shí)間數(shù)字轉(zhuǎn)換器芯片TDC配合，測(cè)量出光子的到達(dá)時(shí)間數(shù)據(jù)；所述數(shù)據(jù)緩存單元用于存儲(chǔ)光子的位置坐標(biāo)數(shù)據(jù)和光子的到達(dá)時(shí)間數(shù)據(jù)；所述通信控制單元用于控制數(shù)據(jù)緩存單元將光子的到達(dá)時(shí)間數(shù)據(jù)和光子的位置坐標(biāo)數(shù)據(jù)發(fā)送到計(jì)算機(jī)。上述時(shí)間測(cè)量單元包括計(jì)數(shù)器、控制邏輯單元和時(shí)間計(jì)算單元，光子到達(dá)定時(shí)信
5號(hào)、開始信號(hào)產(chǎn)生電路的開始信號(hào)以及同步信號(hào)輸入控制邏輯單元，恒溫晶振時(shí)鐘電路的時(shí)鐘信號(hào)、開始信號(hào)產(chǎn)生電路的開始信號(hào)、控制邏輯單元的控制信號(hào)輸入計(jì)數(shù)器，時(shí)間數(shù)字轉(zhuǎn)換器芯片TDC、計(jì)數(shù)器以及控制邏輯單元的輸出端與時(shí)間計(jì)算單元連接。上述恒溫晶振時(shí)鐘電路的時(shí)鐘信號(hào)輸入時(shí)間數(shù)字轉(zhuǎn)換器芯片TDC的start端，開始信號(hào)產(chǎn)生電路的開始信號(hào)輸入時(shí)間數(shù)字轉(zhuǎn)換器芯片TDC的stopl端，光子到達(dá)定時(shí)信號(hào)輸入時(shí)間數(shù)字轉(zhuǎn)換器芯片TDC的stop2端。上述恒溫晶振時(shí)鐘電路OCXO采用MDB59P3T，所述峰值保持芯片是PKDOl芯片，所述A/D變換器是AD9240芯片，所述時(shí)間數(shù)字轉(zhuǎn)換器芯片TDC為TDC-GPX芯片。本實(shí)用新型所具有的優(yōu)點(diǎn)1、具有時(shí)間分辨光子計(jì)數(shù)成像，本實(shí)用新型通過連續(xù)記錄光子的到達(dá)時(shí)間和光子的位置坐標(biāo)。通過數(shù)據(jù)處理可以重建任意時(shí)間片的光子計(jì)數(shù)圖像，進(jìn)而反映成像目標(biāo)隨時(shí)間的變化過程。2、時(shí)間分辨率高，本實(shí)用新型光子到達(dá)時(shí)間的測(cè)量采用粗時(shí)間測(cè)量和細(xì)時(shí)間測(cè)量相結(jié)合的方法。通過對(duì)高頻穩(wěn)定度恒溫晶振時(shí)鐘電路進(jìn)行計(jì)數(shù)來測(cè)量光子到達(dá)的粗時(shí)間，采用高精度時(shí)間數(shù)字轉(zhuǎn)換器芯片TDC來測(cè)量光子到達(dá)的細(xì)時(shí)間。光子到達(dá)時(shí)間測(cè)量可以達(dá)到幾十皮秒的精度。光子計(jì)數(shù)成像的時(shí)間分辨可以達(dá)到光子到達(dá)時(shí)間的測(cè)量精度。3、空間分辨率高，本實(shí)用新型采用峰值保持器芯片PKDOl和14位的A/D變換器芯片AD9240組成峰值采集電路，比利用采樣保持器組成的峰值采集電路，可以更高精度的獲取脈沖的峰值，從而更精確地求解出探測(cè)到光子的位置坐標(biāo)，進(jìn)而獲得更高分辨率的光子計(jì)數(shù)圖像。4、光子計(jì)數(shù)率高，本實(shí)用新型利用峰值保持器將脈沖峰值保持住，等檢測(cè)到光子到達(dá)定時(shí)信號(hào)后，啟動(dòng)A/D變換器進(jìn)行一次采集，采集值就是峰值，而不是把整個(gè)脈沖波形采集下來后通過計(jì)算求峰值。所以一個(gè)脈沖峰值只需要采集一次。因此大大減小了數(shù)據(jù)量和運(yùn)算過程，因此具有非常高的計(jì)數(shù)率。5、集成度高，本實(shí)用新型采用FPGA來實(shí)現(xiàn)峰值采集控制、位置解碼、時(shí)間測(cè)量、數(shù)據(jù)緩存和傳輸，具有非常高的集成度和靈活性。6、處理速度快。通過FPGA和DSP配合實(shí)現(xiàn)位置解碼，F(xiàn)PGA控制數(shù)據(jù)流和進(jìn)行簡(jiǎn)單的運(yùn)算，DSP實(shí)現(xiàn)浮點(diǎn)數(shù)運(yùn)算，具有非常高的處理速度。7、應(yīng)用范圍廣，本實(shí)用新型所涉及的用于時(shí)間分辨光子計(jì)數(shù)成像的采集卡，可以廣泛應(yīng)用于熒光壽命成像，生物和醫(yī)學(xué)成像，激光雷達(dá)，紫外預(yù)警、擴(kuò)散光學(xué)層析以及單分子熒光光譜、時(shí)間分辨熒光顯微等領(lǐng)域。

圖1為本實(shí)用新型用于時(shí)間分辨成像的采集卡的原理圖；圖2為本實(shí)用新型光子到達(dá)定時(shí)信號(hào)產(chǎn)生電路的原理圖；圖3為本實(shí)用新型光子到達(dá)定時(shí)信號(hào)產(chǎn)生的時(shí)序圖；圖4為本實(shí)用新型多路脈沖峰值同步采集單元原理圖；圖5為本實(shí)用新型多路脈沖峰值同步采集的時(shí)序圖；圖6為本實(shí)用新型開始信號(hào)產(chǎn)生電路圖；[0038]圖7為本實(shí)用新型恒溫晶振時(shí)鐘電路圖；圖8為本實(shí)用新型FPGA峰值采集控制單元、位置解碼單元、時(shí)間測(cè)量單元、數(shù)據(jù)緩存和傳輸?shù)墓ぷ髟韴D；圖9本實(shí)用新型光子到達(dá)時(shí)間連續(xù)測(cè)量的原理圖；圖10本實(shí)用新型光子到達(dá)時(shí)間連續(xù)測(cè)量的時(shí)序圖。
具體實(shí)施方式
現(xiàn)結(jié)合附圖來說明本實(shí)用新型用于時(shí)間分辨成像的采集卡，本實(shí)例采用基于MCP探測(cè)器WSA位敏陽(yáng)極探測(cè)器為例進(jìn)行說明。WSA位敏陽(yáng)極，有3個(gè)陽(yáng)極輸出W、S、Z。當(dāng)探測(cè)到一個(gè)光子時(shí)，探測(cè)器將輸出三路脈沖信號(hào)。圖1為時(shí)間分辨成像的采集卡原理框圖，成像系統(tǒng)包括成像目標(biāo)、光學(xué)系統(tǒng)、基于MCP的位敏陽(yáng)極探測(cè)器、三路前置放大和整形主放、本實(shí)用新型所涉及的用于時(shí)間分辨成像的采集卡(框內(nèi)部分)及計(jì)算機(jī)。成像目標(biāo)經(jīng)光學(xué)系統(tǒng)成像到探測(cè)器的輸入面，當(dāng)探測(cè)到一個(gè)光子時(shí)，探測(cè)器輸出三路脈沖信號(hào)，三路脈沖信號(hào)經(jīng)過三路前置放大器和整形主放后成三路準(zhǔn)高斯脈沖，三路準(zhǔn)高斯脈沖輸入本實(shí)用新型采集卡。本實(shí)用新型采集卡測(cè)量出光子的位置坐標(biāo)和光子到達(dá)時(shí)間，并發(fā)送到計(jì)算機(jī)。計(jì)算機(jī)通過數(shù)據(jù)處理。重建不同時(shí)間片的光子計(jì)數(shù)成像。采集卡包括光子到達(dá)定時(shí)信號(hào)產(chǎn)生電路、三路脈沖峰值同步采集電路、開始信號(hào)產(chǎn)生電路、恒溫晶振時(shí)鐘電路0CX0，可編程邏輯器件FPGA、數(shù)字信號(hào)處理器DSP、時(shí)間數(shù)字轉(zhuǎn)換器芯片TDC芯片和通信接口電路。圖2為所述的光子定時(shí)信號(hào)產(chǎn)生電路原理圖，Ul為運(yùn)算放大器，連接成同相求和的形式，對(duì)主放大器輸出的三路脈沖信號(hào)進(jìn)行求和。求和后的信號(hào)分別輸入由電阻R4、電容Cl和第一比較器U2連接實(shí)現(xiàn)的峰值檢測(cè)電路、由第一電位器R5和第二比較器U3實(shí)現(xiàn)低閾值比較電路和由第二電位器R6和第三比較器U4實(shí)現(xiàn)的高閾值比較電路。D觸發(fā)器Fl為帶有置位和清零端的D觸發(fā)器，低閾值比較輸出輸入D觸發(fā)器Fl的D端，峰值檢測(cè)輸出輸入D觸發(fā)器Fl的CLK端。第一 U6和第二 U7為非門，用于對(duì)D觸發(fā)器Q端輸出的信號(hào)進(jìn)行延遲。高閾值比較輸出和Q端延遲信號(hào)經(jīng)或門U5后輸入到D觸發(fā)器Fl的清零RST端。D觸發(fā)器Π的Q端輸出信號(hào)為光子到達(dá)定時(shí)信號(hào)。圖3為光子到達(dá)定時(shí)信號(hào)產(chǎn)生的時(shí)序圖，因?yàn)樘綔y(cè)器輸出的脈沖除了代表探測(cè)到單光子外，還包括由噪聲引起的小幅度脈沖，和高能粒子和脈沖堆積引起的大幅度脈沖。光子到達(dá)定時(shí)信號(hào)產(chǎn)生方法為，當(dāng)求和后的信號(hào)輸出的脈沖幅度在高閾值和低閾值之間，則D觸發(fā)器Fl的Q端輸出方波脈沖信號(hào)，該方波脈沖信號(hào)為光子到達(dá)定時(shí)信號(hào)，代表探測(cè)到一個(gè)光子，當(dāng)求和后的信號(hào)輸出的脈沖幅度小于低閾值或大于高閾值時(shí)，則不輸出光子時(shí)間定時(shí)信號(hào)。圖4為脈沖峰值采集單元的電路原理圖，每一路包括峰值保持芯片，經(jīng)過由放大器連接成的跟隨器和高精度A/D變換器。峰值保持芯片采用ADI公司的PKDOl芯片，A/D變換器采用ADI公司的AD9240芯片。三路峰值保持芯片的1管腳和14管腳連在一起作為峰值同步瀉放信號(hào)的輸入端，三路A/D變換芯片AD9240的CLK連在一起作為A/D同步變換信號(hào)。[0049]圖5為三路脈沖峰值的同步采集時(shí)序圖。三路脈沖信號(hào)進(jìn)入到峰值保持0-2后，峰值保持器保持住脈沖的峰值，同時(shí)，三路脈沖信號(hào)輸入光子到達(dá)定時(shí)信號(hào)產(chǎn)生電路，如果求和后的脈沖峰值在低閾值和高閾值之間，將產(chǎn)生光子到達(dá)定時(shí)信號(hào)。則當(dāng)采集卡上的FPGA檢測(cè)到光子到達(dá)定時(shí)信號(hào)時(shí)，F(xiàn)PGA輸出A/D同步變換信號(hào)驅(qū)動(dòng)三個(gè)A/D轉(zhuǎn)換器采集三個(gè)峰值保持器保持的峰值，采集完后，F(xiàn)PGA輸出峰值同步瀉放信號(hào)，使三個(gè)峰值保持器同步瀉放峰值，以保持下一次三路輸入脈沖的峰值。在A/D同步變換信號(hào)的第四個(gè)上升沿，三個(gè)A/D變換器向FPGA輸出三路脈沖峰值數(shù)據(jù)。圖6為開始信號(hào)產(chǎn)生電路，按下按鈕S后輸出由低電平變?yōu)楦唠娖叫盘?hào)。信號(hào)上升沿代表開始時(shí)刻，開始信號(hào)輸入到FPGA和輸入到TDC芯片的stopl端。 圖7恒溫晶振時(shí)鐘電路00(0采用美國(guó)MMDC-TECH公司的MDB59P3T，恒溫晶振時(shí)鐘電路OCXO產(chǎn)生高頻率穩(wěn)定度的時(shí)鐘輸入到FPGA和輸入到TDC芯片的start端。圖8為可編程邏輯器件FPGA的結(jié)構(gòu)示意圖，包括峰值采集控制單元、位置解碼單元、時(shí)間測(cè)量單元、數(shù)據(jù)緩存單元和通信控制單元，峰值采集控制單元用于對(duì)脈沖峰值采集電路所輸入的脈沖峰值進(jìn)行測(cè)量，并將測(cè)量的峰值數(shù)據(jù)傳輸給位置解碼單元；位置解碼單元用于與數(shù)字信號(hào)處理器DSP配合求解出光子的位置坐標(biāo)數(shù)據(jù)，時(shí)間測(cè)量單元與時(shí)間數(shù)字轉(zhuǎn)換器芯片TDC配合，測(cè)量出光子的到達(dá)時(shí)間數(shù)據(jù)，所述數(shù)據(jù)緩存單元用于存儲(chǔ)光子的位置坐標(biāo)數(shù)據(jù)和光子的到達(dá)時(shí)間數(shù)據(jù)；所述通信控制單元用于控制數(shù)據(jù)緩存單元將光子的到達(dá)時(shí)間數(shù)據(jù)和光子的位置坐標(biāo)數(shù)據(jù)發(fā)送到計(jì)算機(jī)。在開始信號(hào)后，當(dāng)光子到達(dá)定時(shí)信號(hào)到達(dá)時(shí)，的峰值采集控制實(shí)現(xiàn)對(duì)輸入的三路脈沖的峰值進(jìn)行測(cè)量。測(cè)量出的三路峰值數(shù)據(jù)輸入位置解碼單元，位置解碼模塊與DSP配合求解出光子的位置坐標(biāo)。DSP與FPGA相連，與FPGA配合工作，根據(jù)采集的多路脈沖峰值數(shù)據(jù)，求解出光子的位置坐標(biāo)，WSA位敏陽(yáng)極的計(jì)算光子位置的方法為X= (2XQ1)/(Q1+Q2+Q3)Y = (2 X Q2) / (Q1+Q2+Q3)時(shí)間測(cè)量單元與時(shí)間數(shù)字轉(zhuǎn)換器芯片配合，測(cè)量出光子的到達(dá)時(shí)間，光子的位置坐標(biāo)數(shù)據(jù)和光子到達(dá)時(shí)間數(shù)據(jù)以同步的方式存到數(shù)據(jù)緩存單元FIFO。數(shù)據(jù)緩存單元FIFO中的數(shù)據(jù)在通信控制單元的控制下，通過USB20. O接口電路，發(fā)送到計(jì)算機(jī)。FPGA控制數(shù)據(jù)流和進(jìn)行簡(jiǎn)單的運(yùn)算，DSP實(shí)現(xiàn)復(fù)雜運(yùn)算，如除法和浮點(diǎn)數(shù)運(yùn)算。圖9為光子到達(dá)時(shí)間連續(xù)測(cè)量的原理圖，虛線線框內(nèi)為FPGA實(shí)現(xiàn)時(shí)間測(cè)量模塊。時(shí)間測(cè)量模塊包括計(jì)數(shù)器，控制邏輯和時(shí)間計(jì)算單元。時(shí)間測(cè)量模塊與時(shí)間數(shù)字轉(zhuǎn)換器芯片TDC配合，測(cè)量出光子的到達(dá)時(shí)間。OCXO的時(shí)鐘信號(hào)輸入TDC芯片的start端，開始信號(hào)輸入TDC中的stopl端，光子到達(dá)定時(shí)信號(hào)輸入TDC中的stop2端。圖10光子到達(dá)時(shí)間連續(xù)測(cè)量的時(shí)序。光子到達(dá)時(shí)間的測(cè)量采用粗時(shí)間測(cè)量和細(xì)時(shí)間測(cè)量相結(jié)合的方法。手動(dòng)觸發(fā)產(chǎn)生開始信號(hào)后，開始信號(hào)的上升沿對(duì)計(jì)數(shù)器進(jìn)行清零，TDC的stopl通道測(cè)量出開始信號(hào)上升沿與00(0輸出脈沖的時(shí)間間隔tQ，在控制器的控制下，計(jì)算數(shù)器輸出的“O”和TDC輸出的、，代表所有光子到達(dá)時(shí)間的統(tǒng)一起時(shí)時(shí)刻。當(dāng)開始信號(hào)后，計(jì)數(shù)器對(duì)恒溫晶振時(shí)鐘電路OCXO輸出的時(shí)鐘進(jìn)行計(jì)數(shù)，當(dāng)一個(gè)光子到達(dá)定時(shí)信號(hào)到達(dá)時(shí)，TDC的stop2通道測(cè)量出光子定時(shí)信號(hào)上升沿與恒溫晶振時(shí)鐘電路OCXO最近輸出脈沖的時(shí)間間隔t，t代表光子到達(dá)的細(xì)時(shí)間。此時(shí)計(jì)數(shù)器中的計(jì)數(shù)值T代表光子到達(dá)的粗時(shí)間。因此光子到達(dá)的時(shí)間可以用下式表示[0059]光子的到達(dá)時(shí)間=Tn+tn_t。(n= 1,2,3···)時(shí)間計(jì)算模塊根據(jù)上式計(jì)算出光子到達(dá)的時(shí)間。在控制邏輯的控制下將光子到達(dá)的時(shí)間存到數(shù)據(jù)緩存單元FIFO。光子的位置坐標(biāo)數(shù)據(jù)和光子到達(dá)時(shí)間數(shù)據(jù)以同步的方式存到FIFO緩存。FIFO緩存中的數(shù)據(jù)在USB通信控制模塊的控制下，通過USB20. 0接口電路，發(fā)送到計(jì)算機(jī)。開發(fā)計(jì)算機(jī)軟件對(duì)光子的位置坐標(biāo)數(shù)據(jù)和光子到達(dá)時(shí)間數(shù)據(jù)進(jìn)行處理，計(jì)算機(jī)數(shù)據(jù)處理方法為，根據(jù)連續(xù)采集的光子到達(dá)時(shí)間數(shù)據(jù)，可找到從開始信號(hào)到任意時(shí)刻間隔內(nèi)的到達(dá)的光子的位置坐標(biāo)數(shù)據(jù)，重建光子計(jì)數(shù)圖像，從而得到不同時(shí)刻的光子計(jì)數(shù)圖像，實(shí)現(xiàn)時(shí)間分辨光子計(jì)數(shù)成像。時(shí)間分辨可到光子到達(dá)時(shí)間的測(cè)量精度。時(shí)間數(shù)字轉(zhuǎn)換器芯片TDC為德國(guó)ACAM公司的TDC-GPX芯片，TDC-GPX芯片精度的可以達(dá)到10ps，因此用本實(shí)用新型的方法，時(shí)間分辨光子計(jì)數(shù)成像可以達(dá)到10皮秒的時(shí)間
分辨率。本實(shí)例采用基于MCP探測(cè)器WSA位敏陽(yáng)極探測(cè)器為例進(jìn)行說明，WSA陽(yáng)極有三路輸出，因此本實(shí)用新型實(shí)例采集卡的輸入為三路，采集卡內(nèi)有三路脈沖峰值采集電路，有對(duì)三路輸入脈沖求和產(chǎn)生定時(shí)信號(hào)的電路。不能認(rèn)定本實(shí)用新型的具體實(shí)施方式
僅限于WSA陽(yáng)極位敏陽(yáng)極讀出的MCP探測(cè)器。如果探測(cè)器的位敏陽(yáng)極為游標(biāo)陽(yáng)極，則采集卡的輸入為九路，采集卡內(nèi)有九路脈沖峰值采集電路，有對(duì)九路輸入脈沖求和產(chǎn)生定時(shí)信號(hào)的電路，位敏陽(yáng)極為電阻陽(yáng)極，采集卡的輸入為四路，采集卡內(nèi)有四路脈沖峰值采集電路，有對(duì)四路輸入脈沖求和產(chǎn)生定時(shí)信號(hào)的電路。在不脫離本實(shí)用新型構(gòu)思的前提下，進(jìn)行若干簡(jiǎn)單的推演和變換，都應(yīng)視為本實(shí)用新型保護(hù)范圍。
權(quán)利要求1.用于時(shí)間分辨光子計(jì)數(shù)成像的采集卡，其特征在于所述采集卡包括光子到達(dá)定時(shí)信號(hào)產(chǎn)生電路、脈沖峰值同步采集單元、開始信號(hào)產(chǎn)生電路、恒溫晶振時(shí)鐘電路0CX0、可編程邏輯器件FPGA、數(shù)字信號(hào)處理器DSP、時(shí)間數(shù)字轉(zhuǎn)換器芯片TDC和通信接口電路，所述脈沖峰值采集單元的輸入端接探測(cè)器的輸出端，所述脈沖峰值采集單元與可編程邏輯器件相互通信，所述探測(cè)器的輸出端通過光子到達(dá)定時(shí)信號(hào)產(chǎn)生電路輸入到可編程邏輯器件FPGA，所述開始信號(hào)產(chǎn)生電路的輸出端與可編程邏輯器件FPGA和時(shí)間數(shù)字轉(zhuǎn)換器芯片TDC連接，所述恒溫晶振時(shí)鐘電路0CM)的輸出端與可編程邏輯器件FPGA和時(shí)間數(shù)字轉(zhuǎn)換器芯片TDC連接，所述時(shí)間數(shù)字轉(zhuǎn)換器芯片TDC與可編程邏輯器件FPGA相互通信，所述數(shù)字信號(hào)處理器DSP與可編程邏輯器件FPGA相互通信，所述可編程邏輯器件FPGA通過通信接口電路與計(jì)算機(jī)連接。
2.根據(jù)權(quán)利要求1所述的用于時(shí)間分辨光子計(jì)數(shù)成像的采集卡，其特征在于所述光子到達(dá)定時(shí)信號(hào)產(chǎn)生電路包括多路脈沖求和電路、峰值檢測(cè)電路、低閾值比較電路、高閾值比較電路和D觸發(fā)器(Fl)，所述多路脈沖求和電路為連接成求和形式的運(yùn)算放大器(Ul)，所述運(yùn)算放大器(Ul)的輸入端接收探測(cè)器輸出的多路脈沖信號(hào)，所述運(yùn)算放大器(Ul)輸出求和信號(hào)分別發(fā)送到峰值檢測(cè)電路、低閾值比較電路和高閾值比較電路；所述峰值檢測(cè)電路由電阻(R4)、電容(Cl)和第一比較器(U2)組成；所述低閾值比較電路由第一電位器(R5)和第二比較器(U3)組成；所述高閾值比較電路由第二電位器(R6)和第三比較器(U4)組成；峰值檢測(cè)電路輸出至D觸發(fā)器(Fl)的CLK端，低閾值比較電路輸出至D觸發(fā)器(fl)的D端，所述D觸發(fā)器(Fl)的Q端輸出光子到達(dá)定時(shí)信號(hào)，所述D觸發(fā)器(Fl)的Q端依次通過第一非門(U6)、第二非門(U7)后再與高閾值比較電路的輸出信號(hào)均通過或門⑴5)，或門(U5)的輸出端接D觸發(fā)器(Fl)的RST端。
3.根據(jù)權(quán)利要求1或2所述的用于時(shí)間分辨光子計(jì)數(shù)成像的采集卡，其特征在于所述脈沖峰值采集單元包括多路并聯(lián)的脈沖峰值采集電路，所述脈沖峰值采集電路包括依次串聯(lián)的峰值保持芯片、放大器和A/D變換器，所述放大器采用跟隨器方式，所有A/D變換器的輸出端與變換端CLK相連，所述峰值保持芯片的保持端和瀉放端相連。
4.根據(jù)權(quán)利要求3所述的用于時(shí)間分辨光子計(jì)數(shù)成像的采集卡，其特征在于所述可編程邏輯器件FPGA包括峰值采集控制單元、位置解碼單元、時(shí)間測(cè)量單元、數(shù)據(jù)緩存單元和通信控制單元；所述峰值采集控制單元用于控制脈沖峰值采集單元對(duì)所輸入的脈沖峰值進(jìn)行峰值同步測(cè)量，并將測(cè)量的峰值數(shù)據(jù)傳輸給位置解碼單元；所述位置解碼單元用于與數(shù)字信號(hào)處理器DSP配合求解出光子的位置坐標(biāo)數(shù)據(jù)；所述時(shí)間測(cè)量單元與時(shí)間數(shù)字轉(zhuǎn)換器芯片TDC配合，測(cè)量出光子的到達(dá)時(shí)間數(shù)據(jù)；所述數(shù)據(jù)緩存單元用于存儲(chǔ)光子的位置坐標(biāo)數(shù)據(jù)和光子的到達(dá)時(shí)間數(shù)據(jù)；所述通信控制單元用于控制數(shù)據(jù)緩存單元將光子的到達(dá)時(shí)間數(shù)據(jù)和光子的位置坐標(biāo)數(shù)據(jù)發(fā)送到計(jì)算機(jī)。
5.根據(jù)權(quán)利要求4所述的用于時(shí)間分辨光子計(jì)數(shù)成像的采集卡，其特征在于所述時(shí)間測(cè)量單元包括計(jì)數(shù)器、控制邏輯單元和時(shí)間計(jì)算單元，光子到達(dá)定時(shí)信號(hào)、開始信號(hào)產(chǎn)生電路的開始信號(hào)以及同步信號(hào)輸入控制邏輯單元，恒溫晶振時(shí)鐘電路的時(shí)鐘信號(hào)、開始信號(hào)產(chǎn)生電路的開始信號(hào)、控制邏輯單元的控制信號(hào)輸入計(jì)數(shù)器，時(shí)間數(shù)字轉(zhuǎn)換器芯片TDC、計(jì)數(shù)器以及控制邏輯單元的輸出端與時(shí)間計(jì)算單元連接。
6.根據(jù)權(quán)利要求5所述的用于時(shí)間分辨光子計(jì)數(shù)成像的采集卡，其特征在于所述恒溫晶振時(shí)鐘電路的時(shí)鐘信號(hào)輸入時(shí)間數(shù)字轉(zhuǎn)換器芯片TDC的start端，開始信號(hào)產(chǎn)生電路的開始信號(hào)輸入時(shí)間數(shù)字轉(zhuǎn)換器芯片TDC的stopl端，光子到達(dá)定時(shí)信號(hào)輸入時(shí)間數(shù)字轉(zhuǎn)換器芯片TDC的stop2端。
7.根據(jù)權(quán)利要求6所述的用于時(shí)間分辨光子計(jì)數(shù)成像的采集卡，其特征在于所述恒溫晶振時(shí)鐘電路OCXO采用MDB59P3T，所述峰值保持芯片是PKDOl芯片，所述A/D變換器是AD9240芯片，所述時(shí)間數(shù)字轉(zhuǎn)換器芯片TDC為TDC-GPX芯片。
專利摘要本實(shí)用新型涉及用于時(shí)間分辨光子計(jì)數(shù)成像的采集卡，包括光子到達(dá)定時(shí)信號(hào)產(chǎn)生電路、脈沖峰值同步采集單元、開始信號(hào)產(chǎn)生電路、恒溫晶振時(shí)鐘電路、可編程邏輯器件、數(shù)字信號(hào)處理器、時(shí)間數(shù)字轉(zhuǎn)換器芯片和通信接口電路，脈沖峰值采集單元的輸入端接探測(cè)器的輸出端，脈沖峰值采集單元與可編程邏輯器件相互通信，探測(cè)器的輸出端通過光子到達(dá)定時(shí)信號(hào)產(chǎn)生電路輸入到可編程邏輯器件，開始信號(hào)產(chǎn)生電路的輸出端與可編程邏輯器件和時(shí)間數(shù)字轉(zhuǎn)換器芯片連接，恒溫晶振時(shí)鐘電路的輸出端與可編程邏輯器件和時(shí)間數(shù)字轉(zhuǎn)換器芯片連接。本實(shí)用新型解決了現(xiàn)有的光子計(jì)數(shù)方法中缺少具有時(shí)間分辨的光子計(jì)數(shù)成像方法，本實(shí)用新型具有時(shí)間分辨率高、空間分辨率高的優(yōu)點(diǎn)。
文檔編號(hào)H03K21/00GK202334490SQ20112019253
公開日2012年7月11日 申請(qǐng)日期2011年6月9日 優(yōu)先權(quán)日2011年6月9日
發(fā)明者劉永安, 盛立志, 賽小鋒, 趙寶升, 鄢秋榮, 韋永林 申請(qǐng)人:中國(guó)科學(xué)院西安光學(xué)精密機(jī)械研究所