專利名稱：用于時間分辨光子計數(shù)成像的采集卡的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及微光成像技術(shù)領(lǐng)域，特別涉及微光成像技術(shù)領(lǐng)域中光子計數(shù)成像技術(shù)中用于時間分辨光子計數(shù)成像的采集卡。
背景技術(shù)：
隨著弱光成像在天文觀測、衛(wèi)星遙感、生物醫(yī)學(xué)成像等領(lǐng)域的廣泛應(yīng)用，對弱光成像探測的靈敏度要求越來越高，光子計數(shù)成像是一種極微弱目標的成像方法，具有極高的靈敏度，因此光子計數(shù)成像方法可應(yīng)用于許多領(lǐng)域，如天文觀測，衛(wèi)星遙感，生物醫(yī)學(xué)成像、 核輻射成像、空間紫外成像等。目前用于光子計數(shù)成像的探測器，主要由光電倍增管(PMT)、 單光子雪崩二極管(SPAD)、微通道板(MCP)等。其中，光電倍增管(PMT)、雪崩光電二極管 (APD)屬于單元探測器，因此需要光機掃描才能實現(xiàn)成像，成像的實時性，時間分辨、空間分辨不高?；谖⑼ǖ腊?MCP)具有面陣結(jié)構(gòu)，通過位敏陽極讀出，實現(xiàn)光子計數(shù)成像，具有信噪比高、靈敏度高、動態(tài)范圍寬、抗漂移性好等優(yōu)點.如基于微通道板(MCP)的位敏陽極探測器主要由級聯(lián)MCP和位敏陽極組成?；贛CP的位敏陽極探測器光子計數(shù)成像方法為，當探測器探測到一個光子時，位敏陽極輸出多路電子脈沖信號。多路脈沖信號經(jīng)過電子讀出系統(tǒng)，可測量出探測到光子的位置坐標。經(jīng)過一定的時間積累，測量出大量的光子的位置坐標數(shù)據(jù)，根據(jù)不同位置的光子計數(shù)，合成光子計數(shù)圖像。位敏陽極主要有楔條形陽極(Wedge and Strip Anode)、游標陽極(Vernier Anode)、交叉陽極(Cross Strip Anode)以及多陽極微通道陣列(MAMA)和電阻陽極(Resistive anode)等·文獻(FENG Bing, KANG Ke-Jun, WANG Kui—Lu，et al. Nucl. Instrum. Meth. A, 2004, 535 546)報道多陽極微通道陣列(MAMA)光子計數(shù)成像。文獻(Lapington J S，Sanderson B, Worth L B C， et al.Nucl. Instr. Meth A，2002，447 :250)報道了采用游標位敏陽極的光子計數(shù)成像。文獻(MIAO Zhen-hua,ZHAO Bao-sheng,ZHANG Xing-hua,et al. Chinese Physics Letters, 2008，25 (7)，2698)報道了采用WSA陽極的光子計數(shù)成像。專利(申請?zhí)?200710018631.6 單光子計數(shù)成像儀)采用的是三電極WSA陽極進行光子計數(shù)成像。但它采用波形數(shù)字化計數(shù)，將陽極輸出多路脈沖信號進行全波形進行采集，然后利用軟件進行峰值檢測。由于這種方法要采集大量數(shù)據(jù)量無用數(shù)據(jù)，因此計數(shù)率不高。目前報道的文獻中，沒有涉及時間分辨光子計數(shù)。具有時間分辨的光子計數(shù)成像， 由于可以反映成像目標隨時間的變換過程，因此具有非常重要的科學(xué)研究價值，可以應(yīng)用到更多的領(lǐng)域，如熒光壽命成像，生物和醫(yī)學(xué)成像，激光雷達，紫外預(yù)警、擴散光學(xué)層析以及單分子熒光光譜、時間分辨熒光顯微等。

發(fā)明內(nèi)容
為了解決現(xiàn)有的光子計數(shù)方法中缺少具有時間分辨的光子計數(shù)成像方法，本發(fā)明提出一種用于時間分辨光子計數(shù)成像的采集卡。本發(fā)明的技術(shù)解決方案如下
用于時間分辨光子計數(shù)成像的采集卡，其特殊之處在于所述采集卡包括光子到達定時信號產(chǎn)生電路、脈沖峰值同步采集單元、開始信號產(chǎn)生電路、恒溫晶振時鐘電路 (OCXO)、可編程邏輯器件(FPGA)、數(shù)字信號處理器(DSP)、時間數(shù)字轉(zhuǎn)換器芯片(TDC)和通信接口電路，所述脈沖峰值采集單元的輸入端接探測器的輸出端，所述脈沖峰值采集單元與可編程邏輯器件相互通信，所述探測器的輸出端通過光子到達定時信號產(chǎn)生電路輸入到可編程邏輯器件 (FPGA)，所述開始信號產(chǎn)生電路的輸出端與可編程邏輯器件(FPGA)和時間數(shù)字轉(zhuǎn)換器芯片(TDC)連接，所述恒溫晶振時鐘電路(OCXO)的輸出端與可編程邏輯器件(FPGA)和時間數(shù)字轉(zhuǎn)換器芯片(TDC)連接，所述時間數(shù)字轉(zhuǎn)換器芯片(TDC)與可編程邏輯器件(FPGA)相互通信，所述數(shù)字信號處理器(DSP)與可編程邏輯器件(FPGA)相互通信，所述可編程邏輯器件(FPGA)通過通信接口電路與計算機連接。上述光子到達定時信號產(chǎn)生電路包括多路脈沖求和電路、峰值檢測電路、低閾值比較電路、高閾值比較電路和D觸發(fā)器F1，所述多路脈沖求和電路為連接成求和形式的運算放大器Ul，所述運算放大器Ul的輸入端接收探測器輸出的多路脈沖信號，所述運算放大器Ul輸出求和信號分別發(fā)送到峰值檢測電路、低閾值比較電路和高閾值比較電路；所述峰值檢測電路由電阻R4、電容Cl和第一比較器U2組成；所述低閾值比較電路由第一電位器 R5和第二比較器U3組成；所述高閾值比較電路由第二電位器R6和第三比較器U4組成；峰值檢測電路輸出至D觸發(fā)器Fl的CLK端，低閾值比較電路輸出至D觸發(fā)器Fl的D端，所述 D觸發(fā)器Fl的Q端輸出光子到達定時信號，所述D觸發(fā)器Fl的Q端依次通過第一非門U6、 第二非門U7后再與高閾值比較電路的輸出信號均通過或門U5，或門U5的輸出端接D觸發(fā)器Fl的RST端。上述脈沖峰值采集單元包括多路并聯(lián)的脈沖峰值采集電路，所述脈沖峰值采集電路包括依次串聯(lián)的峰值保持芯片、放大器和A/D變換器，所述放大器采用跟隨器方式，所有 A/D變換器的輸出端與變換端CLK相連，所述峰值保持芯片的保持端和瀉放端相連。上述可編程邏輯器件(FPGA)包括峰值采集控制單元、位置解碼單元、時間測量單元、數(shù)據(jù)緩存單元和通信控制單元；所述峰值采集控制單元用于控制脈沖峰值采集單元對所輸入的脈沖峰值進行峰值同步測量，并將測量的峰值數(shù)據(jù)傳輸給位置解碼單元；所述位置解碼單元用于與數(shù)字信號處理器(DSP)配合求解出光子的位置坐標數(shù)據(jù)；所述時間測量單元與時間數(shù)字轉(zhuǎn)換器芯片(TDC)配合，測量出光子的到達時間數(shù)據(jù)；所述數(shù)據(jù)緩存單元用于存儲光子的位置坐標數(shù)據(jù)和光子的到達時間數(shù)據(jù)；所述通信控制單元用于控制數(shù)據(jù)緩存單元將光子的到達時間數(shù)據(jù)和光子的位置坐標數(shù)據(jù)發(fā)送到計算機。
上述時間測量單元包括計數(shù)器、控制邏輯單元和時間計算單元，光子到達定時信號、開始信號產(chǎn)生電路的開始信號以及同步信號輸入控制邏輯單元，恒溫晶振時鐘電路的時鐘信號、開始信號產(chǎn)生電路的開始信號、控制邏輯單元的控制信號輸入計數(shù)器，時間數(shù)字轉(zhuǎn)換器芯片(TDC)、計數(shù)器以及控制邏輯單元的輸出端與時間計算單元連接。上述恒溫晶振時鐘電路的時鐘信號輸入時間數(shù)字轉(zhuǎn)換器芯片(TDC)的start端， 開始信號產(chǎn)生電路的開始信號輸入時間數(shù)字轉(zhuǎn)換器芯片(TDC)的stopl端，光子到達定時信號輸入時間數(shù)字轉(zhuǎn)換器芯片(TDC)的stop2端。上述恒溫晶振時鐘電路(OCXO)采用MDB59P3T，所述峰值保持芯片是PKDOl芯片， 所述A/D變換器是AD9240芯片，所述時間數(shù)字轉(zhuǎn)換器芯片(TDC)為TDC-GPX芯片。本發(fā)明所具有的優(yōu)點1、具有時間分辨光子計數(shù)成像，本發(fā)明通過連續(xù)記錄光子的到達時間和光子的位置坐標。通過數(shù)據(jù)處理可以重建任意時間片的光子計數(shù)圖像，進而反映成像目標隨時間的變化過程。2、時間分辨率高，本發(fā)明光子到達時間的測量采用粗時間測量和細時間測量相結(jié)合的方法。通過對高頻穩(wěn)定度恒溫晶振時鐘電路進行計數(shù)來測量光子到達的粗時間，采用高精度時間數(shù)字轉(zhuǎn)換器芯片TDC來測量光子到達的細時間。光子到達時間測量可以達到幾十皮秒的精度。光子計數(shù)成像的時間分辨可以達到光子到達時間的測量精度。3、空間分辨率高，本發(fā)明采用峰值保持器芯片PKDOl和14位的A/D變換器芯片 AD9240組成峰值采集電路，比利用采樣保持器組成的峰值采集電路，可以更高精度的獲取脈沖的峰值，從而更精確地求解出探測到光子的位置坐標，進而獲得更高分辨率的光子計數(shù)圖像。4、光子計數(shù)率高，本發(fā)明利用峰值保持器將脈沖峰值保持住，等檢測到光子到達定時信號后，啟動A/D變換器進行一次采集，采集值就是峰值，而不是把整個脈沖波形采集下來后通過計算求峰值。所以一個脈沖峰值只需要采集一次。因此大大減小了數(shù)據(jù)量和運算過程，因此具有非常高的計數(shù)率。5、集成度高，本發(fā)明采用FPGA來實現(xiàn)峰值采集控制、位置解碼、時間測量、數(shù)據(jù)緩存和傳輸，具有非常高的集成度和靈活性。6、處理速度快。通過FPGA和DSP配合實現(xiàn)位置解碼，F(xiàn)PGA控制數(shù)據(jù)流和進行簡單的運算，DSP實現(xiàn)浮點數(shù)運算，具有非常高的處理速度。7、應(yīng)用范圍廣，本發(fā)明所涉及的用于時間分辨光子計數(shù)成像的采集卡，可以廣泛應(yīng)用于熒光壽命成像，生物和醫(yī)學(xué)成像，激光雷達，紫外預(yù)警、擴散光學(xué)層析以及單分子熒光光譜、時間分辨熒光顯微等領(lǐng)域。


圖1為本發(fā)明用于時間分辨成像的采集卡的原理圖；圖2為本發(fā)明光子到達定時信號產(chǎn)生電路的原理圖；圖3為本發(fā)明光子到達定時信號產(chǎn)生的時序圖；圖4為本發(fā)明多路脈沖峰值同步采集單元原理圖；圖5為本發(fā)明多路脈沖峰值同步采集的時序圖6為本發(fā)明開始信號產(chǎn)生電路圖；圖7為本發(fā)明恒溫晶振時鐘電路圖；圖8為本發(fā)明FPGA峰值采集控制單元、位置解碼單元、時間測量單元、數(shù)據(jù)緩存和傳輸?shù)墓ぷ髟韴D；圖9本發(fā)明光子到達時間連續(xù)測量的原理圖；圖10本發(fā)明光子到達時間連續(xù)測量的時序圖；圖11為采用本發(fā)明采集卡獲得的時間分辨光子計數(shù)圖像。
具體實施例方式現(xiàn)結(jié)合附圖來說明本發(fā)明用于時間分辨成像的采集卡，本實例采用基于MCP探測器WSA位敏陽極探測器為例進行說明。WSA位敏陽極，有3個陽極輸出W、S、Z。當探測到一個光子時，探測器將輸出三路脈沖信號。圖1為時間分辨成像的采集卡原理框圖，成像系統(tǒng)包括成像目標、光學(xué)系統(tǒng)、基于 MCP的位敏陽極探測器、三路前置放大和整形主放、本發(fā)明所涉及的用于時間分辨成像的采集卡(框內(nèi)部分)及計算機。成像目標經(jīng)光學(xué)系統(tǒng)成像到探測器的輸入面，當探測到一個光子時，探測器輸出三路脈沖信號，三路脈沖信號經(jīng)過三路前置放大器和整形主放后成三路準高斯脈沖，三路準高斯脈沖輸入本發(fā)明采集卡。本發(fā)明采集卡測量出光子的位置坐標和光子到達時間，并發(fā)送到計算機。計算機通過數(shù)據(jù)處理。重建不同時間片的光子計數(shù)成像。采集卡包括光子到達定時信號產(chǎn)生電路、三路脈沖峰值同步采集電路、開始信號產(chǎn)生電路、恒溫晶振時鐘電路(0CX0)，可編程邏輯器件FPGA、數(shù)字信號處理器DSP、時間數(shù)字轉(zhuǎn)換器芯片TDC芯片和通信接口電路。圖2為所述的光子定時信號產(chǎn)生電路原理圖，Ul為運算放大器，連接成同相求和的形式，對主放大器輸出的三路脈沖信號進行求和。求和后的信號分別輸入由電阻R4、電容Cl和第一比較器U2連接實現(xiàn)的峰值檢測電路、由第一電位器R5和第二比較器U3實現(xiàn)低閾值比較電路和由第二電位器R6和第三比較器U4實現(xiàn)的高閾值比較電路。D觸發(fā)器Fl 為帶有置位和清零端的D觸發(fā)器，低閾值比較輸出輸入D觸發(fā)器Fl的D端，峰值檢測輸出輸入D觸發(fā)器Fl的CLK端。第一 U6和第二 U7為非門，用于對D觸發(fā)器Q端輸出的信號進行延遲。高閾值比較輸出和Q端延遲信號經(jīng)或門U5后輸入到D觸發(fā)器Fl的清零RST端。 D觸發(fā)器Fl的Q端輸出信號為光子到達定時信號。圖3為光子到達定時信號產(chǎn)生的時序圖，因為探測器輸出的脈沖除了代表探測到單光子外，還包括由噪聲引起的小幅度脈沖，和高能粒子和脈沖堆積引起的大幅度脈沖。光子到達定時信號產(chǎn)生方法為，當求和后的信號輸出的脈沖幅度在高閾值和低閾值之間，則D 觸發(fā)器Fl的Q端輸出方波脈沖信號，該方波脈沖信號為光子到達定時信號，代表探測到一個光子，當求和后的信號輸出的脈沖幅度小于低閾值或大于高閾值時，則不輸出光子時間定時信號。圖4為脈沖峰值采集單元的電路原理圖，每一路包括峰值保持芯片，經(jīng)過由放大器連接成的跟隨器和高精度A/D變換器。峰值保持芯片采用ADI公司的PKDOl芯片，A/D變換器采用ADI公司的AD9240芯片。三路峰值保持芯片的1管腳和14管腳連在一起作為峰值同步瀉放信號的輸入端，三路A/D變換芯片AD9240的CLK連在一起作為A/D同步變換信號。圖5為三路脈沖峰值的同步采集時序圖。三路脈沖信號進入到峰值保持0-2后，峰值保持器保持住脈沖的峰值，同時，三路脈沖信號輸入光子到達定時信號產(chǎn)生電路，如果求和后的脈沖峰值在低閾值和高閾值之間，將產(chǎn)生光子到達定時信號。則當采集卡上的FPGA 檢測到光子到達定時信號時，F(xiàn)PGA輸出A/D同步變換信號驅(qū)動三個A/D轉(zhuǎn)換器采集三個峰值保持器保持的峰值，采集完后，F(xiàn)PGA輸出峰值同步瀉放信號，使三個峰值保持器同步瀉放峰值，以保持下一次三路輸入脈沖的峰值。在A/D同步變換信號的第四個上升沿，三個A/D 變換器向FPGA輸出三路脈沖峰值數(shù)據(jù)。圖6為開始信號產(chǎn)生電路，按下按鈕S后輸出由低電平變?yōu)楦唠娖叫盘?。信號上升沿代表開始時刻，開始信號輸入到FPGA和輸入到TDC芯片的stopl端。圖7恒溫晶振時鐘電路(OCXO)采用美國MMDC-TECH公司的MDB59P3T，恒溫晶振時鐘電路(OCXO)產(chǎn)生高頻率穩(wěn)定度的時鐘輸入到FPGA和輸入到TDC芯片的start端。圖8為可編程邏輯器件(FPGA)的結(jié)構(gòu)示意圖，包括峰值采集控制單元、位置解碼單元、時間測量單元、數(shù)據(jù)緩存單元和通信控制單元，峰值采集控制單元用于對脈沖峰值采集電路所輸入的脈沖峰值進行測量，并將測量的峰值數(shù)據(jù)傳輸給位置解碼單元；位置解碼單元用于與數(shù)字信號處理器(DSP)配合求解出光子的位置坐標數(shù)據(jù)，時間測量單元與時間數(shù)字轉(zhuǎn)換器芯片(TDC)配合，測量出光子的到達時間數(shù)據(jù)，所述數(shù)據(jù)緩存單元用于存儲光子的位置坐標數(shù)據(jù)和光子的到達時間數(shù)據(jù)；所述通信控制單元用于控制數(shù)據(jù)緩存單元將光子的到達時間數(shù)據(jù)和光子的位置坐標數(shù)據(jù)發(fā)送到計算機。在開始信號后，當光子到達定時信號到達時，的峰值采集控制實現(xiàn)對輸入的三路脈沖的峰值進行測量。測量出的三路峰值數(shù)據(jù)輸入位置解碼單元，位置解碼模塊與DSP配合求解出光子的位置坐標。DSP與FPGA相連，與FPGA配合工作，根據(jù)采集的多路脈沖峰值數(shù)據(jù)，求解出光子的位置坐標，WSA位敏陽極的計算光子位置的方法為X= (2XQ1)/(Q1+Q2+Q3)Y = (2 X Q2) / (Q1+Q2+Q3)時間測量單元與時間數(shù)字轉(zhuǎn)換器芯片配合，測量出光子的到達時間，光子的位置坐標數(shù)據(jù)和光子到達時間數(shù)據(jù)以同步的方式存到數(shù)據(jù)緩存單元FIFO。數(shù)據(jù)緩存單元FIFO 中的數(shù)據(jù)在通信控制單元的控制下，通過USB20. 0接口電路，發(fā)送到計算機。FPGA控制數(shù)據(jù)流和進行簡單的運算，DSP實現(xiàn)復(fù)雜運算，如除法和浮點數(shù)運算。圖9為光子到達時間連續(xù)測量的原理圖，虛線線框內(nèi)為FPGA實現(xiàn)時間測量模塊。 時間測量模塊包括計數(shù)器，控制邏輯和時間計算單元。時間測量模塊與時間數(shù)字轉(zhuǎn)換器芯片(TDC)配合，測量出光子的到達時間。00(0的時鐘信號輸入TDC芯片的start端，開始信號輸入TDC中的stopl端，光子到達定時信號輸入TDC中的stop2端。圖10光子到達時間連續(xù)測量的時序。光子到達時間的測量采用粗時間測量和細時間測量相結(jié)合的方法。手動觸發(fā)產(chǎn)生開始信號后，開始信號的上升沿對計數(shù)器進行清零， TDC的stopl通道測量出開始信號上升沿與00(0輸出脈沖的時間間隔tQ，在控制器的控制下，計算數(shù)器輸出的“O”和TDC輸出的、，代表所有光子到達時間的統(tǒng)一起時時刻。當開始信號后，計數(shù)器對恒溫晶振時鐘電路OCXO輸出的時鐘進行計數(shù)，當一個光子到達定時信號到達時，TDC的stop2通道測量出光子定時信號上升沿與恒溫晶振時鐘電路(OCXO)最近輸出脈沖的時間間隔t，t代表光子到達的細時間。此時計數(shù)器中的計數(shù)值 T代表光子到達的粗時間。因此光子到達的時間可以用下式表示光子的到達時間=Tn+tn_t。(n= 1,2,3···)時間計算模塊根據(jù)上式計算出光子到達的時間。在控制邏輯的控制下將光子到達的時間存到數(shù)據(jù)緩存單元FIFO。光子的位置坐標數(shù)據(jù)和光子到達時間數(shù)據(jù)以同步的方式存到FIFO緩存。FIFO緩存中的數(shù)據(jù)在USB通信控制模塊的控制下，通過USB20. 0接口電路，發(fā)送到計算機。開發(fā)計算機軟件對光子的位置坐標數(shù)據(jù)和光子到達時間數(shù)據(jù)進行處理，計算機數(shù)據(jù)處理方法為， 根據(jù)連續(xù)采集的光子到達時間數(shù)據(jù)，可找到從開始信號到任意時刻間隔內(nèi)的到達的光子的位置坐標數(shù)據(jù)，重建光子計數(shù)圖像，從而得到不同時刻的光子計數(shù)圖像，實現(xiàn)時間分辨光子計數(shù)成像。時間分辨可到光子到達時間的測量精度。時間數(shù)字轉(zhuǎn)換器芯片(TDC)為德國ACAM公司的TDC-GPX芯片，TDC-GPX芯片精度的可以達到10ps，因此用本發(fā)明的方法，時間分辨光子計數(shù)成像可以達到10皮秒的時間分辨率。圖11為采用本發(fā)明采集卡獲得的時間分辨光子計數(shù)圖像，成像目標為分辨率板的不同時刻的光子計數(shù)成像圖。本實例采用基于MCP探測器WSA位敏陽極探測器為例進行說明，WSA陽極有三路輸出，因此本發(fā)明實例采集卡的輸入為三路，采集卡內(nèi)有三路脈沖峰值采集電路，有對三路輸入脈沖求和產(chǎn)生定時信號的電路。不能認定本發(fā)明的具體實施方式
僅限于WSA陽極位敏陽極讀出的MCP探測器。如果探測器的位敏陽極為游標陽極，則采集卡的輸入為九路，采集卡內(nèi)有九路脈沖峰值采集電路，有對九路輸入脈沖求和產(chǎn)生定時信號的電路，位敏陽極為電阻陽極，采集卡的輸入為四路，采集卡內(nèi)有四路脈沖峰值采集電路，有對四路輸入脈沖求和產(chǎn)生定時信號的電路。在不脫離本發(fā)明構(gòu)思的前提下，進行若干簡單的推演和變換，都應(yīng)視為本發(fā)明保護范圍。
權(quán)利要求
1.用于時間分辨光子計數(shù)成像的采集卡，其特征在于所述采集卡包括光子到達定時信號產(chǎn)生電路、脈沖峰值同步采集單元、開始信號產(chǎn)生電路、恒溫晶振時鐘電路(OCXO)、可編程邏輯器件(FPGA)、數(shù)字信號處理器(DSP)、時間數(shù)字轉(zhuǎn)換器芯片(TDC)和通信接口電路，所述脈沖峰值采集單元的輸入端接探測器的輸出端，所述脈沖峰值采集單元與可編程邏輯器件相互通信，所述探測器的輸出端通過光子到達定時信號產(chǎn)生電路輸入到可編程邏輯器件(FPGA)，所述開始信號產(chǎn)生電路的輸出端與可編程邏輯器件(FPGA)和時間數(shù)字轉(zhuǎn)換器芯片 (TDC)連接，所述恒溫晶振時鐘電路(OCXO)的輸出端與可編程邏輯器件(FPGA)和時間數(shù)字轉(zhuǎn)換器芯片(TDC)連接，所述時間數(shù)字轉(zhuǎn)換器芯片(TDC)與可編程邏輯器件(FPGA)相互通信，所述數(shù)字信號處理器(DSP)與可編程邏輯器件(FPGA)相互通信，所述可編程邏輯器件 (FPGA)通過通信接口電路與計算機連接。
2.根據(jù)權(quán)利要求1所述的用于時間分辨光子計數(shù)成像的采集卡，其特征在于所述光子到達定時信號產(chǎn)生電路包括多路脈沖求和電路、峰值檢測電路、低閾值比較電路、高閾值比較電路和D觸發(fā)器(Fl)，所述多路脈沖求和電路為連接成求和形式的運算放大器(Ul)， 所述運算放大器(Ul)的輸入端接收探測器輸出的多路脈沖信號，所述運算放大器(Ul)輸出求和信號分別發(fā)送到峰值檢測電路、低閾值比較電路和高閾值比較電路；所述峰值檢測電路由電阻(R4)、電容(Cl)和第一比較器(U2)組成；所述低閾值比較電路由第一電位器 (R5)和第二比較器(U3)組成；所述高閾值比較電路由第二電位器(R6)和第三比較器(U4) 組成；峰值檢測電路輸出至D觸發(fā)器(Fl)的CLK端，低閾值比較電路輸出至D觸發(fā)器(Fl) 的D端，所述D觸發(fā)器(Fl)的Q端輸出光子到達定時信號，所述D觸發(fā)器(Fl)的Q端依次通過第一非門(U6)、第二非門(U7)后再與高閾值比較電路的輸出信號均通過或門⑴5)，或門(U5)的輸出端接D觸發(fā)器(Fl)的RST端。
3.根據(jù)權(quán)利要求1或2所述的用于時間分辨光子計數(shù)成像的采集卡，其特征在于所述脈沖峰值采集單元包括多路并聯(lián)的脈沖峰值采集電路，所述脈沖峰值采集電路包括依次串聯(lián)的峰值保持芯片、放大器和A/D變換器，所述放大器采用跟隨器方式，所有A/D變換器的輸出端與變換端CLK相連，所述峰值保持芯片的保持端和瀉放端相連。
4.根據(jù)權(quán)利要求3所述的用于時間分辨光子計數(shù)成像的采集卡，其特征在于所述可編程邏輯器件(FPGA)包括峰值采集控制單元、位置解碼單元、時間測量單元、數(shù)據(jù)緩存單元和通信控制單元；所述峰值采集控制單元用于控制脈沖峰值采集單元對所輸入的脈沖峰值進行峰值同步測量，并將測量的峰值數(shù)據(jù)傳輸給位置解碼單元；所述位置解碼單元用于與數(shù)字信號處理器(DSP)配合求解出光子的位置坐標數(shù)據(jù)；所述時間測量單元與時間數(shù)字轉(zhuǎn)換器芯片(TDC)配合，測量出光子的到達時間數(shù)據(jù)；所述數(shù)據(jù)緩存單元用于存儲光子的位置坐標數(shù)據(jù)和光子的到達時間數(shù)據(jù)；所述通信控制單元用于控制數(shù)據(jù)緩存單元將光子的到達時間數(shù)據(jù)和光子的位置坐標數(shù)據(jù)發(fā)送到計算機。
5.根據(jù)權(quán)利要求4所述的用于時間分辨光子計數(shù)成像的采集卡，其特征在于所述時間測量單元包括計數(shù)器、控制邏輯單元和時間計算單元，光子到達定時信號、開始信號產(chǎn)生電路的開始信號以及同步信號輸入控制邏輯單元，恒溫晶振時鐘電路的時鐘信號、開始信號產(chǎn)生電路的開始信號、控制邏輯單元的控制信號輸入計數(shù)器，時間數(shù)字轉(zhuǎn)換器芯片 (TDC)、計數(shù)器以及控制邏輯單元的輸出端與時間計算單元連接。
6.根據(jù)權(quán)利要求5所述的用于時間分辨光子計數(shù)成像的采集卡，其特征在于所述恒溫晶振時鐘電路的時鐘信號輸入時間數(shù)字轉(zhuǎn)換器芯片(TDC)的start端，開始信號產(chǎn)生電路的開始信號輸入時間數(shù)字轉(zhuǎn)換器芯片(TDC)的stopl端，光子到達定時信號輸入時間數(shù)字轉(zhuǎn)換器芯片(TDC)的stop2端。
7.根據(jù)權(quán)利要求6所述的用于時間分辨光子計數(shù)成像的采集卡，其特征在于所述恒溫晶振時鐘電路(OCXO)采用MDB59P3T，所述峰值保持芯片是PKDOl芯片，所述A/D變換器是AD9240芯片，所述時間數(shù)字轉(zhuǎn)換器芯片(TDC)為TDC-GPX芯片。
全文摘要
本發(fā)明涉及用于時間分辨光子計數(shù)成像的采集卡，包括光子到達定時信號產(chǎn)生電路、脈沖峰值同步采集單元、開始信號產(chǎn)生電路、恒溫晶振時鐘電路、可編程邏輯器件、數(shù)字信號處理器、時間數(shù)字轉(zhuǎn)換器芯片和通信接口電路，脈沖峰值采集單元的輸入端接探測器的輸出端，脈沖峰值采集單元與可編程邏輯器件相互通信，探測器的輸出端通過光子到達定時信號產(chǎn)生電路輸入到可編程邏輯器件，開始信號產(chǎn)生電路的輸出端與可編程邏輯器件和時間數(shù)字轉(zhuǎn)換器芯片連接，恒溫晶振時鐘電路的輸出端與可編程邏輯器件和時間數(shù)字轉(zhuǎn)換器芯片連接。本發(fā)明解決了現(xiàn)有的光子計數(shù)方法中缺少具有時間分辨的光子計數(shù)成像方法，本發(fā)明具有時間分辨率高、空間分辨率高的優(yōu)點。
文檔編號G06F17/40GK102323959SQ201110152840
公開日2012年1月18日 申請日期2011年6月9日 優(yōu)先權(quán)日2011年6月9日
發(fā)明者劉永安, 盛立志, 賽小鋒, 趙寶升, 鄢秋榮, 韋永林 申請人:中國科學(xué)院西安光學(xué)精密機械研究所