專利名稱：一種阻抗匹配和降低傳導(dǎo)輻射干擾的電路的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及電子產(chǎn)品的電路領(lǐng)域，尤其涉及一種阻抗匹配和降低傳導(dǎo)輻射干擾的電路。
背景技術(shù)：
目前在HDMI或DVI高速數(shù)字信號模塊與解碼芯片之間，當(dāng)插入外部的信號輸入設(shè)備如DVD、電腦等接地不良后，會在外殼地上產(chǎn)生大量的靜電，當(dāng)插入線纜的瞬間，光靠ESD 器件的吸收仍然會出現(xiàn)解碼設(shè)備被ESD燒毀，這是一個急需解決的問題。

實(shí)用新型內(nèi)容本實(shí)用新型的目的是提供一種改善HDMI、DVI高速數(shù)字信號的阻抗匹配和降低傳導(dǎo)輻射干擾的電路，所述電路結(jié)構(gòu)簡單，生產(chǎn)成本低。為實(shí)現(xiàn)上述目的，本實(shí)用新型提供了一種阻抗匹配和降低傳導(dǎo)輻射干擾的電路， 包括HDMI或DVI信號模塊、解碼芯片，在HDMI或DVI信號模塊與解碼芯片之間的差分信號數(shù)據(jù)傳輸線中分別串聯(lián)10-100歐姆的緩沖電阻。進(jìn)一步，在HDMI或DVI信號模塊與解碼芯片之間的差分信號數(shù)據(jù)傳輸線和時鐘線中分別串聯(lián)10-100歐姆的緩沖電阻。本實(shí)用新型電路結(jié)構(gòu)簡單，生產(chǎn)成本低，是在HDMI或DVI信號模塊與解碼芯片之間的差分信號數(shù)據(jù)傳輸線中分別串聯(lián)10-100歐姆的緩沖電阻，這樣可以有效降低進(jìn)入芯片的電流，減少ESD對芯片的損壞。同時緩沖電阻對傳導(dǎo)輻射干擾也有較好的抑制作用。增加緩沖電阻后，對于高速信號的阻抗匹配的PCB布線要求降低了很多。

圖1為本實(shí)用新型阻抗匹配和降低傳導(dǎo)輻射干擾的電路的電路圖。
具體實(shí)施方式
請參考圖1，本實(shí)用新型實(shí)施例提供一種阻抗匹配和降低傳導(dǎo)輻射干擾的電路，包括HDMI或DVI信號模塊、解碼芯片，在HDMI或DVI信號模塊與解碼芯片之間的差分信號數(shù)據(jù)傳輸線中分別串聯(lián)10-100歐姆的緩沖電阻。具體的，在HDMI或DVI信號模塊與解碼芯片之間的六條差分信號數(shù)據(jù)傳輸線中分別串聯(lián)緩沖電阻R1-R6，在2條時鐘線中分別串聯(lián)緩沖電阻R9、R10。這樣可以有效降低進(jìn)入芯片的電流，減少ESD對芯片的損壞。同時緩沖電阻對傳導(dǎo)輻射干擾也有較好的抑制作用。增加緩沖電阻后，對于高速信號的阻抗匹配的PCB布線要求降低了很多。
權(quán)利要求1.一種阻抗匹配和降低傳導(dǎo)輻射干擾的電路，其特征在于包括HDMI或DVI信號模塊、解碼芯片，在HDMI或DVI信號模塊與解碼芯片之間的差分信號數(shù)據(jù)傳輸線中分別串聯(lián) 10-100歐姆的緩沖電阻。
2.如權(quán)利要求1所述阻抗匹配和降低傳導(dǎo)輻射干擾的電路，其特征在于在HDMI或 DVI信號模塊與解碼芯片之間的差分信號數(shù)據(jù)傳輸線和時鐘線中分別串聯(lián)10-100歐姆的緩沖電阻。
專利摘要本實(shí)用新型公開了一種阻抗匹配和降低傳導(dǎo)輻射干擾的電路，包括HDMI或DVI信號模塊、解碼芯片，在HDMI或DVI信號模塊與解碼芯片之間的差分信號數(shù)據(jù)傳輸線中分別串聯(lián)10-100歐姆的緩沖電阻。這樣可以有效降低進(jìn)入芯片的電流，減少ESD對芯片的損壞。同時緩沖電阻對傳導(dǎo)輻射干擾也有較好的抑制作用。增加緩沖電阻后，對于高速信號的阻抗匹配的PCB布線要求降低了很多。
文檔編號H03H7/38GK202076991SQ201120139958
公開日2011年12月14日 申請日期2011年5月5日 優(yōu)先權(quán)日2011年5月5日
發(fā)明者余杰, 陳家縣 申請人:廣州視源電子科技有限公司