專利名稱：對(duì)稱電流源陣列的開(kāi)關(guān)序列的生成方法、裝置及其應(yīng)用的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及電流舵型數(shù)模轉(zhuǎn)換器(Digital to Analog Converter, DAC)(簡(jiǎn)稱電流型DAC)技術(shù)領(lǐng)域，尤其涉及一種對(duì)稱型電流源陣列的開(kāi)關(guān)序列的生成方法、裝置及其應(yīng)用。
背景技術(shù)：
隨著信號(hào)處理技術(shù)和通信技術(shù)的不斷發(fā)展，數(shù)字信號(hào)和模擬信號(hào)之間的接口技術(shù)成為制約數(shù)?；旌舷到y(tǒng)的瓶頸。為了滿足高速高精度的數(shù)據(jù)轉(zhuǎn)換要求，DAC和模數(shù)轉(zhuǎn)換器 (Analog to Digital Converter, ADC)需要達(dá)到盡可能高的速度和精度。在現(xiàn)代高速DAC 中，電流型DAC成為廣大工程師的首選結(jié)構(gòu)，因?yàn)樗梢灾苯域?qū)動(dòng)阻性負(fù)載，并且具有較快的速度。常見(jiàn)的電流型DAC結(jié)構(gòu)如

圖1所示，主要包括以下幾個(gè)部分輸入數(shù)字信號(hào)譯碼模塊(Decoder)、開(kāi)關(guān)模塊(Switches)、電流源陣列(Current Sources) 0其中，輸入數(shù)字信號(hào)譯碼模塊用于將輸入的數(shù)字信號(hào)進(jìn)行譯碼和再處理，使得輸出的信號(hào)可以直接作為開(kāi)關(guān)模塊的控制信號(hào)。開(kāi)關(guān)模塊在控制信號(hào)的作用下將電流源陣列輸出的電流引導(dǎo)到正輸出端 IOUTP或者負(fù)輸出端I0UTN，這兩個(gè)輸出端中的任一個(gè)輸出都可以作為數(shù)模轉(zhuǎn)換器的輸出， 也可以使用這兩個(gè)輸出端的差值作為數(shù)模轉(zhuǎn)換器的輸出。在實(shí)現(xiàn)中，電流源陣列通常組成一個(gè)二維陣列，置于一塊芯片上。陣列中，每一個(gè)電流源的電流大小通常設(shè)計(jì)成相同，輸入的數(shù)字信號(hào)轉(zhuǎn)換成溫度計(jì)編碼后的控制信號(hào)以控制每一個(gè)電流源的電流流向或到正輸出端，或到負(fù)輸出端。常見(jiàn)的電流源陣列可以分為對(duì)稱陣列和非對(duì)稱陣列兩種。對(duì)稱陣列中，有一個(gè)中心對(duì)稱點(diǎn)0，每一個(gè)電流源被拆分成關(guān)于中心點(diǎn)0形成中心對(duì)稱的若干個(gè)相同大小的小電流源。如圖2所示為將一個(gè)電流源拆分成對(duì)稱的兩個(gè)小電流源的對(duì)稱的電流源陣列。圖中每一個(gè)格子代表一個(gè)電流源。在數(shù)模轉(zhuǎn)換器工作時(shí)，隨著輸入數(shù)字信號(hào)越來(lái)越大，越來(lái)越多的電流源被引導(dǎo)到正輸出端，從而使正輸出端及差分輸出時(shí)的輸出電流跟隨輸入的變化也越來(lái)越大。在理想情況下，輸出電流嚴(yán)格正比于輸入的數(shù)字信號(hào)。但是在實(shí)現(xiàn)電路中，由于各種非理想因素的存在，電流源陣列中的每一個(gè)電流源的電流值都與其設(shè)計(jì)值存在一定的偏差。這種偏差分為兩種，一種是隨機(jī)偏差，即偏差的值的大小是隨機(jī)的；另一種常稱為系統(tǒng)偏差，或稱系統(tǒng)匹配誤差。電流型DAC的電流源一般由MOS管構(gòu)成，這些MOS管被設(shè)計(jì)成具有完全相同的大小和形狀，但是由于在芯片制造過(guò)程中的工藝偏差，造成這些理論上完全一致的MOS管實(shí)際上是有偏差的，這種偏差就稱為器件失配，器件失配所造成的偏差即為系統(tǒng)匹配誤差。 這種系統(tǒng)偏差在芯片中以一次偏差和二次偏差為主。隨著輸出電流的增加，這種偏差不斷地累積，從而影響數(shù)模轉(zhuǎn)換器的精度。積分非線性(即INL)是描述數(shù)模轉(zhuǎn)換器的轉(zhuǎn)換誤差的一種指標(biāo)，它描述的是數(shù)模轉(zhuǎn)換器的實(shí)現(xiàn)輸出值與理想輸出值之間的偏差。INL越小，數(shù)模轉(zhuǎn)換器的精度也就越高。因此，通常用INL來(lái)描述數(shù)模轉(zhuǎn)換器的精度。
當(dāng)前有很多方法減小INL。第一種思路是增加電流源陣列中電流源之間的匹配精度，即減小每一個(gè)電流源的電流大小與理想電流大小之間的偏差。這種思路的實(shí)現(xiàn)通常依賴于更先進(jìn)的芯片制造工藝、更高的過(guò)驅(qū)動(dòng)電壓、更大的晶體管面積。在給定的芯片制造工藝下，過(guò)驅(qū)動(dòng)電壓的增加會(huì)減小數(shù)模轉(zhuǎn)換器輸出電壓的幅度，而更大的晶體管面積會(huì)導(dǎo)致整個(gè)電流源陣列的面積過(guò)大并可能導(dǎo)致芯片中相距較遠(yuǎn)的電流源之間的電流值匹配精度更差。因此，第一種思路的效果很有限，即當(dāng)前情況下依靠它實(shí)現(xiàn)高精度的數(shù)模轉(zhuǎn)換器是很難的。第二種思路是使用校正技術(shù)和動(dòng)態(tài)元件匹配技術(shù)。這種技術(shù)可以使數(shù)模轉(zhuǎn)換器達(dá)到 16比特的精度，但是增加了數(shù)模轉(zhuǎn)換器的復(fù)雜度和設(shè)計(jì)難度。第三種思路是使用合適的開(kāi)關(guān)序列(Switching sequence) 0開(kāi)關(guān)序列描述的是當(dāng)數(shù)模轉(zhuǎn)換器的輸入不斷增加時(shí)，電流源陣列中依次選通的次序。由于電流源陣列中的電流誤差有正亦有負(fù)，合適的開(kāi)關(guān)序列既可以避免正的誤差的過(guò)度積累，也可以避免負(fù)的誤差的過(guò)度積累。目前使用第三種思路可以使數(shù)模轉(zhuǎn)換器的精度達(dá)到14比特，且實(shí)現(xiàn)方式相對(duì)于第二種思路更為簡(jiǎn)單。目前已公開(kāi)的開(kāi)關(guān)序列主要有Row-Column、Q2 Random Walk、GET、SPBR、以及美國(guó)專利US20050012650中所公開(kāi)的開(kāi)關(guān)序列等等。這些開(kāi)關(guān)序列能夠在一定程度上減小電流誤差的積累，但是效果有限，相應(yīng)的電流型DAC的精度不高。

發(fā)明內(nèi)容
(一)要解決的技術(shù)問(wèn)題本發(fā)明要解決的技術(shù)問(wèn)題是提供一種電流誤差的積累遠(yuǎn)小于當(dāng)前已經(jīng)公開(kāi)的各種開(kāi)關(guān)序列，能夠提高相應(yīng)的電流型DAC精度的對(duì)稱電流源陣列的開(kāi)關(guān)序列的生成方法、 裝置及其應(yīng)用。(二)技術(shù)方案為解決上述問(wèn)題，本發(fā)明提供了對(duì)稱電流源陣列的開(kāi)關(guān)序列的生成方法，該方法包括步驟Si.初始化待驅(qū)動(dòng)的對(duì)稱電流源陣列中的選定區(qū)域內(nèi)已分配開(kāi)關(guān)序列號(hào)的電流源數(shù)M、以及所述M個(gè)已分配開(kāi)關(guān)序列號(hào)的電流源的誤差總和INL_d均為0，并計(jì)算出二次誤差分布下每個(gè)電流源的誤差；S2.更新所述M以及INL_d，將未分配開(kāi)關(guān)序號(hào)的電流源按誤差從大到小依次排序?yàn)橄蛄縑ECTOR，即Ia1, a2, ，...，aN_M}，N為所述選定區(qū)域內(nèi)的電流源總數(shù)；S3.從所述向量VECTOR中選擇多個(gè)電流源組成一個(gè)部分序列Ap = {akl, ak2,..., akp}，使所述序列Ap滿足設(shè)定條件；S4.根據(jù)當(dāng)前的INL_d，為步驟S3所選擇的所述序列Ap中的電流源分配開(kāi)關(guān)序列號(hào)。優(yōu)選地，所述選定區(qū)域內(nèi)只包括每組對(duì)稱電流源中的一個(gè)電流源。優(yōu)選地，在步驟S3中，所述設(shè)定條件為
權(quán)利要求
1.一種對(duì)稱電流源陣列的開(kāi)關(guān)序列的生成方法，其特征在于，該方法包括步驟51.初始化待驅(qū)動(dòng)的對(duì)稱電流源陣列中的選定區(qū)域內(nèi)已分配開(kāi)關(guān)序列號(hào)的電流源數(shù) M、以及所述M個(gè)已分配開(kāi)關(guān)序列號(hào)的電流源的誤差總和INL_d均為0，并計(jì)算出二次誤差分布下每個(gè)電流源的誤差；52.更新所述M以及INL_d，將未分配開(kāi)關(guān)序號(hào)的電流源按誤差從大到小依次排序?yàn)橄蛄縑ECTOR，即Ia1, a2, ，...，aN_M}，N為所述選定區(qū)域內(nèi)的電流源總數(shù)；53.從所述向量VECTOR中選擇多個(gè)電流源組成一個(gè)部分序列Ap= {akl,ak2,... , akp}， 使所述序列Ap滿足設(shè)定條件；54.根據(jù)當(dāng)前的INL_d，為步驟S3所選擇的所述序列Ap中的電流源分配開(kāi)關(guān)序列號(hào)。
2.如權(quán)利要求1所述的方法，其特征在于，所述選定區(qū)域內(nèi)只包括每組對(duì)稱電流源中的一個(gè)電流源。
3.如權(quán)利要求1所述的方法，其特征在于，在步驟S3中，所述設(shè)定條件為
4.如權(quán)利要求3所述的方法，其特征在于，步驟S4進(jìn)一步包括S4. 1將電流源￡ikl，Eik2，. . .，akp分別賦予開(kāi)關(guān)序列號(hào)M+l，M+2，. . .，M+p ；S4. 2若存在未分配開(kāi)關(guān)序列號(hào)的電流源，則執(zhí)行步驟S4. 3，否則流程結(jié)束；S4. 3若INL_d ^ 0，則從所述向量VECTOR中選擇不在Ap中的電流誤差值最小的電流源，并賦予其開(kāi)關(guān)序列號(hào)M+p+1，繼續(xù)執(zhí)行步驟S4. 4，否則，從所述向量VECTOR中選擇不在 Ap中的電流誤差值最大的電流源，并賦予其開(kāi)關(guān)序列號(hào)M+p+1，繼續(xù)執(zhí)行步驟S4. 4 ；S4. 4若存在未分配開(kāi)關(guān)序列號(hào)的電流源，則執(zhí)行步驟S4. 5，否則流程結(jié)束；S4. 5若INL_d ^ 0，則從所述向量VECTOR中選擇不在Ap中的電流誤差值最大的電流源，并賦予其開(kāi)關(guān)序列號(hào)M+p+2，繼續(xù)執(zhí)行步驟S4. 6，否則，從所述向量VECTOR中選擇不在 Ap中的電流誤差值最小的電流源，并賦予其開(kāi)關(guān)序列號(hào)M+p+2，繼續(xù)執(zhí)行步驟S4.6 ；S4. 6若存在未分配的開(kāi)關(guān)序列號(hào)的電流源，則返回執(zhí)行步驟S2，否則，流程結(jié)束。
5.一種開(kāi)關(guān)序列生成裝置，其特征在于，該裝置使用權(quán)利要求1-4任一項(xiàng)所述的方法生成開(kāi)關(guān)序列。
6.一種電流型數(shù)模轉(zhuǎn)換器，包括開(kāi)關(guān)模塊，其特征在于，所述開(kāi)關(guān)模塊為權(quán)利要求5所述的開(kāi)關(guān)序列生成裝置。
7.如權(quán)利要求6所述的電流型數(shù)模轉(zhuǎn)換器，其特征在于，該裝置還包括與所述開(kāi)關(guān)模塊相連的對(duì)稱電流源陣列，所述對(duì)稱電流源陣列的電流源由PMOS晶體管或NMOS晶體管構(gòu)成。
全文摘要
本發(fā)明公開(kāi)了一種對(duì)稱電流源陣列的開(kāi)關(guān)序列的生成方法、裝置及其應(yīng)用，涉及電流型DAC技術(shù)領(lǐng)域。包括步驟S1.初始化待驅(qū)動(dòng)對(duì)稱電流源陣列中的選定區(qū)域內(nèi)已分配開(kāi)關(guān)序列號(hào)的電流源數(shù)M、以及該M個(gè)電流源的誤差總和INL_d均為0，計(jì)算二次誤差分布下每個(gè)電流源的誤差；S2.更新M及INL_d，將未分配開(kāi)關(guān)序號(hào)的電流源排序?yàn)橄蛄縑ECTOR；S3.從VECTOR中選擇多個(gè)電流源組成一個(gè)部分序列Ap＝{ak1，ak2，...，akp}；S4.根據(jù)當(dāng)前INL_d，為Ap中的電流源分配開(kāi)關(guān)序列。本發(fā)明的方法、裝置及其應(yīng)用，可以使得電流誤差的積累小于當(dāng)前的各種開(kāi)關(guān)序列，從而提高相應(yīng)的電流型DAC的精度。
文檔編號(hào)H03M1/06GK102522988SQ20111045629
公開(kāi)日2012年6月27日 申請(qǐng)日期2011年12月30日 優(yōu)先權(quán)日2011年12月30日
發(fā)明者喬飛, 劉偉航, 李學(xué)清, 楊華中, 魏琦 申請(qǐng)人:清華大學(xué)