專利名稱：一種小分頻系數(shù)的多相多模分頻電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種分頻電路，特別設(shè)計(jì)一種小分頻系數(shù)的多相多模分頻電路。
背景技術(shù)：
時(shí)鐘展頻技術(shù)是一種降低系統(tǒng)EMI (電磁干擾)的重要方式，目前通常采用的分頻電路的分頻系數(shù)較高，從幾十到幾千不等。在TFT-LCD (薄膜晶體管-液晶顯示屏)顯示系統(tǒng)也要求低的系統(tǒng)EMI，除采用過系統(tǒng)設(shè)計(jì)的方式外，利用TFT-LCD顯示系統(tǒng)中有展頻功能的時(shí)序控制器(TCON)芯片也是一種重要解決方案。但是在這個(gè)應(yīng)用系統(tǒng)中，時(shí)鐘倍頻系統(tǒng)的分頻系數(shù)很低是一個(gè)特殊的系統(tǒng)要求，這給帶展頻功能的時(shí)鐘倍頻系統(tǒng)提出新的要求。 對(duì)于時(shí)鐘倍頻系統(tǒng)，要求其中的分頻電路滿足以下兩個(gè)要求一是分頻電路必須能動(dòng)態(tài)地在3種分頻比中切換，而且對(duì)切換信號(hào)的時(shí)序不敏感；二是分頻電路的工作頻率盡量高，所以分頻電路的結(jié)構(gòu)應(yīng)該盡量簡(jiǎn)單，反饋路徑盡量短。

發(fā)明內(nèi)容
為了解決現(xiàn)有技術(shù)的上述問題，本發(fā)明的目的是提供一種小分頻系數(shù)的多相多模分頻電路，以使分頻電路能動(dòng)態(tài)地在3種分頻比中切換，而且對(duì)切換信號(hào)的時(shí)序不敏感。為了實(shí)現(xiàn)上述目的，本發(fā)明提供了一種小分頻系數(shù)的多相多模分頻電路，所述多相多模分頻電路包括兩個(gè)控制端和四個(gè)D觸發(fā)器，其中，第三個(gè)D觸發(fā)器和第四個(gè)D觸發(fā)器的輸出信號(hào)的“與非”邏輯信號(hào)作為第一個(gè)D觸發(fā)器的輸入信號(hào)；第一個(gè)控制端的控制信號(hào)和所述第三個(gè)D觸發(fā)器的輸出信號(hào)的“與非”邏輯信號(hào)與所述第一個(gè)D觸發(fā)器的輸出信號(hào)的邏輯與作為第二個(gè)D觸發(fā)器的輸入信號(hào)；所述第二個(gè)D觸發(fā)器的輸出信號(hào)作為所述第三個(gè)D觸發(fā)器的輸入信號(hào)；所述第三個(gè)D觸發(fā)器的輸出信號(hào)的邏輯非和第二個(gè)控制端的控制信號(hào)的“與非” 邏輯信號(hào)作為所述第四個(gè)D觸發(fā)器的輸入信號(hào)；所述第一個(gè)D觸發(fā)器的輸出信號(hào)作為所述多相多模分頻電路的輸出信號(hào)。作為優(yōu)選，所述第三個(gè)D觸發(fā)器和第四個(gè)D觸發(fā)器的輸出端連接第一個(gè)與非門的兩個(gè)輸入端，該第一個(gè)與非門的輸出端連接所述第一個(gè)D觸發(fā)器的輸入端；所述第三個(gè)D觸發(fā)器的輸出端和所述第一個(gè)控制端連接第二個(gè)與非門的兩個(gè)輸入端，該第二個(gè)與非門的輸出端和所述第一個(gè)D觸發(fā)器的輸出端連接一個(gè)與門的兩個(gè)輸入端，該與門的輸出端連接所述第二個(gè)D觸發(fā)器的輸入端；所述第二個(gè)D觸發(fā)器的輸出端連接所述第三個(gè)D觸發(fā)器的輸入端；所述第三個(gè)D觸發(fā)器的輸出端連接一個(gè)反相器的輸入端，該反相器的輸出端和所述第二個(gè)控制端連接第三個(gè)與非門的兩個(gè)輸入端，該第三個(gè)與非門的輸出端連接所述第四個(gè) D觸發(fā)器的輸入端。 作為優(yōu)選，所述與門集成在所述第二個(gè)D觸發(fā)器中。 作為優(yōu)選，當(dāng)所述第一個(gè)控制端的控制信號(hào)是0時(shí)，所述第二個(gè)控制端的控制信是0或1 ；當(dāng)所述第一個(gè)控制端的控制信號(hào)是1時(shí)，所述第二個(gè)控制端的控制信是0。與現(xiàn)有技術(shù)相比，本發(fā)明具有以下有益效果本發(fā)明提供的小分頻系數(shù)的多相多模分頻電路能夠動(dòng)態(tài)地在除5/除6/和除7這3種分頻比中切換，而且對(duì)切換控制信號(hào)的時(shí)序不敏感；通過對(duì)電路具體實(shí)現(xiàn)方式的改進(jìn)，使得分頻電路的結(jié)構(gòu)簡(jiǎn)單，反饋路徑短，提高分頻電路的工作頻率。


圖1為本發(fā)明的多相多模分頻電路的結(jié)構(gòu)示意圖。圖2為圖1所示的多相多模分頻電路當(dāng)kl = 0，k2 = 0時(shí)的結(jié)構(gòu)示意圖。圖3為圖1所示的多相多模分頻電路當(dāng)kl = 0，k2 = 1時(shí)的結(jié)構(gòu)示意圖。圖4為圖1所示的多相多模分頻電路當(dāng)k2 = 0時(shí)的結(jié)構(gòu)示意圖。圖5為圖1所示的多相多模分頻電路中與門和第二個(gè)D觸發(fā)器的一種實(shí)現(xiàn)方式。圖6為圖1所示的多相多模分頻電路中與門和第二個(gè)D觸發(fā)器的另一種實(shí)現(xiàn)方式。
具體實(shí)施例方式下面結(jié)合附圖對(duì)本發(fā)明的具體實(shí)施例進(jìn)行詳細(xì)說明。實(shí)施例一圖1為本發(fā)明的多相多模分頻電路的結(jié)構(gòu)示意圖。如圖1所示，本發(fā)明的多相多模分頻電路包括兩個(gè)控制端和四個(gè)D觸發(fā)器，其中，第三個(gè)D觸發(fā)器D3和第四個(gè)D觸發(fā)器D4的輸出信號(hào)Q3、Q4的“與非”邏輯信號(hào)作為第一個(gè)D觸發(fā)器Dl的輸入信號(hào)；第一個(gè)控制端的控制信號(hào)kl和第三個(gè)D觸發(fā)器D3的輸出信號(hào)Q3的“與非”邏輯信號(hào)與第一個(gè)D觸發(fā)器Dl的輸出信號(hào)Ql的邏輯與作為第二個(gè)D觸發(fā)器D2的輸入信號(hào)；第二個(gè)D觸發(fā)器D2的輸出信號(hào)Q2作為第三個(gè)D觸發(fā)器D3的輸入信號(hào)；第三個(gè)D觸發(fā)器D3的輸出信號(hào)Q3的邏輯非和第二個(gè)控制端的控制信號(hào)k2的“與非”邏輯信號(hào)作為第四個(gè)D觸發(fā)器D4的輸入信號(hào)；第一個(gè)D觸發(fā)器Dl的輸出信號(hào)Ql作為所述多相多模分頻電路的輸出信號(hào)Out。在本實(shí)施例中，第三個(gè)D觸發(fā)器D3和第四個(gè)D觸發(fā)器D4的輸出端連接第一個(gè)與非門的兩個(gè)輸入端，該第一個(gè)與非門的輸出端連接第一個(gè)D觸發(fā)器Dl的輸入端；第三個(gè)D觸發(fā)器D3的輸出端和第一個(gè)控制端連接第二個(gè)與非門的兩個(gè)輸入端，該第二個(gè)與非門的輸出端和第一個(gè)D觸發(fā)器Dl的輸出端連接一個(gè)與門的兩個(gè)輸入端，該與門的輸出端連接第二個(gè)D觸發(fā)器D2的輸入端；第二個(gè)D觸發(fā)器D2的輸出端連接第三個(gè)D觸發(fā)器D3的輸入端； 第三個(gè)D觸發(fā)器D3的輸出端連接一個(gè)反相器的輸入端，該反相器的輸出端和第二個(gè)控制端連接第三個(gè)與非門的兩個(gè)輸入端，該第三個(gè)與非門的輸出端連接第四個(gè)D觸發(fā)器D4的輸入端。圖2為圖1所示的多相多模分頻電路當(dāng)kl = 0，k2 = 0時(shí)的結(jié)構(gòu)示意圖。如圖2 所示，當(dāng)kl = 0，k2 = 0時(shí)，本發(fā)明的多相多模分頻電路能夠?qū)崿F(xiàn)除6的功能，其中第四個(gè) D觸發(fā)器D4的輸出信號(hào)Q4恒等于1，另外三個(gè)D觸發(fā)器的輸出信號(hào)Ql、Q2、Q3的變換過程
4為
權(quán)利要求
1.一種小分頻系數(shù)的多相多模分頻電路，其特征在于，所述多相多模分頻電路包括兩個(gè)控制端和四個(gè)D觸發(fā)器，其中，第三個(gè)D觸發(fā)器和第四個(gè)D觸發(fā)器的輸出信號(hào)的“與非”邏輯信號(hào)作為第一個(gè)D觸發(fā)器的輸入信號(hào)；第一個(gè)控制端的控制信號(hào)和所述第三個(gè)D觸發(fā)器的輸出信號(hào)的“與非”邏輯信號(hào)與所述第一個(gè)D觸發(fā)器的輸出信號(hào)的邏輯與作為第二個(gè)D觸發(fā)器的輸入信號(hào)；所述第二個(gè)D觸發(fā)器的輸出信號(hào)作為所述第三個(gè)D觸發(fā)器的輸入信號(hào)；所述第三個(gè)D觸發(fā)器的輸出信號(hào)的邏輯非和第二個(gè)控制端的控制信號(hào)的“與非”邏輯信號(hào)作為所述第四個(gè)D觸發(fā)器的輸入信號(hào)；所述第一個(gè)D觸發(fā)器的輸出信號(hào)作為所述多相多模分頻電路的輸出信號(hào)。
2.根據(jù)權(quán)利要求1所述的多相多模分頻電路，其特征在于，所述第三個(gè)D觸發(fā)器和第四個(gè)D觸發(fā)器的輸出端連接第一個(gè)與非門的兩個(gè)輸入端，該第一個(gè)與非門的輸出端連接所述第一個(gè)D觸發(fā)器的輸入端；所述第三個(gè)D觸發(fā)器的輸出端和所述第一個(gè)控制端連接第二個(gè)與非門的兩個(gè)輸入端，該第二個(gè)與非門的輸出端和所述第一個(gè)D觸發(fā)器的輸出端連接一個(gè)與門的兩個(gè)輸入端，該與門的輸出端連接所述第二個(gè)D觸發(fā)器的輸入端；所述第二個(gè)D觸發(fā)器的輸出端連接所述第三個(gè)D觸發(fā)器的輸入端；所述第三個(gè)D觸發(fā)器的輸出端連接一個(gè)反相器的輸入端，該反相器的輸出端和所述第二個(gè)控制端連接第三個(gè)與非門的兩個(gè)輸入端， 該第三個(gè)與非門的輸出端連接所述第四個(gè)D觸發(fā)器的輸入端。
3.根據(jù)權(quán)利要求1所述的多相多模分頻電路，其特征在于，所述與門集成在所述第二個(gè)D觸發(fā)器中。
4.根據(jù)權(quán)利要求1至3之一所述的多相多模分頻電路，其特征在于，當(dāng)所述第一個(gè)控制端的控制信號(hào)是0時(shí)，所述第二個(gè)控制端的控制信是0或1 ；當(dāng)所述第一個(gè)控制端的控制信號(hào)是1時(shí)，所述第二個(gè)控制端的控制信是0。
全文摘要
本發(fā)明公開了一種小分頻系數(shù)的多相多模分頻電路，包括兩個(gè)控制端和四個(gè)D觸發(fā)器，其中，第三個(gè)D觸發(fā)器和第四個(gè)D觸發(fā)器的輸出信號(hào)的“與非”邏輯信號(hào)作為第一個(gè)D觸發(fā)器的輸入信號(hào)；第一個(gè)控制端的控制信號(hào)和所述第三個(gè)D觸發(fā)器的輸出信號(hào)的“與非”邏輯信號(hào)與所述第一個(gè)D觸發(fā)器的輸出信號(hào)的邏輯與作為第二個(gè)D觸發(fā)器的輸入信號(hào)；所述第二個(gè)D觸發(fā)器的輸出信號(hào)作為所述第三個(gè)D觸發(fā)器的輸入信號(hào)；所述第三個(gè)D觸發(fā)器的輸出信號(hào)的邏輯非和第二個(gè)控制端的控制信號(hào)的“與非”邏輯信號(hào)作為所述第四個(gè)D觸發(fā)器的輸入信號(hào)；所述第一個(gè)D觸發(fā)器的輸出信號(hào)作為所述多相多模分頻電路的輸出信號(hào)。
文檔編號(hào)H03K23/66GK102427363SQ20111044080
公開日2012年4月25日 申請(qǐng)日期2011年12月23日 優(yōu)先權(quán)日2011年12月23日
發(fā)明者覃正才 申請(qǐng)人:上海貝嶺股份有限公司