專利名稱：一種小分頻系數(shù)的多相多模分頻電路的制作方法
技術(shù)領(lǐng)域：
本實用新型涉及一種分頻電路，特別設(shè)計一種小分頻系數(shù)的多相多模分頻電路。
背景技術(shù)：
時鐘展頻技術(shù)是一種降低系統(tǒng)EMI (電磁干擾)的重要方式，目前通常采用的分頻電路的分頻系數(shù)較高，從幾十到幾千不等。在TFT-LCD (薄膜晶體管-液晶顯示屏)顯示系統(tǒng)也要求低的系統(tǒng)EMI，除采用過系統(tǒng)設(shè)計的方式外，利用TFT-LCD顯示系統(tǒng)中有展頻功能的時序控制器(TCON)芯片也是一種重要解決方案。但是在這個應(yīng)用系統(tǒng)中，時鐘倍頻系統(tǒng)的分頻系數(shù)很低是一個特殊的系統(tǒng)要求，這給帶展頻功能的時鐘倍頻系統(tǒng)提出新的要求。對于時鐘倍頻系統(tǒng)，要求其中的分頻電路滿足以下兩個要求一是分頻電路必須能動態(tài)地在3種分頻比中切換，而且對切換信號的時序不敏感；二是分頻電路的工作頻率盡量高，所 以分頻電路的結(jié)構(gòu)應(yīng)該盡量簡單，反饋路徑盡量短。

實用新型內(nèi)容為了解決現(xiàn)有技術(shù)的上述問題，本實用新型的目的是提供一種小分頻系數(shù)的多相多模分頻電路，以使分頻電路能動態(tài)地在3種分頻比中切換，而且對切換信號的時序不敏感。為了實現(xiàn)上述目的，本實用新型提供了一種小分頻系數(shù)的多相多模分頻電路，所述多相多模分頻電路包括兩個控制端和四個D觸發(fā)器，其中，第三個D觸發(fā)器和第四個D觸發(fā)器的輸出信號的“與非”邏輯信號作為第一個D觸發(fā)器的輸入信號；第一個控制端的控制信號和所述第三個D觸發(fā)器的輸出信號的“與非”邏輯信號與所述第一個D觸發(fā)器的輸出信號的邏輯與作為第二個D觸發(fā)器的輸入信號；所述第二個D觸發(fā)器的輸出信號作為所述第三個D觸發(fā)器的輸入信號；所述第三個D觸發(fā)器的輸出信號的邏輯非和第二個控制端的控制信號的“與非”邏輯信號作為所述第四個D觸發(fā)器的輸入信號；所述第一個D觸發(fā)器的輸出信號作為所述多相多模分頻電路的輸出信號。作為優(yōu)選，所述第三個D觸發(fā)器和第四個D觸發(fā)器的輸出端連接第一個與非門的兩個輸入端，該第一個與非門的輸出端連接所述第一個D觸發(fā)器的輸入端；所述第三個D觸發(fā)器的輸出端和所述第一個控制端連接第二個與非門的兩個輸入端，該第二個與非門的輸出端和所述第一個D觸發(fā)器的輸出端連接一個與門的兩個輸入端，該與門的輸出端連接所述第二個D觸發(fā)器的輸入端；所述第二個D觸發(fā)器的輸出端連接所述第三個D觸發(fā)器的輸入端；所述第三個D觸發(fā)器的輸出端連接一個反相器的輸入端，該反相器的輸出端和所述第二個控制端連接第三個與非門的兩個輸入端，該第三個與非門的輸出端連接所述第四個D觸發(fā)器的輸入端。 作為優(yōu)選，所述與門集成在所述第二個D觸發(fā)器中。[0012]作為優(yōu)選，當(dāng)所述第一個控制端的控制信號是0時，所述第二個控制端的控制信號是0或I ;當(dāng)所述第一個控制端的控制信號是I時，所述第二個控制端的控制信號是O。與現(xiàn)有技術(shù)相比，本實用新型具有以下有益效果本實用新型提供的小分頻系數(shù)的多相多模分頻電路能夠動態(tài)地在除5/除6/和除7這3種分頻比中切換，而且對切換控制信號的時序不敏感；通過對電路具體實現(xiàn)方式的改進(jìn)，使得分頻電路的結(jié)構(gòu)簡單，反饋路徑短，提高分頻電路的工作頻率。

圖I為本實用新型的多相多模分頻電路的結(jié)構(gòu)示意圖。圖2為圖I所示的多相多模分頻電路當(dāng)kl=0，k2=0時的結(jié)構(gòu)示意圖。圖3為圖I所示的多相多模分頻電路當(dāng)kl=0，k2=l時的結(jié)構(gòu)示意圖。圖4為圖I所示的多相多模分頻電路當(dāng)k2=0時的結(jié)構(gòu)示意圖。圖5為圖I所示的多相多模分頻電路中與門和第二個D觸發(fā)器的一種實現(xiàn)方式。圖6為圖I所示的多相多模分頻電路中與門和第二個D觸發(fā)器的另一種實現(xiàn)方式。
具體實施方式
以下結(jié)合附圖對本實用新型的具體實施例進(jìn)行詳細(xì)說明。實施例一圖I為本實用新型的多相多模分頻電路的結(jié)構(gòu)示意圖。如圖I所示，本實用新型的多相多模分頻電路包括兩個控制端和四個D觸發(fā)器，其中，第三個D觸發(fā)器D3和第四個D觸發(fā)器D4的輸出信號Q3、Q4的“與非”邏輯信號作為第一個D觸發(fā)器Dl的輸入信號；第一個控制端的控制信號kl和第三個D觸發(fā)器D3的輸出信號Q3的“與非”邏輯信號與第一個D觸發(fā)器Dl的輸出信號Ql的邏輯與作為第二個D觸發(fā)器D2的輸入信號；第二個D觸發(fā)器D2的輸出信號Q2作為第三個D觸發(fā)器D3的輸入信號；第三個D觸發(fā)器D3的輸出信號Q3的邏輯非和第二個控制端的控制信號k2的“與非”邏輯信號作為第四個D觸發(fā)器D4的輸入信號；第一個D觸發(fā)器Dl的輸出信號Ql作為所述多相多模分頻電路的輸出信號Out。在本實施例中，第三個D觸發(fā)器D3和第四個D觸發(fā)器D4的輸出端連接第一個與非門的兩個輸入端，該第一個與非門的輸出端連接第一個D觸發(fā)器Dl的輸入端；第三個D觸發(fā)器D3的輸出端和第一個控制端連接第二個與非門的兩個輸入端，該第二個與非門的輸出端和第一個D觸發(fā)器Dl的輸出端連接一個與門的兩個輸入端,該與門的輸出端連接第二個D觸發(fā)器D2的輸入端；第二個D觸發(fā)器D2的輸出端連接第三個D觸發(fā)器D3的輸入端；第三個D觸發(fā)器D3的輸出端連接一個反相器的輸入端,該反相器的輸出端和第二個控制端連接第三個與非門的兩個輸入端，該第三個與非門的輸出端連接第四個D觸發(fā)器D4的輸入端。圖2為圖I所示的多相多模分頻電路當(dāng)kl=0,k2=0時的結(jié)構(gòu)示意圖。如圖2所示，當(dāng)kl=0,k2=0時,本實用新型的多相多模分頻電路能夠?qū)崿F(xiàn)除6的功能,其中第四個D觸發(fā)器D4的輸出信號Q4恒等于1，另外三個D觸發(fā)器的輸出信號Ql、Q2、Q3的變換過程為
Qi Q2 Q3狀態(tài)號
000I
1002
1I03
I II4 0 II5 0 0I6
0 0 0 I0圖3為圖I所示的多相多模分頻電路當(dāng)kl=0，k2=l時的結(jié)構(gòu)示意圖。如圖3所示，當(dāng)kl=0, k2=l時,本實用新型的多相多模分頻電路能夠?qū)崿F(xiàn)除7的功能，四個D觸發(fā)器的輸出信號Ql、Q2、Q3、Q4的變換過程為
Ql Q2 Q3 Q4狀態(tài)號
00 0 0
I0 0 0I 110 02
III 03 11 114 0 1115
00 116
00 0 17
10 0 0 U圖4為圖I所示的多相多模分頻電路當(dāng)k2=0時的結(jié)構(gòu)示意圖。如圖4所示，當(dāng)k2=0時，通過調(diào)節(jié)kl，可以分別實現(xiàn)除5和除6的功能；當(dāng)kl=0時，其電路結(jié)構(gòu)與圖2中的電路結(jié)構(gòu)完全相同，能夠?qū)崿F(xiàn)除6的功能；ikl=l時，可以實現(xiàn)除5的功能，其中第四個D觸發(fā)器D4的輸出信號Q4恒等于1，另外三個D觸發(fā)器的輸出信號Ql、Q2、Q3的變換過程
為Ql Q2 Q3狀態(tài)號
000I
10 0 2
1103
1114 0 0 I 5
0 0 0 I0通過上述分析可以看出，當(dāng)所述第一個控制端的控制信號kl是0時，所述第二個控制端的控制信號k2是0或I ;當(dāng)所述第一個控制端的控制信號kl是I時，所述第二個控 制端的控制信號k2是O。通過設(shè)置兩個控制端的控制信號，得到不同的分頻比，如果分頻比的設(shè)定固定不變，本實施例提供的多相多模分頻電路能夠正確工作。下面分析一下，當(dāng)分頻比動態(tài)變化時，本實施例提供的多相多模分頻電路在切換的前后是否能夠正常工作。表I列出了本實施例提供的多相多模分頻電路中各個D觸發(fā)器的輸出信號的變換情況，下面通過表I所列出的各個D觸發(fā)器的輸出信號的變換情況來分析。表I
除5模式除6模式除I模式
Ql Q2 Q3 Q4 狀態(tài) U Ql Q2 Q3 Q4 狀態(tài) U Ql Q2 Q3 Q4 狀態(tài) U
00 0 1I0 0 0 1I0 0 0 1I
10 0 121 0 0 121000 2 110 13110 13110 0 3 11114111141110 4 0 0 1 150 1 1 15IlIl5 0 0 0 1IOOil6OllI6
00 0 1 I 0 0 11 I
00 0 1 I以第一個D觸發(fā)器的輸出信號Ql的上升沿作為一個分頻周期的起始，所以2號狀態(tài)(狀態(tài)號=2)是分頻周期的第一個節(jié)拍，對于除5/除6/除7這3個模式都是如此。首先比較除5和除6兩個模式。這兩個模式的第一拍，第二拍和第三拍(即狀態(tài)號=2，3，4)各個D觸發(fā)器的輸出信號的情況完全一致。因此，只要在第三拍(即狀態(tài)號=4)結(jié)束以前，確定好除5/除6的控制信號，即確定好kl和k2的值，就能實現(xiàn)正確的除5和除6兩個模式下的分頻。換句話說，除5/除6的控制信號的有效時間是從第四拍開始到當(dāng)前分頻周期結(jié)束，并且在有效時間內(nèi)要保持不變。然后比較除6和除7兩個模式。這兩個模式的第一拍，第二拍和第三拍(即狀態(tài)號=2，3，4)除了 Q4以外，另外三個D觸發(fā)器的輸出信號Q1、Q2和Q3均相同。其中，在第一拍和第二拍(即狀態(tài)號=2，3)，由于第三個D觸發(fā)器D3的輸出信號Q3等于0，所以第四個D觸發(fā)器D4的輸出信號Q4的值無論是0還是I，不影響第一個D觸發(fā)器Dl的輸入信號，第一個D觸發(fā)器Dl的輸入信號恒等于I。因此，只要在第二拍(即狀態(tài)號=3)結(jié)束以前，確定好除6/除7的控制信號，即確定好kl和k2的值，就能實現(xiàn)正確的除6和除7兩個模式下的分頻。換句話說，除6/除7的控制信號的有效時間是從第三拍開始到當(dāng)前分頻周期結(jié)束，并且在有效時間內(nèi)要保持不變。除5和除7兩個模式的情況與之相同。綜上所述,本實施例提供的多相多模分頻電路在滿足以下條件時,能正確響應(yīng)動態(tài)分頻比，在切換的前后能夠正常工作I)所述多相多模分頻電路的輸出是第一個D觸發(fā)器Dl的輸出信號Ql的上升沿；2)從所述多相多模分頻電路開始輸出的2個節(jié)拍內(nèi)，兩個控制端的控制信號kl和k2要準(zhǔn)備好。圖5為圖I所示的多相多模分頻電路中與門和第二個D觸發(fā)器D2的一種實現(xiàn)方式。如圖5所示，所述與門的兩個輸入端的輸入信號分別為A和B，在這種實現(xiàn)方式中，與門和第二個D觸發(fā)器D2都采用常規(guī)方式實現(xiàn)，信號A和信號B先通過所述與門進(jìn)行邏輯與，然后再送入第二個D觸發(fā)器D2進(jìn)行采樣。實施例二 本實施例提供的多相多模分頻電路的結(jié)構(gòu)與實施例一的多相多模分頻電路的結(jié)構(gòu)類似，其區(qū)別僅在于對圖I所示的多相多模分頻電路中的與門和第二個D觸發(fā)器D2的具體實現(xiàn)方式進(jìn)行了改進(jìn)。實施例二提供的多相多模分頻電路也包括兩個控制端和四個D觸發(fā)器，其中，與門集成在第二個D觸發(fā)器D2中，這使得第二個D觸發(fā)器的輸入端即是“與邏輯”，并且這個“與”邏輯與單一的“D”端輸入相比，都只有I級，沒有額外的傳播延時；第三個D觸發(fā)器D3和第四個D觸發(fā)器D4的輸出信號的“與非”邏輯信號作為第一個D觸發(fā)器Dl的輸入信號；第一個控制端的控制信號kl和所述第三個D觸發(fā)器D3的輸出信號的“與非”邏輯信號與所述第一個D觸發(fā)器Dl的輸出信號作為所述第二個D觸發(fā)器D2的輸入信號；所述第二個D觸發(fā)器D2的輸出信號作為所述第三個D觸發(fā)器D3的輸入信號；所述第三個D觸發(fā)器D3的輸出信號的邏輯非和第二個控制端的控制信號的“與非”邏輯信號作為第所述第四個D觸發(fā)器D4的輸入信號；所述第一個D觸發(fā)器Dl的輸出信號作為所述多相多模分頻電路的輸出信號。圖6為圖I所示的多相多模分頻電路中與門和第二個D觸發(fā)器D2的另一種實現(xiàn)方式。如圖6所示，所述與門的兩個輸入端的輸入信號分別為A和B，在這種實現(xiàn)方式中，對與門和第二個D觸發(fā)器D2的具體的電路結(jié)構(gòu)進(jìn)行了優(yōu)化，將第二個D觸發(fā)器D2的輸入端改造成了一個“與”邏輯。并且這個“與”邏輯與單一的“D”端輸入相比，都只有I級，沒有額外的傳播延時，與實施例一中的實現(xiàn)方式相比，本實施例中的實現(xiàn)方式的傳播延時要少兩級。以上實施例僅為本實用新型的示例性實施例，不用于限制本實用新型，本實用新型的保護(hù)范圍由權(quán)利要求書限定。本領(lǐng)域技術(shù)人員可以在本實用新型的實質(zhì)和保護(hù)范圍內(nèi)，對本實用新型做出各種修改或等同替換，這種修改或等同替換也應(yīng)視為落在本實用新型的保護(hù)范圍內(nèi)。
權(quán)利要求1.一種小分頻系數(shù)的多相多模分頻電路，其特征在于，所述多相多模分頻電路包括兩個控制端和四個D觸發(fā)器，其中， 第三個D觸發(fā)器和第四個D觸發(fā)器的輸出信號的“與非”邏輯信號作為第一個D觸發(fā)器的輸入信號； 第一個控制端的控制信號和所述第三個D觸發(fā)器的輸出信號的“與非”邏輯信號與所述第一個D觸發(fā)器的輸出信號的邏輯與作為第二個D觸發(fā)器的輸入信號； 所述第二個D觸發(fā)器的輸出信號作為所述第三個D觸發(fā)器的輸入信號； 所述第三個D觸發(fā)器的輸出信號的邏輯非和第二個控制端的控制信號的“與非”邏輯信號作為所述第四個D觸發(fā)器的輸入信號； 所述第一個D觸發(fā)器的輸出信號作為所述多相多模分頻電路的輸出信號。
2.根據(jù)權(quán)利要求I所述的多相多模分頻電路，其特征在于，所述第三個D觸發(fā)器和第四個D觸發(fā)器的輸出端連接第一個與非門的兩個輸入端，該第一個與非門的輸出端連接所述第一個D觸發(fā)器的輸入端；所述第三個D觸發(fā)器的輸出端和所述第一個控制端連接第二個與非門的兩個輸入端，該第二個與非門的輸出端和所述第一個D觸發(fā)器的輸出端連接一個與門的兩個輸入端，該與門的輸出端連接所述第二個D觸發(fā)器的輸入端；所述第二個D觸發(fā)器的輸出端連接所述第三個D觸發(fā)器的輸入端；所述第三個D觸發(fā)器的輸出端連接一個反相器的輸入端，該反相器的輸出端和所述第二個控制端連接第三個與非門的兩個輸入端，該第三個與非門的輸出端連接所述第四個D觸發(fā)器的輸入端。
3.根據(jù)權(quán)利要求2所述的多相多模分頻電路，其特征在于，所述與門集成在所述第二個D觸發(fā)器中。
4.根據(jù)權(quán)利要求I至3之一所述的多相多模分頻電路，其特征在于，當(dāng)所述第一個控制端的控制信號是O時，所述第二個控制端的控制信號是O或I ;當(dāng)所述第一個控制端的控制信號是I時，所述第二個控制端的控制信號是O。
專利摘要本實用新型公開了一種小分頻系數(shù)的多相多模分頻電路，包括兩個控制端和四個D觸發(fā)器，其中，第三個D觸發(fā)器和第四個D觸發(fā)器的輸出信號的“與非”邏輯信號作為第一個D觸發(fā)器的輸入信號；第一個控制端的控制信號和所述第三個D觸發(fā)器的輸出信號的“與非”邏輯信號與所述第一個D觸發(fā)器的輸出信號的邏輯與作為第二個D觸發(fā)器的輸入信號；所述第二個D觸發(fā)器的輸出信號作為所述第三個D觸發(fā)器的輸入信號；所述第三個D觸發(fā)器的輸出信號的邏輯非和第二個控制端的控制信號的“與非”邏輯信號作為所述第四個D觸發(fā)器的輸入信號；所述第一個D觸發(fā)器的輸出信號作為所述多相多模分頻電路的輸出信號。
文檔編號H03K23/66GK202503497SQ201120550550
公開日2012年10月24日 申請日期2011年12月23日 優(yōu)先權(quán)日2011年12月23日
發(fā)明者覃正才 申請人:上海貝嶺股份有限公司