專(zhuān)利名稱(chēng)：A/d數(shù)據(jù)采集接口電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種A/D數(shù)據(jù)采集接口電路。
背景技術(shù)：
在FPGA系統(tǒng)中，實(shí)現(xiàn)對(duì)外部A/D數(shù)據(jù)采集電路的控制接口邏輯，由于其邏輯功能不是很復(fù)雜，因此可采用自定義的方式，采用將NIOS處理器作為一個(gè)主控制器，通過(guò)編寫(xiě)程序來(lái)控制數(shù)據(jù)轉(zhuǎn)換電路，由于NIOS處理器的工作頻率相對(duì)于外部設(shè)備來(lái)說(shuō)要高出許多，造成(PU資源極大的浪費(fèi)。

發(fā)明內(nèi)容
本發(fā)明所解決的技術(shù)問(wèn)題是提供一種通過(guò)外部電路而實(shí)現(xiàn)的，容易滿足要求、又能節(jié)約資源，提高系統(tǒng)性能A/D數(shù)據(jù)采集接口電路。為解決上述的技術(shù)問(wèn)題，本發(fā)明采取的技術(shù)方案:
一種A/D數(shù)據(jù)采集接口電路，其特殊之處在于:包括數(shù)據(jù)處理電路、數(shù)據(jù)接口、數(shù)據(jù)采集控制邏輯電路、A/D轉(zhuǎn)換電路，數(shù)據(jù)處理電路通過(guò)數(shù)據(jù)接口與數(shù)據(jù)采集控制邏輯電路連接，A/D轉(zhuǎn)換電路與數(shù)據(jù)處理電路連接并且通過(guò)數(shù)據(jù)接口與AVALON總線連接。上述的A/D轉(zhuǎn)換電路采用ADC0804型號(hào)。與現(xiàn)有技術(shù)相比，本發(fā)明可以不間斷無(wú)數(shù)據(jù)丟失的進(jìn)行數(shù)據(jù)采集，CPU可以主動(dòng)的讀取數(shù)據(jù)，也可以在數(shù)據(jù)處理單元檢測(cè)到外部異常信號(hào)時(shí)被動(dòng)的獲取數(shù)據(jù)，并且CPU讀取數(shù)據(jù)的操作極其簡(jiǎn)單，運(yùn)行時(shí)只占用很少的CPU資源。


圖1為本發(fā)明的電路框圖。
具體實(shí)施例方式下面結(jié)合附圖和具體實(shí)施方式
對(duì)本發(fā)明進(jìn)行詳細(xì)說(shuō)明。參見(jiàn)圖1，本發(fā)明包括數(shù)據(jù)處理電路1、數(shù)據(jù)接口 2、數(shù)據(jù)采集控制邏輯電路3、A/D轉(zhuǎn)換電路4，數(shù)據(jù)處理電路I通過(guò)數(shù)據(jù)接口 2與數(shù)據(jù)采集控制邏輯電路3連接，A/D轉(zhuǎn)換電路4與數(shù)據(jù)處理電路I連接并且通過(guò)數(shù)據(jù)接口 2與AVALON總線連接。上述的A/D轉(zhuǎn)換電路4采用ADC0804型號(hào)。
權(quán)利要求
1.一種A/D數(shù)據(jù)采集接口電路，其特征在于:包括數(shù)據(jù)處理電路(I)、數(shù)據(jù)接口(2)、數(shù)據(jù)采集控制邏輯電路(3 )、A/D轉(zhuǎn)換電路(4 )，數(shù)據(jù)處理電路(I)通過(guò)數(shù)據(jù)接口( 2 )與數(shù)據(jù)采集控制邏輯電路(3 )連接，A/D轉(zhuǎn)換電路(4)與數(shù)據(jù)處理電路(I)連接并且通過(guò)數(shù)據(jù)接口( 2 )與AVALON總線連接。
2.根據(jù)權(quán)利要求1所述的一種A/D數(shù)據(jù)采集接口電路，其特征在于:所述的A/D轉(zhuǎn)換電路(4)采用ADC0804型號(hào)。
全文摘要
本發(fā)明涉及一種A/D數(shù)據(jù)采集接口電路。在FPGA系統(tǒng)中，實(shí)現(xiàn)對(duì)外部A/D數(shù)據(jù)采集電路的控制接口邏輯，采用將NIOS處理器作為一個(gè)主控制器，通過(guò)編寫(xiě)程序來(lái)控制數(shù)據(jù)轉(zhuǎn)換電路，由于NIOS處理器的工作頻率相對(duì)于外部設(shè)備來(lái)說(shuō)要高出許多，造成CPU資源極大的浪費(fèi)。本發(fā)明包括數(shù)據(jù)處理電路、數(shù)據(jù)接口、數(shù)據(jù)采集控制邏輯電路、A/D轉(zhuǎn)換電路，數(shù)據(jù)處理電路通過(guò)數(shù)據(jù)接口與數(shù)據(jù)采集控制邏輯電路連接，A/D轉(zhuǎn)換電路與數(shù)據(jù)處理電路連接并且通過(guò)數(shù)據(jù)接口與AVALON總線連接。本發(fā)明可以不間斷無(wú)數(shù)據(jù)丟失的進(jìn)行數(shù)據(jù)采集，CPU可以主動(dòng)的讀取數(shù)據(jù)，也可以在數(shù)據(jù)處理單元檢測(cè)到外部異常信號(hào)時(shí)被動(dòng)的獲取數(shù)據(jù)，并且CPU讀取數(shù)據(jù)的操作極其簡(jiǎn)單，運(yùn)行時(shí)只占用很少的CPU資源。
文檔編號(hào)H03K19/0175GK103166624SQ20111041825
公開(kāi)日2013年6月19日 申請(qǐng)日期2011年12月15日 優(yōu)先權(quán)日2011年12月15日
發(fā)明者張弘 申請(qǐng)人:西安廣融電氣有限公司