專利名稱：用于連續(xù)時(shí)間電路的偏移消除的制作方法
技術(shù)領(lǐng)域：
本發(fā)明通常涉及電路。更具體地，本發(fā)明涉及用于連續(xù)時(shí)間電路的偏移消除。
背景技術(shù)：
高速串行接口( “HSSI”)可以用于系統(tǒng)中裝置之間的通信。通常，希望這種系統(tǒng)中的發(fā)射器發(fā)送如下數(shù)字(二元)信號(hào)其具有兩個(gè)不同的電平，并且從這些電平中的任何一個(gè)電平到另一個(gè)電平具有良好定義(即非常陡峭)的過(guò)渡。這種陡峭過(guò)渡對(duì)于以高速度發(fā)送數(shù)據(jù)是必不可少的。將信號(hào)從發(fā)射器傳送到接收器的介質(zhì)通常對(duì)正在被發(fā)送的信號(hào)施加損耗。這些損耗通常包括減低信號(hào)幅值和減少過(guò)渡陡度(transition steepness)。為了維持準(zhǔn)確高速的數(shù)據(jù)傳輸，需要電路對(duì)這些損耗進(jìn)行補(bǔ)償。一種補(bǔ)償技術(shù)是在接收器處使用所謂的均衡。均衡電路通常是當(dāng)輸入信號(hào)到達(dá)接收器時(shí)遇見(jiàn)的第一個(gè)電路。均衡電路可以設(shè)計(jì)為對(duì)較高的頻率進(jìn)行放大，以便強(qiáng)烈且迅速地響應(yīng)在所接收到的信號(hào)中檢測(cè)到的過(guò)渡。這個(gè)強(qiáng)烈且迅速的響應(yīng)意在恢復(fù)這些過(guò)渡的原始陡度，由此使得接收器的其他電路可以正確解釋信號(hào)，即使是在該信號(hào)非常高的數(shù)據(jù)率下。非常期望改進(jìn)均衡器及其他連續(xù)時(shí)間電路，用于高速串行接口及其他應(yīng)用。

發(fā)明內(nèi)容
一個(gè)實(shí)施例涉及配置有偏移消除環(huán)路的連續(xù)時(shí)間電路。該連續(xù)時(shí)間電路包括多級(jí)放大器鏈和偏移消除環(huán)路，多級(jí)放大器鏈包括第一級(jí)放大器級(jí)和末級(jí)放大器級(jí)。偏移消除環(huán)路被配置為接收末級(jí)放大器級(jí)的輸出，并且將偏移校正電壓信號(hào)提供到第一級(jí)放大器級(jí)。第一級(jí)放大器級(jí)可以包括輸入晶體管和偏移補(bǔ)償晶體管。偏移補(bǔ)償晶體管的源極可以電連接到輸入晶體管的漏極，并且偏移補(bǔ)償晶體管的柵極上的電壓可以由偏移校正電壓信號(hào)確定?？梢允褂脝蝹€(gè)跨導(dǎo)放大器產(chǎn)生偏移校正電壓信號(hào)。偏移補(bǔ)償環(huán)路可以生成一個(gè)主極點(diǎn)和單個(gè)重要的寄生極點(diǎn)，以便具有更大的穩(wěn)定性，并且可以在較高頻率處響應(yīng)于幅值實(shí)現(xiàn)二階跌落。多級(jí)放大器鏈可以包括多級(jí)均衡器鏈。另一個(gè)實(shí)施例涉及用于連續(xù)時(shí)間電路的偏移消除的方法。連續(xù)時(shí)間輸入信號(hào)由一系列放大器級(jí)接收并放大，以便產(chǎn)生連續(xù)時(shí)間輸出信號(hào)。該連續(xù)時(shí)間輸出信號(hào)輸入到偏移消除環(huán)路，并且偏移消除環(huán)路產(chǎn)生偏移校正電壓信號(hào)。該偏移校正電壓信號(hào)被施加到放大器級(jí)的偏移補(bǔ)償晶體管的柵極。另一個(gè)實(shí)施例涉及集成電路，其包括具有多個(gè)均衡器級(jí)的級(jí)聯(lián)電路和偏移消除環(huán)路，均衡器級(jí)的級(jí)聯(lián)電路包括第一級(jí)均衡器級(jí)和末級(jí)均衡器級(jí)。第一級(jí)均衡器級(jí)被配置為接收差分輸入信號(hào)，并且末級(jí)均衡器級(jí)被配置為輸出差分輸出信號(hào)。偏移消除環(huán)路被配置為接收差分輸出信號(hào)，并且產(chǎn)生差分偏移校正電壓信號(hào)，其被施加在第一級(jí)均衡器級(jí)內(nèi)。第一級(jí)均衡器級(jí)包括至少一對(duì)輸入晶體管、一對(duì)偏移補(bǔ)償晶體管和一對(duì)電阻器。輸入晶體管的柵極被配置為接收差分輸入信號(hào)。每個(gè)偏移補(bǔ)償晶體管的源極電連接到對(duì)應(yīng)的輸入晶體管的漏極，并且施加到偏移補(bǔ)償晶體管的柵極的電壓由差分偏移校正電壓信號(hào)確定。每個(gè)所述電阻器被配置為與對(duì)應(yīng)的偏移補(bǔ)償晶體管的溝道并聯(lián)。本發(fā)明也公開(kāi)了其他實(shí)施例、方面和特征。


圖1示出用于連續(xù)時(shí)間電路的偏移消除的常規(guī)電路。圖2是描述用于將偏移消除環(huán)路信號(hào)施加到第一級(jí)均衡器級(jí)的常規(guī)技術(shù)的電路圖。圖3示出按照本發(fā)明的實(shí)施例的用于連續(xù)時(shí)間電路的偏移消除的電路。圖4是描繪按照本發(fā)明的實(shí)施例將偏移消除環(huán)路信號(hào)施加到第一級(jí)均衡器/放大器級(jí)的電路圖。圖5是提供圖1的常規(guī)偏移消除環(huán)路和按照本發(fā)明的實(shí)施例的圖3的偏移消除環(huán)路之間的比較的波特圖。圖6示出按照本發(fā)明的實(shí)施例的偏移補(bǔ)償環(huán)路的瞬態(tài)響應(yīng)。圖7比較常規(guī)偏移消除環(huán)路和按照本發(fā)明的實(shí)施例的偏移消除環(huán)路的前向增益。圖8示出按照本發(fā)明的實(shí)施例的用于消除包含一系列放大器的連續(xù)時(shí)間電路的偏移的電路。圖9是可以被配置為實(shí)現(xiàn)本發(fā)明的實(shí)施例的現(xiàn)場(chǎng)可編程門陣列(FPGA)的簡(jiǎn)化部分方框圖。圖10示出可以被配置為利用本發(fā)明的實(shí)施例的示例性數(shù)字系統(tǒng)的方框圖。
具體實(shí)施例方式為了討論的目的而非限制的目的，通常假設(shè)如下所述的級(jí)聯(lián)電路接收(和輸出) 數(shù)據(jù)信號(hào)，這些數(shù)據(jù)信號(hào)是差分信號(hào)。然而，應(yīng)該理解，在此公開(kāi)的發(fā)明的原理也可以應(yīng)用于單端信號(hào)。常規(guī)的連續(xù)時(shí)間級(jí)聯(lián)電路通常采用這樣的反饋環(huán)路，其過(guò)濾輸出偏移電壓、使其通過(guò)高增益放大器、并且將反饋電流施加到電路的第一級(jí)，從而以連續(xù)時(shí)間的方式減少偏移。圖1中示出這種具有反饋環(huán)路的常規(guī)連續(xù)時(shí)間級(jí)聯(lián)電路。注意到，連續(xù)時(shí)間電路對(duì)連續(xù)時(shí)間信號(hào)進(jìn)行操作，而不是對(duì)采樣離散時(shí)間信號(hào)進(jìn)行操作。在圖1中所示的示例電路100中，四個(gè)均衡器級(jí)(Eql、Eq2、Eq3、和Eq4)以串行鏈方式級(jí)聯(lián)。第一級(jí)均衡器級(jí)(Eql)具有輸入負(fù)載(RJ并且接收輸入電流，輸入電流等于偏移輸入電流(Iottun)減去校正電流(1_)。Eql可以被配置為對(duì)較高的頻率進(jìn)行放大，以便增加輸入電流的過(guò)渡陡度。Eql的輸出連接到第二級(jí)均衡器級(jí)(Eq2)的輸入。Eq2的輸出連接到第三級(jí)均衡器級(jí)(Eq3)的輸入。最終，Eq3的輸出連接到第四級(jí)均衡器級(jí)(Eq4)的輸入。這些其他級(jí) (Eq2、Eq3和Eq4)中的每一個(gè)可以被配置為對(duì)所檢測(cè)到的過(guò)渡進(jìn)一步增加其陡度或者對(duì)信號(hào)進(jìn)行整形。如圖1中進(jìn)一步示出，第一級(jí)跨導(dǎo)放大器(gml)驅(qū)動(dòng)反饋負(fù)載(由電容器Cf和電阻器Rf表示)，其實(shí)現(xiàn)這個(gè)反饋環(huán)路的主極點(diǎn)。環(huán)路中的其他部件貢獻(xiàn)寄生極點(diǎn)，這些寄生極點(diǎn)影響這整個(gè)環(huán)路的相位裕度。在圖1的反饋環(huán)路中，存在一個(gè)主極點(diǎn)和三個(gè)非平凡寄生極點(diǎn)(non-trivial parasitic poles)。第一寄生極點(diǎn)(寄生極點(diǎn)1)是由于gml的輸入處(即在偏移補(bǔ)償環(huán)路的輸入處)的低通濾波器(由電阻器Rin和電容器Cin表示)而導(dǎo)致的。第二寄生極點(diǎn) (寄生極點(diǎn)2)是由于第二級(jí)跨導(dǎo)放大器(gm2)而導(dǎo)致的，gm2具有由gml驅(qū)動(dòng)的輸入信號(hào) (Vcoee)并且提供校正電流(Icqkk)作為其輸出。第三寄生極點(diǎn)(寄生極點(diǎn)3)是由于等效電流求和(Σ )而導(dǎo)致的，當(dāng)偏移消除環(huán)路信號(hào)(Icorr)施加到第一級(jí)均衡器級(jí)(Eql)的輸入時(shí)，發(fā)生等效電流求和。圖2中示出第一級(jí)均衡器級(jí)的常規(guī)電路實(shí)現(xiàn)，其示出了偏移消除環(huán)路信號(hào)的施力口。如圖所示，第一級(jí)均衡器級(jí)可以包括一對(duì)差分晶體管(Ml和Μ2)、阻抗(Zl和Z2)(在其之間具有虛地)和尾電流源(II和12)。在這個(gè)常規(guī)電路中，偏移消除環(huán)路信號(hào)(1_)由 gm2的平行饋送到尾電流源(分別是Il和12)的差分電流輸出(示為可變電流源Iofn和 Iofp，其中Ιωκκ = Iofp-Iofn)施加。這個(gè)第一級(jí)的差分輸出(0UTP和0UTN)提供作為下一級(jí)(Eq2)的差分輸入。如上所討論的，用于連續(xù)時(shí)間電路中偏移消除的常規(guī)技術(shù)使用反饋濾波的電壓將電流注入到所補(bǔ)償?shù)募?jí)。然而，申請(qǐng)人已經(jīng)確定，常規(guī)電路的穩(wěn)定性會(huì)有問(wèn)題，尤其是對(duì)于高增益環(huán)路。申請(qǐng)人相信，常規(guī)電路的不穩(wěn)定性至少部分是由于存在多個(gè)寄生極點(diǎn)而導(dǎo)致的。與如上所述的常規(guī)偏移消除電路100相比，這里所公開(kāi)的偏移消除電路300提供了下列好處和優(yōu)點(diǎn)。首先，偏移消除信號(hào)可以在整個(gè)過(guò)程中保持在電壓域，而不需要將其變化到電流域。其次，可以有利地去除第二級(jí)跨導(dǎo)放大器(gm2)。第三，將反饋路徑中非平凡寄生極點(diǎn)的數(shù)目從三減少到二，并且極點(diǎn)數(shù)目的減少增加了電路的穩(wěn)定性。第四，通過(guò)直接控制開(kāi)關(guān)電阻，可以使用較小的總環(huán)路增益來(lái)補(bǔ)償相同量的偏移。換句話說(shuō)，偏移的范圍可以大于常規(guī)方法中的偏移。這是因?yàn)楦淖兞搜a(bǔ)償開(kāi)關(guān)電阻，而不是尾電流源中的電流。最后，補(bǔ)償電流沒(méi)有浪費(fèi)，如同在偽差分級(jí)的情形中一樣。圖3示出按照本發(fā)明的實(shí)施例的用于連續(xù)時(shí)間電路的偏移消除的電路300。在圖 3所示的特定實(shí)施例中，四個(gè)均衡器級(jí)(Eql、Eq2、Eq3和Eq4)以串聯(lián)鏈的方式級(jí)聯(lián)。其他實(shí)施例可以具有不同數(shù)目的級(jí)和/或可以具有級(jí)聯(lián)放大器(而不是均衡器)級(jí)。第一級(jí)均衡器級(jí)(Eql)接收輸入電流，其等于偏移輸入電流(IQFF IN)。與圖1中的常規(guī)電路相反，不存在與gm2產(chǎn)生的校正電流(1_)的等效電流求和(Σ )。而是，將 gml (結(jié)合由Cf和Rf表示的反饋負(fù)載)輸出的校正電壓(Votk)發(fā)送到第一級(jí)(而不需要 gm2)。在圖3的反饋環(huán)路中，存在一個(gè)主極點(diǎn)和僅兩個(gè)非平凡寄生極點(diǎn)。第一寄生極點(diǎn) (寄生極點(diǎn)1)是由于gml的輸入處的低通濾波器(由電阻器Rin和電容器Cin表示)而導(dǎo)致的。第二寄生極點(diǎn)(寄生極點(diǎn)A)是由于第一級(jí)均衡器級(jí)(Eql)而導(dǎo)致的，并且如下所述， 其對(duì)于相位裕度分析可以忽略。因此，與圖1相比，兩個(gè)有害的寄生極點(diǎn)在圖3的反饋路徑中已經(jīng)消除。圖4示出按照本發(fā)明實(shí)施例的第一級(jí)均衡器級(jí)的電路實(shí)現(xiàn)(圖3中的Eql)，其示出偏移消除環(huán)路電壓的施加。如下所述，可以使用這個(gè)控制電壓來(lái)消除級(jí)聯(lián)均衡器鏈的偏移。如圖所示，第一級(jí)均衡器級(jí)可以包括一對(duì)差分晶體管(Ml和M2)、一對(duì)偏移輸入晶體管(MIsp和MIsn)、一對(duì)偏移補(bǔ)償晶體管(Mofcp和Mofcn)。該級(jí)還包括阻抗(Zl和Z2) (在其之間具有虛地)、電阻器(Rfxp和Rfxn)和電流源(II、12、Isp和Isn)。在這個(gè)特定實(shí)現(xiàn)中，Ml和M2可以是NMOS晶體管，其柵寬度/長(zhǎng)度是Win/Lin，MIsp和MIsn可以是 PMOS晶體管，其柵寬度/長(zhǎng)度是Wl/Ll，Mofcp和Mofcn可以是NMOS晶體管，其柵寬度/長(zhǎng)度是W2/L2。在這個(gè)電路中，圖3中跨導(dǎo)放大器/低通濾波器組合的電壓輸出(V?！?被直接輸入到第一級(jí)，作為差分偏移電壓輸入VOFP和V0FN，其中V。· = V0FP-V0FN.如圖4所示，差分偏移電壓輸入(V0FP和V0FN)由源級(jí)跟隨器電路(分別包含電流源Isp和晶體管MIsp， 以及電流源Isn和晶體管MIsn)緩沖。該緩沖的差分電壓輸入(vsfp和vsfn)被施加到偏移補(bǔ)償晶體管(分別是Mofcp和Mofcn)的柵極，這些晶體管工作在"線性"區(qū)。注意，隨著線性區(qū)中NMOS晶體管(例如，Mofcp或Mofcn)上的柵極電壓增加，其溝道電阻下降。另一方面，隨著線性區(qū)中NMOS晶體管上的柵電壓下降，其溝道電阻增加。在偏移補(bǔ)償期間，隨著響應(yīng)于鏈中的DC(直流)偏移，VOFP上升且VOFN下降(反之亦然)，反饋環(huán)路產(chǎn)生差分電壓。泄流電阻器(Rfxp和Rfxn)允許一些電流繞過(guò)Mofcp和 Mofcn0在這個(gè)電路中，可校正的偏移電壓的幅值部分地由Rfxp和Mofcp之間(以及 Rfxn和Mofcn之間)電阻的比值確定。如果更多電流由Mofcp和Mofcn調(diào)制，那么可校正的偏移電壓的幅值增加。然而，Mofcp和Mofcn也用作額外的源極退化電阻器(source degeneration resistors)，其降低了輸入對(duì)(Ml和M2)的等效增益并且由此減少了該級(jí)的帶寬和增益，即，減少該級(jí)的AC(交流電)性能。通過(guò)選擇適當(dāng)電阻比，可以實(shí)現(xiàn)偏移消除和均衡級(jí)的性能之間的實(shí)用折衷。在一種極端情形下，如果移除Rfxp和Rfxn (即設(shè)置為無(wú)窮大或開(kāi)路)，那么全部電流通過(guò)Mofcp和Mofcn，并且由Mofcp和Mofcn調(diào)制。在該情形中，雖然達(dá)到了最大可實(shí)現(xiàn)的可校正的偏移電壓，但是均衡級(jí)的AC性能處于最小。最大可實(shí)現(xiàn)的可校正的偏移電壓至少部分地由尾電流(即Il和12)和偏移補(bǔ)償晶體管的可變溝道電阻(即Mofcp和Mofcn的溝道電阻)的范圍的乘積確定。在另一種極端情形下，如果Rfxp和Rfxn被設(shè)置為零(即短路)，那么沒(méi)有電流通過(guò)Mofcp和Mofcn并且由Mofcp和Mofcn調(diào)制。在該情形中，可校正的偏移電壓的幅值是零，而均衡級(jí)的AC性能處于最大。因此，給出了上述討論以及有限固定的Rfxp和Rfxn之后，顯而易見(jiàn)的是，差分偏移電壓VOFP和VOFN有效地調(diào)制偏移補(bǔ)償電壓vocn和vocp，其中vocn是Ml的漏極處的電壓，vocp是M2的漏極處的電壓。這些偏移補(bǔ)償電壓vocn和vocp引起差分電壓輸出(0UTP 和0UTN)中相應(yīng)的電壓變化，并且這些差分電壓輸出提供作為下一級(jí)(Eq2)的差分電壓輸入。如圖4中進(jìn)一步所示，非主極點(diǎn)(非主極點(diǎn)A)是由源級(jí)跟隨器電路生成的(這與圖3中的非主極點(diǎn)A相同)。在該電路的一種實(shí)現(xiàn)中，非主極點(diǎn)A在大約5到6GHz頻率處， 在這里具有最小功耗(大約100微安培)。非主極點(diǎn)A的頻率顯著高于(幾個(gè)數(shù)量級(jí))圖 1所示的寄生極點(diǎn)的頻率。因此，對(duì)于相位裕度分析，可以忽略非主極點(diǎn)A。
注意，在圖4的實(shí)施例中，通過(guò)適當(dāng)設(shè)計(jì)NMOS晶體管Mofcp和Mofcn的尺寸并且通過(guò)使用PMOS電平位移器(MIsp和MIsn被配置為源級(jí)跟隨器)，可以將NMOS晶體管Mofcp和 Mofcn保持在線性區(qū)中。源級(jí)跟隨器電路也用作失效保護(hù)(fail safes)。具體來(lái)說(shuō)，源級(jí)跟隨器電路可以被配置為確保如果MIsp和MIsn的閾值電壓高，那么施加到Mofcp和Mofcn 的柵電壓(vsfp和vsfn)仍舊足以將它們保持在線性區(qū)。按照本發(fā)明的實(shí)施例，偏移補(bǔ)償環(huán)路具有一個(gè)重要(consequential)的次極點(diǎn) (在偏移補(bǔ)償環(huán)路的輸入處)和一個(gè)主極點(diǎn)。在一個(gè)實(shí)施例中，雖然圖3中的電路300的總環(huán)路增益會(huì)比圖1中電路100的總環(huán)路增益小大約10dB，但是圖3的電路300具有較大的偏移消除能力，因?yàn)槠涫褂昧苏麄€(gè)尾電流，該尾電流會(huì)是大的。另外，圖3中電路300的環(huán)路增益減小使得較容易穩(wěn)定該環(huán)路。此外，由于沒(méi)有多個(gè)寄生極點(diǎn)，工藝、電壓和溫度(PVT) 的變化對(duì)穩(wěn)定性具有較少的不利影響。圖5是示出提供了圖1的常規(guī)偏移消除環(huán)路100和按照本發(fā)明實(shí)施例的圖3的偏移消除環(huán)路300的比較的波特圖。該波特圖示出常規(guī)環(huán)路和新環(huán)路的幅值(以dB為單位) 和相位(以度為單位)對(duì)頻率(以Hz為單位)。在產(chǎn)生該波特圖中，圖3的偏移消除環(huán)路 300實(shí)現(xiàn)為具有與圖1的常規(guī)偏移消除環(huán)路100類似的環(huán)路濾波器尺寸。第一波特幅值圖502示出圖1的常規(guī)偏移消除環(huán)路100的環(huán)路增益，并且第二波特幅值圖504示出圖3的偏移消除環(huán)路300的環(huán)路增益。第一波特相位圖506示出圖1的常規(guī)偏移消除環(huán)路100的頻率響應(yīng)相位位移，第二波特相位圖508示出圖3的偏移消除環(huán)路300的頻率響應(yīng)相位位移。如幅值圖所示，常規(guī)偏移消除環(huán)路100的OdB頻率高于圖3的偏移消除環(huán)路300 的OdB頻率。然而，如相位圖中所示，圖1的常規(guī)偏移消除環(huán)路100超過(guò)IOOMHz具有四階跌落(roll off)，而圖3的偏移消除環(huán)路300超過(guò)300MHz具有較不陡峭的二階跌落。因此，圖1的常規(guī)偏移消除環(huán)路100的相位位移圖(在5MHz左右開(kāi)始彎曲)與圖3的偏移消除環(huán)路300的相位位移圖(在20MHz左右開(kāi)始彎曲)相比，在低得多的頻率下開(kāi)始彎曲。這證明了對(duì)于這個(gè)特定仿真角(simulation corner)，相位裕度改進(jìn)大約27度 (對(duì)于圖1的環(huán)路大約60度的相位裕度和對(duì)于圖3的環(huán)路大約87度的相位裕度之間的差)。這表明，圖3的偏移消除環(huán)路300比圖1的常規(guī)偏移消除環(huán)路100顯著更穩(wěn)定。換句話說(shuō)，圖3的偏移消除環(huán)路300在變得不穩(wěn)定之前能夠容忍顯著更大的開(kāi)環(huán)相位位移(或延時(shí))。在其他的仿真角中，圖1的環(huán)路100中的寄生極點(diǎn)會(huì)使該環(huán)路不穩(wěn)定。對(duì)于給定的濾波器尺寸，圖3的環(huán)路300中的較少的極點(diǎn)也使得較容易管理環(huán)路穩(wěn)定性。圖5的波特圖示出，(與圖1的環(huán)路濾波器的面積相比)對(duì)于圖3的環(huán)路濾波器， 相似的面積可以實(shí)現(xiàn)大于80度的相位裕度。然而，如果可以容忍較低的相位裕度(例如60 度)，那么可以減小圖3的環(huán)路濾波器的面積(與圖1的環(huán)路濾波器的面積相比)而同時(shí)保持相同的穩(wěn)定性。圖6示出按照本發(fā)明的實(shí)施例的偏移補(bǔ)償環(huán)路300的瞬態(tài)響應(yīng)。頂部的圖示出輸入信號(hào)602，其在時(shí)間t = 0時(shí)開(kāi)始于0伏特，接近時(shí)間t = 20ns時(shí)向下階躍到負(fù)60毫伏， 然后在接近時(shí)間t = 150ns時(shí)向上階躍到正60毫伏。底部的圖示出輸出信號(hào)604，其響應(yīng)于輸入信號(hào)602的DC偏移電壓。具體來(lái)說(shuō)，參考圖3，輸入信號(hào)602對(duì)應(yīng)于輸入信號(hào)Iqff IN 的電壓，輸出信號(hào)604對(duì)應(yīng)于電壓信號(hào)Vqff QUT?？梢钥闯?，環(huán)路300需要花大約50納秒來(lái)補(bǔ)償輸入信號(hào)的每個(gè)電壓階躍。從圖6進(jìn)一步看出，對(duì)于_60mV輸入階躍，存在大約+ImV的殘余偏移，對(duì)于+60mV輸入階躍，存在大約-ImV的殘余偏移。圖7示出圖1的常規(guī)偏移消除環(huán)路100的前向增益702和按照本發(fā)明的實(shí)施例的圖3的偏移消除環(huán)路300的前向增益704?？梢钥闯?，對(duì)于圖3的偏移消除環(huán)路300，前向增益曲線總體較低。本申請(qǐng)人相信，這是因?yàn)樵黾泳w管Mofcp和Mofcn減少了第一級(jí)的等效增益。等效gm的略微下降也使得峰值頻率和總帶寬降低。因此，為了補(bǔ)償該級(jí)的增益會(huì)發(fā)生的這個(gè)下降，可能需要增加DC增益。圖8示出按照本發(fā)明實(shí)施例的用于連續(xù)時(shí)間電路的偏移消除的電路800，該電路 800包括級(jí)聯(lián)放大器的電路。這個(gè)電路800類似于圖3中的電路300。區(qū)別在于，均衡器級(jí)鏈(Eql、Eq2、Eq3和Eq4)由更通用的放大器級(jí)鏈(Ampl、Amp2、Amp3和Amp4)代替。按照本發(fā)明的實(shí)施例，第一級(jí)放大器級(jí)(Ampl)可以如圖4所示實(shí)現(xiàn)。圖9是現(xiàn)場(chǎng)可編程門陣列(FPGA) 900的簡(jiǎn)化部分方框圖，其可以包括本發(fā)明的各方面。應(yīng)該理解，本發(fā)明的實(shí)施例可以用于多種類型的集成電路，例如現(xiàn)場(chǎng)可編程門陣列 (FPGA)、可編程邏輯器件(PLD)、復(fù)雜可編程邏輯器件(CPLD)、可編程邏輯陣列(PLA)、數(shù)字信號(hào)處理器(DSP)和專用集成電路(ASIC)。FPGA 900在其〃核〃內(nèi)包括二維陣列的可編程邏輯陣列塊(或LAB)902，其通過(guò)具有變化的長(zhǎng)度和速度的列互連導(dǎo)體和行互連導(dǎo)體的網(wǎng)絡(luò)互連。LAB 902包括多個(gè)(例如 10個(gè))邏輯元件(或LE)。LE是可編程邏輯塊，其提供來(lái)用于高效實(shí)現(xiàn)用戶定義的邏輯功能。FPGA具有多個(gè)邏輯元件，其可以被配置為實(shí)現(xiàn)各種組合功能和時(shí)序功能。邏輯元件可以訪問(wèn)可編程互連結(jié)構(gòu)?？删幊袒ミB結(jié)構(gòu)可以被編程為以幾乎任何期望的配置互連邏輯元件。FPGA 900也可以包括分布式存儲(chǔ)器結(jié)構(gòu)，其包括遍及整個(gè)陣列提供的具有變化尺寸的隨機(jī)訪問(wèn)存取存儲(chǔ)器(RAM)塊。例如，RAM塊包括塊904、塊906和塊908。這些存儲(chǔ)器塊也可以包括移位寄存器和FIFO緩沖器。FPGA 900可以進(jìn)一步包括數(shù)字信號(hào)處理(DSP)塊910，其可以實(shí)現(xiàn)例如具有加或減特征的乘法器。在這個(gè)示例中，位于芯片外圍的輸入/輸出元件(I0E)912支持多個(gè)單端和差分輸入/輸出標(biāo)準(zhǔn)。每個(gè)IOE 912耦合到FPGA 900的外部端(即管腳)。收發(fā)器(TX/ RX)通道陣列可以如圖所示布置，例如每個(gè)TX/RX通道電路920耦合到若干LAB。TX/RX通道電路920除了其他電路之外，還可以包括這里所述的偏移消除電路。應(yīng)當(dāng)理解，僅出于說(shuō)明性目的而在此描述FPGA 900，并且本發(fā)明可以實(shí)現(xiàn)在多種不同類型的PLD、FPGA和ASIC中。本發(fā)明也可以實(shí)現(xiàn)在將FPGA作為若干部件之一的系統(tǒng)中。圖10示出可以體現(xiàn)本發(fā)明的技術(shù)的示例性數(shù)字系統(tǒng)1000的方框圖。系統(tǒng)1000可以是已編程的數(shù)字計(jì)算機(jī)系統(tǒng)、 數(shù)字信號(hào)處理系統(tǒng)、專用數(shù)字交換網(wǎng)或者其他處理系統(tǒng)。此外，可以針對(duì)多種應(yīng)用設(shè)計(jì)這類系統(tǒng)，例如遠(yuǎn)距離通信系統(tǒng)、汽車系統(tǒng)、控制系統(tǒng)、消費(fèi)電子產(chǎn)品、個(gè)人計(jì)算機(jī)、因特網(wǎng)通信和網(wǎng)絡(luò)等。進(jìn)一步，系統(tǒng)1000可以提供在單個(gè)板、多個(gè)板體上，或者在多個(gè)外殼內(nèi)。系統(tǒng)1000包括由一個(gè)或更多總線互連到一起的處理單元1002、存儲(chǔ)器單元1004 和輸入/輸出(I/O)單元1006。根據(jù)這個(gè)示例性實(shí)施例，F(xiàn)PGA 1008嵌入在處理單元1002 中。FPGA 1008可以用于系統(tǒng)1000內(nèi)的多種不同目的。例如，F(xiàn)PGA 1008可以是處理單元1002的邏輯構(gòu)建塊(building block)，支持其內(nèi)部和外部的操作。FPGA 1008被編程為實(shí)現(xiàn)其在系統(tǒng)工作中擔(dān)當(dāng)特定角色所必須的邏輯功能。FPGA 1008可以通過(guò)連接1010專門耦合到存儲(chǔ)器1004并且通過(guò)連接1012專門耦合到I/O單元1006。處理單元1002可以將數(shù)據(jù)引導(dǎo)到適當(dāng)?shù)南到y(tǒng)部件以便處理或存儲(chǔ)，執(zhí)行存儲(chǔ)器 1004中存儲(chǔ)的程序，經(jīng)由I/O單元1006接收并發(fā)送數(shù)據(jù)，或其他類似功能。處理單元1002 可以是中央處理單元(CPU)、微處理器、浮點(diǎn)協(xié)處理器、圖形協(xié)處理器、硬件控制器、微控制器、被編程用作控制器的現(xiàn)場(chǎng)可編程門陣列、網(wǎng)絡(luò)控制器或任何類型的處理器或控制器。此夕卜，在許多實(shí)施例中，通常不需要CPU。例如，一個(gè)或更多FPGA 1008可以代替CPU控制系統(tǒng)的邏輯操作。作為另一個(gè)示例，F(xiàn)PGA 1008用作可重配置處理器，其可以根據(jù)需要被重新編程，從而處理特定的計(jì)算任務(wù)。替換地，F(xiàn)PGA 1008其本身可以包括嵌入式微處理機(jī)。存儲(chǔ)器單元1004可以是隨機(jī)訪問(wèn)存取存儲(chǔ)器(RAM)、只讀存儲(chǔ)器(ROM)、硬盤或軟盤介質(zhì)、閃速存儲(chǔ)器、磁帶或者任何其他存儲(chǔ)裝置，或這些存儲(chǔ)裝置的組合。在以上描述中，給出了許多具體細(xì)節(jié)，以徹底理解本發(fā)明的實(shí)施例。然而，本發(fā)明示出的實(shí)施例的上述描述無(wú)意窮盡或者將本發(fā)明限制于所公開(kāi)的精確形式。本領(lǐng)域技術(shù)人員會(huì)認(rèn)識(shí)到，可以在沒(méi)有一個(gè)或更多具體細(xì)節(jié)的情況下，或用其他方法、部件等來(lái)實(shí)施本發(fā)明。在其他實(shí)例中，沒(méi)有示出或者詳細(xì)描述眾所周知的結(jié)構(gòu)或操作，以避免使本發(fā)明的各方面變得模糊。雖然出于說(shuō)明性目的而在此描述了本發(fā)明的具體實(shí)施例和示例，但是如本領(lǐng)域技術(shù)人員會(huì)認(rèn)識(shí)到，在本發(fā)明的范圍內(nèi)多種等價(jià)修改是可能的。可以按照上面詳細(xì)的描述對(duì)本發(fā)明作出這些修改。
權(quán)利要求
1.一種電路，包括多級(jí)放大器鏈，在所述鏈中包括第一級(jí)放大器級(jí)和末級(jí)放大器級(jí)；以及偏移消除環(huán)路，其被配置為接收所述末級(jí)放大器級(jí)的輸出并且將偏移校正電壓信號(hào)提供到所述第一級(jí)放大器級(jí)。
2.根據(jù)權(quán)利要求1所述的電路，進(jìn)一步包括所述第一級(jí)放大器級(jí)中的輸入晶體管，所述輸入晶體管具有柵極、源極和漏極，其中所述輸入晶體管的柵極被配置為接收輸入信號(hào)；以及所述第一級(jí)放大器級(jí)中的偏移補(bǔ)償晶體管，所述偏移補(bǔ)償晶體管具有柵極、源極和漏極，其中所述偏移補(bǔ)償晶體管的源極電連接到所述輸入晶體管的漏極，并且所述偏移補(bǔ)償晶體管的柵極上的電壓由所述偏移校正電壓信號(hào)確定。
3.根據(jù)權(quán)利要求2所述的電路，進(jìn)一步包括電阻器，其被配置為與所述偏移補(bǔ)償晶體管的溝道并聯(lián)，其中所述電阻器的一端電耦合到所述偏移補(bǔ)償晶體管的源極，并且所述電阻器的另一端電耦合到所述偏移補(bǔ)償晶體管的漏極。
4.根據(jù)權(quán)利要求3所述的電路，進(jìn)一步包括 阻抗，其電耦合到所述偏移補(bǔ)償晶體管的漏極；以及尾電流源，其電耦合到所述偏移補(bǔ)償晶體管的漏極。
5.根據(jù)權(quán)利要求4所述的電路，進(jìn)一步包括所述第一級(jí)放大器級(jí)中的源極跟隨器電路，所述源極跟隨器電路被配置為接收所述偏移校正電壓信號(hào)并且產(chǎn)生緩沖電壓，所述緩沖電壓施加為所述偏移補(bǔ)償晶體管的柵極上的電壓。
6.根據(jù)權(quán)利要求5所述的電路，其中所述源極跟隨器電路包括電流源和具有柵極、源極和漏極的偏移輸入晶體管，其中所述偏移校正電壓信號(hào)被施加到所述偏移輸入晶體管的柵極，并且其中所述緩沖電壓產(chǎn)生于所述電流源和所述偏移輸入晶體管的源級(jí)之間的節(jié)點(diǎn)上。
7.根據(jù)權(quán)利要求1所述的電路，其中所述偏移消除環(huán)路包括單個(gè)跨導(dǎo)放大器，所述單個(gè)跨導(dǎo)放大器輸出所述偏移校正電壓信號(hào)。
8.根據(jù)權(quán)利要求7所述的電路，其中所述偏移消除環(huán)路進(jìn)一步包括低通濾波器，其被配置為接收所述末級(jí)放大器級(jí)的輸出并且將過(guò)濾后的輸出提供到所述跨導(dǎo)放大器的輸入。
9.根據(jù)權(quán)利要求7所述的電路，其中所述偏移消除環(huán)路進(jìn)一步包括 反饋負(fù)載，其耦合到所述跨導(dǎo)放大器的輸出。
10.根據(jù)權(quán)利要求9所述的電路，其中所述反饋負(fù)載包括反饋電阻器和反饋電容器，所述反饋電阻器和反饋電容器兩者都具有電連接到所述跨導(dǎo)放大器的輸出的一端和電連接到地的另一端。
11.根據(jù)權(quán)利要求2所述的電路，其中所述輸入信號(hào)包括差分輸入信號(hào)，所述輸入晶體管是被配置為接收所述差分輸入信號(hào)的一對(duì)輸入晶體管中的一個(gè)， 所述偏移校正電壓信號(hào)包括差分偏移校正電壓信號(hào)，以及所述偏移補(bǔ)償晶體管是一對(duì)偏移補(bǔ)償晶體管中的一個(gè)。
12.根據(jù)權(quán)利要求1所述的電路，其中所述多級(jí)放大器鏈包括多級(jí)均衡器鏈，并且第一級(jí)放大器級(jí)和末級(jí)放大器級(jí)分別包括第一級(jí)均衡器級(jí)和末級(jí)均衡器級(jí)。
13.根據(jù)權(quán)利要求1所述的電路，其中所述偏移補(bǔ)償環(huán)路生成一個(gè)主極點(diǎn)和單個(gè)重要的寄生極點(diǎn)。
14.根據(jù)權(quán)利要求1所述的電路，其中所述偏移補(bǔ)償環(huán)路在較高頻率處響應(yīng)于幅值具有二階跌落。
15.一種方法，包括由一系列放大器級(jí)接收連續(xù)時(shí)間輸入信號(hào)；由所述一系列放大器級(jí)放大所述連續(xù)時(shí)間輸入信號(hào)，以便產(chǎn)生連續(xù)時(shí)間輸出信號(hào)； 將所述連續(xù)時(shí)間輸出信號(hào)輸入到偏移消除環(huán)路； 由所述偏移消除環(huán)路產(chǎn)生偏移校正電壓信號(hào)；以及將所述偏移校正電壓信號(hào)施加到放大器級(jí)中的偏移補(bǔ)償晶體管的柵極。
16.根據(jù)權(quán)利要求15所述的方法，其中所述偏移校正電壓信號(hào)是使用單個(gè)跨導(dǎo)放大器產(chǎn)生的。
17.根據(jù)權(quán)利要求15所述的方法，其中所述一系列放大器級(jí)包括一系列均衡器級(jí)。
18.根據(jù)權(quán)利要求15所述的方法，其中所述偏移消除環(huán)路生成一個(gè)主極點(diǎn)和單個(gè)重要的次極點(diǎn)。
19.根據(jù)權(quán)利要求15所述的方法，其中所述偏移消除環(huán)路在較高頻率處響應(yīng)于幅值具有二階跌落。
20.一種集成電路，其包括級(jí)聯(lián)電路，其具有多個(gè)均衡器級(jí)，包括第一級(jí)均衡器級(jí)和末級(jí)均衡器級(jí)，所述第一級(jí)均衡器級(jí)被配置為接收差分輸入信號(hào)，并且所述末級(jí)均衡器級(jí)被配置為輸出差分輸出信號(hào)； 偏移消除環(huán)路，其被配置為接收所述差分輸出信號(hào)并且產(chǎn)生差分偏移校正電壓信號(hào)， 所述差分偏移校正電壓信號(hào)被施加在所述第一級(jí)均衡器級(jí)內(nèi)；所述第一級(jí)均衡器級(jí)中的一對(duì)輸入晶體管，其中所述輸入晶體管的柵級(jí)被配置為接收所述差分輸入信號(hào)；所述第一級(jí)均衡器級(jí)中的一對(duì)偏移補(bǔ)償晶體管，其中每個(gè)偏移補(bǔ)償晶體管的源極電連接到對(duì)應(yīng)的輸入晶體管的漏極，并且施加到所述偏移補(bǔ)償晶體管的柵極上的電壓由所述差分偏移校正電壓信號(hào)確定；以及一對(duì)電阻器，每個(gè)所述電阻器被配置為與對(duì)應(yīng)的偏移補(bǔ)償晶體管的溝道并聯(lián)。
全文摘要
本發(fā)明涉及配置有偏移消除環(huán)路的連續(xù)時(shí)間電路。該連續(xù)時(shí)間電路包括多級(jí)放大器鏈和偏移消除環(huán)路，該放大器鏈包括第一級(jí)放大器級(jí)和末級(jí)放大器級(jí)。該偏移消除環(huán)路被配置為接收末級(jí)放大器級(jí)的輸出，并且將偏移校正電壓信號(hào)提供到第一級(jí)放大器級(jí)。偏移補(bǔ)償環(huán)路生成一個(gè)主極點(diǎn)和單個(gè)重要的寄生極點(diǎn)，以便具有更好的穩(wěn)定性，并且可以在較高頻率處響應(yīng)于幅值有利地實(shí)現(xiàn)二階跌落。本發(fā)明也公開(kāi)了其他實(shí)施例、方面和特征。
文檔編號(hào)H03F1/30GK102480271SQ20111040067
公開(kāi)日2012年5月30日 申請(qǐng)日期2011年11月24日 優(yōu)先權(quán)日2010年11月24日
發(fā)明者S·蘇馬拉耶夫, S·那拉楊, X·蘇 申請(qǐng)人:阿爾特拉公司