專利名稱：一種鎖相環(huán)電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路領(lǐng)域，具體涉及一種鎖相環(huán)電路。
背景技術(shù)：
現(xiàn)有鎖相環(huán)(PLL，Phase Locked Loop)要求輸出占空比為50%的頻率信號(hào)時(shí)常采用圖I所示的電路形式，鎖相環(huán)包括鑒頻鑒相器1，用于比較外部參考信號(hào)CKl與內(nèi)部反饋信號(hào)CK2之間的頻率和相位差，并輸出相應(yīng)寬度的電壓脈沖信號(hào)；電荷泵2，連接所述鑒頻鑒相器1，并根據(jù)鑒頻鑒相器I輸出的電壓脈沖信號(hào)輸出相應(yīng)寬度的電流脈沖；低通濾波器3，將電荷泵2輸出的電流脈沖轉(zhuǎn)化為電壓信號(hào)，濾除高頻成分并獲得直流成分；壓控振蕩器4 (vco, voltage-controlled oscillator),根據(jù)低通濾波器3輸出的不同電壓產(chǎn)生不同頻率的方波信號(hào)；二分頻器5，對(duì)壓控振蕩器4出來的頻率進(jìn)行二分頻；N分頻器6，對(duì)二 分頻器5輸出的頻率信號(hào)進(jìn)行N分頻，其中NS I。其中二分頻器是由常規(guī)主從D觸發(fā)器形成；這種電路壓控振蕩器輸出頻率是輸出頻率的兩倍，然后用常規(guī)主從D觸發(fā)器分頻來得到50%占空比輸出的信號(hào)。這種結(jié)構(gòu)的問題是當(dāng)現(xiàn)在要求的PLL (Phase Locked Loop,鎖相環(huán))穩(wěn)定后的輸出頻率不僅要占空比接近50% (—般要求459^55%)，而且輸出頻率接近吉赫(GHZ)，甚至超過吉赫，那就意味環(huán)形壓控振蕩器的頻率范圍會(huì)很寬，能夠輸出的頻率很高，面對(duì)如此高頻，常規(guī)主從D觸發(fā)器的分頻能力就存在困難，因?yàn)楹蛣?dòng)態(tài)D觸發(fā)器比，它的寄生電容大，從而充放電的時(shí)間長，所以高頻情況下，它的分頻能力有限。當(dāng)然這種結(jié)構(gòu)的優(yōu)點(diǎn)是分頻出來的信號(hào)占空比好；常規(guī)主從D觸發(fā)器的分頻能力可能能夠處理鎖定后的高頻信號(hào)，但是鎖定之前vco可能出來的最高頻率，常規(guī)主從D觸發(fā)器很難正確分頻，這就是問題所在。當(dāng)然也可以用高速D觸發(fā)器，比如TSPC (true single phase clock,真單相時(shí)鐘)類型的D觸發(fā)器，代替常規(guī)主從D觸發(fā)器，它能高速分頻是因?yàn)楣?jié)點(diǎn)的寄生電容小，充電時(shí)間快，能夠處理高頻信號(hào)。但是如果既要處理vco輸出的高頻率，又要滿足頻率占空比為50%，這就增加了設(shè)計(jì)調(diào)試的難度，甚至很難完成。

發(fā)明內(nèi)容
本發(fā)明為解決現(xiàn)有技術(shù)中鎖相環(huán)不能同時(shí)滿足既能處理高頻又能得到占空比50%頻率的問題，從而提供了一種可以同時(shí)滿足既能處理高頻又能得到占空比50%頻率的鎖相環(huán)電路。為解決上述技術(shù)問題，本發(fā)明提供如下技術(shù)方案
一種鎖相環(huán)電路，包括鑒頻鑒相器，用于比較外部參考頻率信號(hào)與內(nèi)部反饋頻率信號(hào)之間的頻率和相位差，并輸出電壓脈沖信號(hào)；電荷泵，連接所述鑒頻鑒相器，并根據(jù)鑒頻鑒相器輸出的電壓脈沖信號(hào)輸出電流脈沖；低通濾波器，連接所述電荷泵，將電荷泵輸出的電流脈沖轉(zhuǎn)化為電壓信號(hào)，并濾除高頻信號(hào)；壓控振蕩器，連接所述低通濾波器，根據(jù)低通濾波器輸出的電壓信號(hào)產(chǎn)生不同的頻率信號(hào)；第一二分頻器，連接所述壓控振蕩器，并對(duì)壓控振蕩器輸出的頻率信號(hào)進(jìn)行二分頻；N分頻器，連接所述第一二分頻器，并對(duì)第一二分頻器輸出的二分頻信號(hào)進(jìn)行N分頻，N分頻后的頻率信號(hào)作為內(nèi)部反饋頻率信號(hào)輸出至鑒頻鑒相器，其中NS I ;第二二分頻器，連接所述壓控振蕩器，對(duì)壓控振蕩器輸出的穩(wěn)定環(huán)路頻率進(jìn)行二分頻。與現(xiàn)有技術(shù)相比，本發(fā)明具有如下有益效果本發(fā)明提供的一種鎖相環(huán)電路，通過第二二分頻器對(duì)壓控振蕩器輸出的穩(wěn)定環(huán)路頻率進(jìn)行二分頻，從而得到既是高頻又是占空比50%頻率。


圖I是現(xiàn)有技術(shù)鎖相環(huán)電路原理框圖。圖2是本發(fā)明第一實(shí)施例鎖相環(huán)電路原理框圖。
圖3是本發(fā)明第二實(shí)施例鎖相環(huán)電路原理框圖。圖4是本發(fā)明實(shí)施例第二 D觸發(fā)器第一電路原理圖。圖5是本發(fā)明實(shí)施例第二 D觸發(fā)器第二電路原理圖。
具體實(shí)施例方式為了使本發(fā)明所解決的技術(shù)問題、技術(shù)方案及有益效果更加清楚明白，以下結(jié)合附圖及實(shí)施例，對(duì)本發(fā)明進(jìn)行進(jìn)一步詳細(xì)說明。應(yīng)當(dāng)理解，此處所描述的具體實(shí)施例僅僅用以解釋本發(fā)明，并不用于限定本發(fā)明。圖2是本發(fā)明第一實(shí)施例鎖相環(huán)電路原理框圖；公開了一種鎖相環(huán)電路，包括鑒頻鑒相器11，用于比較外部參考頻率信號(hào)CKl與內(nèi)部反饋頻率信號(hào)CK2之間的頻率和相位差，并輸出電壓脈沖信號(hào)；電荷泵12，連接所述鑒頻鑒相器11，并根據(jù)鑒頻鑒相器11輸出的電壓脈沖信號(hào)輸出電流脈沖；低通濾波器13，連接所述電荷泵12，將電荷泵12輸出的電流脈沖轉(zhuǎn)化為電壓信號(hào)，并濾除高頻信號(hào)；壓控振蕩器14，連接所述低通濾波器13，根據(jù)低通濾波器13輸出的電壓信號(hào)產(chǎn)生不同的頻率信號(hào)；第一二分頻器15，連接所述壓控振蕩器14，并對(duì)壓控振蕩器14輸出的頻率信號(hào)進(jìn)行二分頻；N分頻器16，連接所述第一二分頻器15，并對(duì)第一二分頻器15輸出的二分頻信號(hào)進(jìn)行N分頻，N分頻后的頻率信號(hào)作為內(nèi)部反饋頻率信號(hào)CK2輸出至鑒頻鑒相器11，其中NS I ;第二二分頻器17，連接所述壓控振蕩器14，對(duì)壓控振蕩器14輸出的穩(wěn)定環(huán)路頻率進(jìn)行二分頻。通過第二二分頻器17對(duì)壓控振蕩器14輸出的穩(wěn)定環(huán)路頻率進(jìn)行二分頻，從而得到既是高頻又是占空比50%頻率。本實(shí)施例電路的工作原理是外部參考頻率信號(hào)CKl和內(nèi)部反饋頻率信號(hào)CK2輸入到鑒頻鑒相器11進(jìn)行鑒頻鑒相，然后輸出比較結(jié)果到電荷泵12，電荷泵12根據(jù)鑒頻鑒相器11的比較結(jié)果輸出電流信號(hào)到低通濾波器13，低通濾波器13將電荷泵12輸出的電流脈沖轉(zhuǎn)化為電壓信號(hào)，并濾除高頻信號(hào)。經(jīng)過濾波輸出的電壓提供給壓控振蕩器14 ;壓控振蕩器14輸出的頻率信號(hào)CK4，然后輸出至第一分頻電器15和第二二分頻器17 ;利用第一二分頻器15 二分頻器的高速分頻能力，即使壓控振蕩器14輸出最高頻率，也能正確的二分頻，此時(shí)第一二分頻器15的輸出對(duì)占空比沒有要求，這樣可以使鎖相環(huán)路正確輸出頻率信號(hào)，第一二分頻器15輸出的頻率信號(hào)CK3輸入到N分頻器16，N分頻，16對(duì)輸入信號(hào)進(jìn)行N分頻(N彡I) ；N分頻器16的輸出作為內(nèi)部反饋頻率信號(hào)CK2輸入到鑒頻鑒相器11。當(dāng)鎖相環(huán)電路穩(wěn)定后，壓控振蕩器14輸出的頻率信號(hào)CK4被第二二分頻器17 二分頻輸出，輸出信號(hào)為分頻頻率CK5，由于分頻后的頻率和壓控振蕩器14輸出的最高頻率比較小了很多，所以對(duì)第二二分頻器的頻率要求就不用那么苛刻，由于第二二分頻器17是對(duì)鎖相環(huán)電路穩(wěn)定后的頻率進(jìn)行的二分頻，故得到的頻率信號(hào)占空比為50%，比較精確。本實(shí)施例中第一二分頻器15包括第一 D觸發(fā)器，所述第一 D觸發(fā)器的反相輸出端連接D輸入端，第一 D觸發(fā)器的時(shí)鐘端連接所述壓控振蕩器的輸出端，第一 D觸發(fā)器的同相輸出端連接所述N分頻器16的輸入端。由于第一二分頻器15的作用是針對(duì)高頻處理，故第一 D觸發(fā)器可以選用TSPC (true single phase clock,真單相時(shí)鐘)型D觸發(fā)器,該類型觸發(fā)器能夠處理高頻信號(hào)。本實(shí)施例中的第二二分頻器17包括第二 D觸發(fā)器，所述第二 D觸發(fā)器的反相輸出端連接D輸入端，第二 D觸發(fā)器的時(shí)鐘端連接所述壓控振蕩器的輸出端，第一 D觸發(fā)器的同相輸出端作為鎖相環(huán)電路的輸出。由于該第二D觸發(fā)器連接形成的第二二分頻器主要完成 的功能是得到占空比50%的頻率，故第二 D觸發(fā)器可以是TSPC型D觸發(fā)器，也可以是主從D觸發(fā)器。圖3是本發(fā)明第二實(shí)施例鎖相環(huán)電路原理框圖；圖中的第一二分頻器是由TSPC型D觸發(fā)器151連接形成，而第二二分頻器17是由主從D觸發(fā)器171連接形成。這樣，利用TSPC型D觸發(fā)器151形成的高速二分頻器的高頻分頻能力使得PLL環(huán)路鎖定，壓控振蕩器14這時(shí)輸出的是穩(wěn)定的一個(gè)頻率信號(hào)，這個(gè)頻率信號(hào)相比較壓控振蕩器14能輸出的頻率范圍的最大頻率要小，然后利用常規(guī)主從D觸發(fā)器171形成的二分頻電路對(duì)這個(gè)鎖定的頻率進(jìn)行占空比50%輸出的二分頻；于是，得到了占空比50%的鎖相環(huán)電路輸出信號(hào)。第二二分頻器17所包括的第二 D觸發(fā)器也可以是其他D觸發(fā)器，圖4是本發(fā)明實(shí)施例第二 D觸發(fā)器第一電路原理圖；該第二 D觸發(fā)器172包括第一反相器U1、帶有控制端的第二反相器U2，帶有控制端的第三反相器U3、第四反相器U4以及第五反相器U5 ;帶有控制端的第二反相器U2的輸出端連接帶有控制端的第三反相器U3的輸入端，帶有控制端的第三反相器的輸出端U3連接第四反相器U4的輸入端，第四反相器U4的輸出端連接第五反相器U5的輸入端，所述第四反相器U4的輸出為D觸發(fā)器的反相輸出端，第五反相器U5的輸出端為D觸發(fā)器的同相輸出端；D觸發(fā)器的時(shí)鐘信號(hào)連接第一反相器Ul的輸入端,所述時(shí)鐘信號(hào)CK4在第一電平時(shí)，時(shí)鐘信號(hào)CK4控制帶有控制端的第二反相器U2將輸入信號(hào)的反相信號(hào)鎖存至帶有控制端的第二反相器U2中，所述時(shí)鐘信號(hào)CK4在第二電平時(shí)，時(shí)鐘信號(hào)CK4控制帶有控制端的第三反相器U3將輸入信號(hào)鎖存至帶有控制端的第三反相器中。根據(jù)時(shí)鐘信號(hào)CK4所在的不同電平，分別將輸入信號(hào)鎖存在帶有控制端的第二反相器U2和帶有控制端的第三反相器中U3，然后經(jīng)過第四反相器U4和第五反相器U5輸出，這種電路結(jié)構(gòu)簡單，從輸入信號(hào)到D觸發(fā)器的反向輸出端只經(jīng)過了三級(jí)路徑，信號(hào)的延遲減小。本實(shí)施例中，帶有控制端的第二反相器U2包括依次串聯(lián)的第一開關(guān)SI、第一 NMOS管MlI、第一 PMOS管M12和第二開關(guān)S2，第一 NMOS管Mll和第一 PMOS管M12組成第二反相器，第二反相器的輸入端為帶有控制端的第二反相器U2的輸入端，第二反相器的輸出端為帶有控制端的第二反相器U2的輸出端，時(shí)鐘信號(hào)CK4控制第一開關(guān)和第二開關(guān)同時(shí)導(dǎo)通和關(guān)斷。帶有控制端的第三反相器U3包括依次串聯(lián)的第三開關(guān)S3、第二 NMOS管M13、第二PMOS管M14和第四開關(guān)S4，第二 NMOS管M13、和第二 PMOS管M14組成第三反相器，第三反相器的輸入端為帶有控制端的第三反相器U3的輸入端，第三反相器的輸出端為帶有控制端的第三反相器U3的輸出端，所述時(shí)鐘信號(hào)控制第三開關(guān)S3和第四開關(guān)S4同時(shí)導(dǎo)通和關(guān)斷。第一反相器Ul將時(shí)鐘信號(hào)CK4反相輸出反相時(shí)鐘信號(hào)NCK4，時(shí)鐘信號(hào)CK4為高電平時(shí)，第一開關(guān)SI和第二開關(guān)S2均斷開，第三開關(guān)S3和第四開關(guān)S4均導(dǎo)通；時(shí)鐘信號(hào)CK4為低電平時(shí)，第一開關(guān)SI和第二開關(guān)S2均導(dǎo)通，第三開關(guān)S3和第四開關(guān)S4均斷開。圖5是本發(fā)明實(shí)施例第二 D觸發(fā)器第二電路原理圖，在圖4的基礎(chǔ)上，其中第一開關(guān)SI為NMOS管，第二開關(guān)S2為PMOS管，第三開關(guān)S3為NMOS管，第四開關(guān)S4為PMOS管。本實(shí)施例中時(shí)鐘信號(hào)控制第二開關(guān)S2和第三開關(guān)S3，第一反相器Ul輸出的時(shí)鐘信號(hào)的反信號(hào)控制第一開關(guān)SI和第四開關(guān)S4。這樣便得到了信號(hào)延遲較小的D觸發(fā)器172，由該D觸發(fā)器172形成的第二二分頻器17延遲也相對(duì)較小，可以達(dá)到鎖相環(huán)電路更高的頻率要求。 以上所述僅為本發(fā)明的較佳實(shí)施例而已，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)所作的任何修改、等同替換和改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
權(quán)利要求
1.一種鎖相環(huán)電路，其特征在于，包括 鑒頻鑒相器，用于比較外部參考頻率信號(hào)與內(nèi)部反饋頻率信號(hào)之間的頻率和相位差，并輸出電壓脈沖信號(hào)； 電荷泵，連接所述鑒頻鑒相器，并根據(jù)鑒頻鑒相器輸出的電壓脈沖信號(hào)輸出電流脈沖； 低通濾波器，連接所述電荷泵，將電荷泵輸出的電流脈沖轉(zhuǎn)化為電壓信號(hào)，并濾除高頻信號(hào); 壓控振蕩器，連接所述低通濾波器，根據(jù)低通濾波器輸出的電壓信號(hào)產(chǎn)生不同的頻率信號(hào); 第一二分頻器，連接所述壓控振蕩器，并對(duì)壓控振蕩器輸出的頻率信號(hào)進(jìn)行二分頻； N分頻器，連接所述第一二分頻器，并對(duì)第一二分頻器輸出的二分頻信號(hào)進(jìn)行N分頻，N分頻后的頻率信號(hào)作為內(nèi)部反饋頻率信號(hào)輸出至鑒頻鑒相器，其中N > I ; 第二二分頻器，連接所述壓控振蕩器，對(duì)壓控振蕩器輸出的穩(wěn)定環(huán)路頻率進(jìn)行二分頻。
2.根據(jù)權(quán)利要求I所述的鎖相環(huán)電路，其特征在于，所述第一二分頻器包括第一D觸發(fā)器，所述第一 D觸發(fā)器的反相輸出端連接D輸入端，第一 D觸發(fā)器的時(shí)鐘端連接所述壓控振蕩器的輸出端，第一 D觸發(fā)器的同相輸出端連接所述N分頻器的輸入端。
3.根據(jù)權(quán)利要求2所述的鎖相環(huán)電路，其特征在于，所述第一D觸發(fā)器是TSPC型D觸發(fā)器。
4.根據(jù)權(quán)利要求I所述的鎖相環(huán)電路，其特征在于，所述第二二分頻器包括第二D觸發(fā)器，所述第二 D觸發(fā)器的反相輸出端連接D輸入端，第二 D觸發(fā)器的時(shí)鐘端連接所述壓控振蕩器的輸出端，第一 D觸發(fā)器的同相輸出端作為鎖相環(huán)電路的輸出。
5.根據(jù)權(quán)利要求4所述的鎖相環(huán)電路，其特征在于，所述第二D觸發(fā)器是TSPC型D觸發(fā)器。
6.根據(jù)權(quán)利要求4所述的鎖相環(huán)電路，其特征在于，第二D觸發(fā)器是主從D觸發(fā)器。
7.根據(jù)權(quán)利要求4所述的鎖相環(huán)電路，其特征在于，所述第二D觸發(fā)器包括第一反相器、帶有控制端的第二反相器，帶有控制端的第三反相器、第四反相器以及第五反相器；帶有控制端的第二反相器的輸出端連接帶有控制端的第三反相器的輸入端，帶有控制端的第三反相器的輸出端連接第四反相器的輸入端，第四反相器的輸出端連接第五反相器的輸入端，所述第四反相器的輸出為D觸發(fā)器的反相輸出端，第五反相器的輸出端為D觸發(fā)器的同相輸出端；D觸發(fā)器的時(shí)鐘信號(hào)連接第一反相器的輸入端，所述時(shí)鐘信號(hào)在第一電平時(shí)，時(shí)鐘信號(hào)控制帶有控制端的第二反相器將輸入信號(hào)的反相信號(hào)鎖存至帶有控制端的第二反相器中，所述時(shí)鐘信號(hào)在第二電平時(shí)，時(shí)鐘信號(hào)控制帶有控制端的第三反相器將輸入信號(hào)鎖存至帶有控制端的第三反相器中。
8.根據(jù)權(quán)利要求7所述的鎖相環(huán)電路，其特征在于，所述帶有控制端的第二反相器包括依次串聯(lián)的第一開關(guān)、第一 NMOS管、第一 PMOS管和第二開關(guān)第一 NMOS管和第一 PMOS管組成第二反相器，第二反相器的輸入端為帶有控制端的第二反相器的輸入端，第二反相器的輸出端為帶有控制端的第二反相器的輸出端，所述時(shí)鐘信號(hào)控制第一開關(guān)和第二開關(guān)同時(shí)導(dǎo)通和關(guān)斷。
9.根據(jù)權(quán)利要求7所述的鎖相環(huán)電路，其特征在于，帶有控制端的第三反相器包括依次串聯(lián)的第三開關(guān)、第二 NMOS管、第二 PMOS管和第四開關(guān)，第二 NMOS管和第二 PMOS管組 成第三反相器，第三反相器的輸入端為帶有控制端的第三反相器的輸入端，第三反相器的輸出端為帶有控制端的第三反相器的輸出端，所述時(shí)鐘信號(hào)控制第三開關(guān)和第四開關(guān)同時(shí)導(dǎo)通和關(guān)斷。
全文摘要
一種鎖相環(huán)電路，包括鑒頻鑒相器；電荷泵；低通濾波器，連接所述電荷泵，將電荷泵輸出的電流脈沖轉(zhuǎn)化為電壓信號(hào)，并濾除高頻信號(hào)；壓控振蕩器，連接所述低通濾波器，根據(jù)低通濾波器輸出的電壓信號(hào)產(chǎn)生不同的頻率信號(hào)；第一二分頻器，連接所述壓控振蕩器，并對(duì)壓控振蕩器輸出的頻率信號(hào)進(jìn)行二分頻；N分頻器，連接所述第一二分頻器，并對(duì)第一二分頻器輸出的二分頻信號(hào)進(jìn)行N分頻，N分頻后的頻率信號(hào)作為內(nèi)部反饋頻率信號(hào)輸出至鑒頻鑒相器，其中N≥1；第二二分頻器，連接所述壓控振蕩器，對(duì)壓控振蕩器輸出的穩(wěn)定環(huán)路頻率進(jìn)行二分頻。通過第二二分頻器對(duì)壓控振蕩器輸出的穩(wěn)定環(huán)路頻率進(jìn)行二分頻，從而得到既是高頻又是占空比50%頻率。
文檔編號(hào)H03L7/18GK102811052SQ20111014347
公開日2012年12月5日 申請(qǐng)日期2011年5月31日 優(yōu)先權(quán)日2011年5月31日
發(fā)明者張占鋒, 劉輝, 傅璟軍, 胡文閣 申請(qǐng)人:比亞迪股份有限公司