專利名稱：一種簡單的三態(tài)輸入電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明主要涉及到輸入IO電路設(shè)計領(lǐng)域，特指一種三態(tài)輸入電路。
背景技術(shù)：
由于制造工藝的進(jìn)步和設(shè)計技術(shù)的不斷提升，越來越多的功能模塊被集成在同一個芯片當(dāng)中，SOC越來越普遍，功能模塊的增多，必然導(dǎo)致輸入輸出的信號增多，對于芯片來說，這必然導(dǎo)致芯片IO個數(shù)增加。IO中由于包括驅(qū)動和ESD邏輯，其面積通常較大，對于很多控制類芯片來說，由于IO個數(shù)很多，其面積并不是受限于本身的功能模塊面積，而是受限于IO的面積。同時IO個數(shù)的增多，必然導(dǎo)致芯片功耗的增大、芯片封裝的成本增加等問題。針對上述問題，為了縮小芯片面積、減小功耗、節(jié)約成本，很多芯片采用了 IO復(fù)用技術(shù)，這一技術(shù)很好地解決芯片面積受限于IO個數(shù)的問題，但同時它也增加了內(nèi)部控制邏輯和外部控制10，對于某些芯片來說，三態(tài)輸入IO是一個更好的選擇，理論上說，一個2值 IO只能表征兩個邏輯狀態(tài)，表征3個邏輯狀態(tài)至少需要兩個10，而三態(tài)輸入IO用一個IO 就可以表征3個邏輯狀態(tài)，對于芯片來說，理論上可以減少1/3的輸入10，且內(nèi)控制邏輯也非常簡單，實質(zhì)上就是一個簡單的譯碼電路，這在很大程度上減小了芯片面積受限于IO個數(shù)的壓力，減小了芯片面積、降低了功耗、節(jié)約了成本。

發(fā)明內(nèi)容
本發(fā)明要解決的問題就在于針對現(xiàn)有技術(shù)問題，提供一種簡單的三態(tài)輸入電路。本發(fā)明提出的解決方案為本電路利用三極管的基極、集電極短接具有的二極管特性，分別將兩個差分放大器的其中一個輸入端偏置到兩個固定電壓，其兩個電壓差值為二極管的導(dǎo)通壓降& ,然后利用差分放大器對電壓差敏感的特性，對此電壓差值進(jìn)行放
大，輸出相應(yīng)的標(biāo)志信號，檢測輸入為高電平、低電平還是懸空，從而實現(xiàn)三態(tài)輸入。與現(xiàn)有技術(shù)相比，本發(fā)明的優(yōu)點(diǎn)就在于
1、性能優(yōu)異利用三極管的基極、集電極短接具有的二極管特性，提供一個穩(wěn)定的電壓差，為運(yùn)放的提供了可靠的輸入信號，PVT特性良好；
2、結(jié)構(gòu)簡單本發(fā)明中提出的電路只用到兩個差分放大器和一個電壓偏置電路，結(jié)構(gòu)非常簡單。


圖1是本發(fā)明的電路原理圖；
具體實施例方式
以下將結(jié)合附圖和具體實施對本發(fā)明做進(jìn)一步詳細(xì)說明
如圖ι所示，本發(fā)明的電路由四個部分組成，偏置電路BIAS1、BIAS2,全差分放大器 AMPUAMP2組成，此外Rl為輸入限流電阻。R2、R3相同，且阻值很大，其作用是當(dāng)輸入端In懸空時，將a偏置到,其中為電源電壓；R7、三極管Q4和R8組成偏置電路BIAS2，
該偏置電路將節(jié)點(diǎn)b點(diǎn)電壓偏置到‘+1^)/2 ,將節(jié)點(diǎn)c點(diǎn)電壓偏置到，即
b節(jié)點(diǎn)與c節(jié)點(diǎn)的電壓差為& ；三極管Ql、Q2、Q3和電阻R4、R5、R6組成的全差分放大器 AMPl，輸入分別為a和b，輸出分別為Zl和Zlb，三極管Q5、Q6、Q7和電阻R9、RIO、Rll組成的全差分放大器AMP2，輸入分別為a和c，輸出分別Z2和Z2b，這兩個放大器完全一樣，只是其中的一個輸入信號不同。 對于差分輸出信號Zl、Zlb和Z2、Z^，我們約定當(dāng)Zl-ZlbX)時為高電平，Zl_Zlb<0 是為低電平；當(dāng)Z2-Z2b>0時為高電平，Z2-Z2b<0是為低電平，如表1所示，H表示高電平，L 表示低電平。下面就三態(tài)輸入分別進(jìn)行討論 表1、真值表
InZl-ZlbZl-ZlbHLHLHL懸空、HH
1)、當(dāng)輸入端化為高電平H時，假設(shè)為Fm
由于R2、R3阻值很大，可以忽略，則此時a的電壓SFje,那么AMPl的輸入信號為
Va-V6 =^roJ^ v^ >0(1)
放大器AMP2的輸入信號為
由于放大器的增益較大，且為負(fù)值，使得Zl-Zlb<0，Z2-Z2b>0 JPAMPl輸出為低電平， AMP2輸出為高電平。 2)、當(dāng)輸入端h為低電平L時，假設(shè)為0
由于R2、R3阻值很大，可以忽略，則此時a的電壓為0，那么AMPl的輸入信號為
Va-Vs =O-flpt^ = -ImH^ < O(3)
‘6 2 2
放大器AMP2的輸入信號為
V-Va = Vm = ~Vf‘ >0(4)
c β 2 2
由于放大器的增益較大，且為負(fù)值，使得Zl-Zlb>0，Z2-Z2b<0 JPAMPl輸出為高電平， AMP2輸出低高電平。 3)、當(dāng)輸入端h懸空，或者接FaoO時
若輸入懸空時，電阻R2、R3可以將節(jié)點(diǎn)a偏置到；當(dāng)輸入接到^ /2，節(jié)點(diǎn)a的電壓同樣為&/2。此時放大器AMPl的輸入信號為
權(quán)利要求
1. 一種簡單的三態(tài)輸入電路，其特征在于由電阻(附)、(1 2)、(1 3)、(1 4)、(1 5)、(1 6)、(1 7)、(1 8)、(1 9)和三極管(Ql)、(Q2)、 (03)、(04)、(05)、(06)、(07)組成，111是輸入端口，連接到(1 1)，(1 1)、(1 2)、(1 3)以及(01)、 (Q6)的基極都連接到a，三極管(Ql)、(Q2)、(Q3)和電阻(R4)、(R5)、(R6)組成一個全差分放大器，輸入分別為(Ql)的基極a和(Q2)的基極b，輸出分別為(Ql)的集電極Zl和(Q2) 的集電極Zlb，三極管(Q5)、(Q6)、(Q7)和電阻(R9)、(RIO)、(Rll)組成另一個全差分放大器，輸入分別為(Q6)的基極a和(Q5)的基極c，輸出分別為(Q5)的集電極Z2和(Q6)的集電極Z2b，(R7)、(R8)和(Q4)是偏置電路，(Q4)的基極、集電極和(Q2)基極以及電阻(R7) 都連接到b，(Q4)的發(fā)射極、(Q5)的基極以及電阻(R8)都連接到c，兩個差分放大器的尾電流源偏置信號為Bias，分別連接到(Q3)、(Q7)的基極。
全文摘要
本發(fā)明公開了一種三態(tài)輸入電路，本電路利用三極管的基極、集電極短接具有的二極管特性，分別將兩個差分放大器的其中一個輸入端偏置到兩個固定電壓，其兩個電壓差值為二極管的導(dǎo)通壓降Vbe，然后利用差分放大器對電壓差敏感的特性，對此電壓差值進(jìn)行放大，輸出相應(yīng)的標(biāo)志信號，檢測輸入為高電平、低電平還是懸空，從而實現(xiàn)三態(tài)輸入。
文檔編號H03K19/0185GK102201807SQ20111008965
公開日2011年9月28日 申請日期2011年4月11日 優(yōu)先權(quán)日2011年4月11日
發(fā)明者蔣仁杰, 郭斌, 陳怒興 申請人:長沙景嘉微電子有限公司