專利名稱：一種模數(shù)轉(zhuǎn)換器時(shí)鐘電路的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及模數(shù)混合電路設(shè)計(jì)技術(shù)領(lǐng)域，具體涉及一種模數(shù)轉(zhuǎn)換器時(shí)鐘電路。
背景技術(shù)：
隨著模數(shù)混合電路設(shè)計(jì)領(lǐng)域的應(yīng)用，如何提高模擬電路的性能，如何提高ADC的 信噪比(SNR)、無(wú)雜散動(dòng)態(tài)范圍(SFDR)等性能。為ADC提供低抖動(dòng)時(shí)鐘能明顯提高ADC的 性能，為ADC提供各種時(shí)鐘可采用幾種方式1、由恒溫晶振直接提供，2、由數(shù)字邏輯電路產(chǎn) 生，3、由時(shí)鐘電路提供。首先由數(shù)字邏輯電路產(chǎn)生的時(shí)鐘抖動(dòng)大，不適合對(duì)ADC性能要求較 高的設(shè)備；由恒溫晶振直接提供是最優(yōu)的選擇，但對(duì)于一些特殊的頻率或頻率較高的時(shí)鐘 (超過(guò)200MHz)或同時(shí)要求多種頻率輸出存在一定的困難；而由常用頻率的恒溫晶振與時(shí)鐘 電路產(chǎn)生的時(shí)鐘可同時(shí)解決上述問(wèn)題，同時(shí)適用于采用外部時(shí)鐘輸入的設(shè)備。
發(fā)明內(nèi)容本實(shí)用新型要解決的技術(shù)問(wèn)題是提供一種模數(shù)轉(zhuǎn)換器時(shí)鐘電路，該模數(shù)轉(zhuǎn) 換器時(shí)鐘電路具有低輸入時(shí)鐘幅度(150mVpp 3. 3Vpp)，寬輸入頻率范圍(6. 6MHz 112. 5MHz)，產(chǎn)生頻率可數(shù)字編程控制(最高到900MHz)、產(chǎn)生低抖動(dòng)、多路同時(shí)輸出、LVTTL/ LVDS輸出信號(hào)的時(shí)鐘輸出等特點(diǎn)。為達(dá)到上述發(fā)明目的，本實(shí)用新型所采用的技術(shù)方案為提供一種模數(shù)轉(zhuǎn)換器時(shí) 鐘電路，其特征在于包括時(shí)鐘芯片、時(shí)鐘上變頻器件、時(shí)鐘緩沖模塊和數(shù)字邏輯控制單元； 所述時(shí)鐘上變頻器件的時(shí)鐘信號(hào)輸入端與時(shí)鐘芯片的輸出端相連接，時(shí)鐘芯片的輸入端與 來(lái)自晶振單元或外時(shí)鐘的時(shí)鐘信號(hào)相連接；所述述時(shí)鐘上變頻器件的時(shí)鐘信號(hào)輸出端與時(shí) 鐘緩沖模塊的信號(hào)輸入端；所述數(shù)字邏輯控制單元與時(shí)鐘上變頻器件相連接。綜上所述，本實(shí)用新型所提供的模數(shù)轉(zhuǎn)換器時(shí)鐘電路采用的時(shí)鐘上變頻器件及時(shí) 鐘緩沖模塊提供給多路ADC時(shí)鐘，同時(shí)通過(guò)數(shù)字邏輯控制單元控制產(chǎn)生所需的時(shí)鐘，具有 信號(hào)輸入頻率范圍廣、幅度寬，輸出頻率數(shù)字可編程、低抖動(dòng)、多路同時(shí)輸出、電路簡(jiǎn)單等特 點(diǎn)，可廣泛用于ADC設(shè)計(jì)中。

圖1為模數(shù)轉(zhuǎn)換器時(shí)鐘電路的原理簡(jiǎn)圖。
具體實(shí)施方式

以下結(jié)合附圖對(duì)本實(shí)用新型的具體實(shí)施方式
做詳細(xì)地描述如圖所示，該模數(shù)轉(zhuǎn)換器時(shí)鐘電路包括時(shí)鐘芯片、時(shí)鐘上變頻器件、時(shí)鐘緩沖模塊 和數(shù)字邏輯控制單元；所述時(shí)鐘上變頻器件的時(shí)鐘信號(hào)輸入端與時(shí)鐘芯片的輸出端相連 接，時(shí)鐘芯片的輸入端與來(lái)自晶振單元或外時(shí)鐘的時(shí)鐘信號(hào)相連接；所述述時(shí)鐘上變頻器件的時(shí)鐘信號(hào)輸出端與時(shí)鐘緩沖模塊的信號(hào)輸入端；所述數(shù)字邏輯控制單元與時(shí)鐘上變頻 器件相連接。本實(shí)用新型所提供的模數(shù)轉(zhuǎn)換器時(shí)鐘電路的工作原理如下由外部輸入時(shí)鐘或板 上晶振產(chǎn)生的時(shí)鐘(單端)提供給時(shí)鐘芯片(輸入時(shí)鐘幅度(150mVpp 3. 3Vpp)，寬輸入頻 率范圍(6. 6MHz 112. 5MHz))，產(chǎn)生LVTTL電平的時(shí)鐘；連接到時(shí)鐘上變頻芯片，由數(shù)字邏 輯控制單元通過(guò)SPI控制產(chǎn)生相應(yīng)的時(shí)鐘信號(hào)(頻率最高可到900MHz)，輸出LVDS電平信號(hào) 的時(shí)鐘提供給時(shí)鐘緩沖，時(shí)鐘緩沖產(chǎn)生LVDS電平或LVTTL電平時(shí)鐘，同時(shí)提供給多路ADC。本實(shí)用新型并不限于上述實(shí)例，在本實(shí)用新型的權(quán)利要求書(shū)所限定的范圍內(nèi)，本 領(lǐng)域技術(shù)人員不經(jīng)創(chuàng)造性勞動(dòng)即可做出的各種變形或修改均受本專利的保護(hù)。
權(quán)利要求1. 一種模數(shù)轉(zhuǎn)換器時(shí)鐘電路，其特征在于包括時(shí)鐘芯片、時(shí)鐘上變頻器件、時(shí)鐘緩沖 模塊和數(shù)字邏輯控制單元；所述時(shí)鐘上變頻器件的時(shí)鐘信號(hào)輸入端與時(shí)鐘芯片的輸出端相 連接，時(shí)鐘芯片的輸入端與來(lái)自晶振單元或外時(shí)鐘的時(shí)鐘信號(hào)相連接；所述述時(shí)鐘上變頻 器件的時(shí)鐘信號(hào)輸出端與時(shí)鐘緩沖模塊的信號(hào)輸入端；所述數(shù)字邏輯控制單元與時(shí)鐘上變 頻器件相連接。
專利摘要本實(shí)用新型公開(kāi)了一種模數(shù)轉(zhuǎn)換器時(shí)鐘電路，其特征在于包括時(shí)鐘芯片、時(shí)鐘上變頻器件、時(shí)鐘緩沖模塊和數(shù)字邏輯控制單元；所述時(shí)鐘上變頻器件的時(shí)鐘信號(hào)輸入端與時(shí)鐘芯片的輸出端相連接，時(shí)鐘芯片的輸入端與來(lái)自晶振單元或外時(shí)鐘的時(shí)鐘信號(hào)相連接；所述述時(shí)鐘上變頻器件的時(shí)鐘信號(hào)輸出端與時(shí)鐘緩沖模塊的信號(hào)輸入端；所述數(shù)字邏輯控制單元與時(shí)鐘上變頻器件相連接。該模數(shù)轉(zhuǎn)換器時(shí)鐘電路采用的時(shí)鐘上變頻器件及時(shí)鐘緩沖模塊提供給多路ADC時(shí)鐘，同時(shí)通過(guò)數(shù)字邏輯控制單元控制產(chǎn)生所需的時(shí)鐘，具有信號(hào)輸入頻率范圍廣、幅度寬，輸出頻率數(shù)字可編程、低抖動(dòng)、多路同時(shí)輸出、電路簡(jiǎn)單等特點(diǎn)，可廣泛用于ADC設(shè)計(jì)中。
文檔編號(hào)H03M1/12GK201887749SQ201020651378
公開(kāi)日2011年6月29日 申請(qǐng)日期2010年12月10日 優(yōu)先權(quán)日2010年12月10日
發(fā)明者夏思宇, 王翔, 肖紅 申請(qǐng)人:四川賽狄信息技術(shù)有限公司