專利名稱：基于fpga和高精度延遲技術(shù)的納秒數(shù)字延時同步機(jī)的制作方法
技術(shù)領(lǐng)域：
本實用新型涉及一種數(shù)字延時同步機(jī)，特別是涉及一種基于FPGA和高精度延遲 技術(shù)的納秒數(shù)字延時同步機(jī)。
背景技術(shù)：
現(xiàn)代精密物理實驗研究往往依賴于精密數(shù)字延時同步機(jī)來協(xié)調(diào)物理實驗過程所 涉及的多臺儀器設(shè)備之間的時序關(guān)系。目前，關(guān)于精密數(shù)字延時同步機(jī)的方案有相關(guān)文獻(xiàn)的報道。如《電子器件》2007年 12月發(fā)表了題為《用于超短激光脈沖技術(shù)的高精度數(shù)字延時同步機(jī)的研究》，還有《核電子 學(xué)與探測技術(shù)》2006年11月發(fā)表了題為《基于精度延遲技術(shù)的脈沖同步機(jī)研制》。他們都 是采用8253計數(shù)器法+模擬內(nèi)插延時技術(shù)的方式實現(xiàn)延時精度Ins的精密數(shù)字延時同步 機(jī)，和本實用新型采用基于可編程邏輯陣列(FPGA)和高精度可編程延遲芯片實現(xiàn)延時精 度Ins的技術(shù)方案不同。

實用新型內(nèi)容本實用新型的目的是為了解決物理實驗過程中多臺儀器設(shè)備之間的時序同步 問題以及多路同步延時調(diào)節(jié)精度達(dá)到Ins的指標(biāo)，采用一種新型的基于可編程邏輯陣列 (FPGA)和高精度可編程延遲芯片相結(jié)合的方案設(shè)計納秒數(shù)字延時同步機(jī)。實現(xiàn)原理以微處 理器為控制核心芯片，將每路延遲時間分成兩個部分，大于等于IOns整數(shù)倍的延遲時間用 FPGA控制實現(xiàn)，小于IOns的延遲時間用高精度可編程延遲芯片來實現(xiàn)，極大地提高了納秒 數(shù)字延時同步機(jī)的集成度和延時精度。為達(dá)到上述目的，本實用新型采用的技術(shù)方案是一種基于FPGA和高精度延遲技術(shù)的納秒數(shù)字延時同步機(jī)，包括微處理器、外觸發(fā) 電路模塊、FPGA控制模塊、高精度可編程延遲電路模塊、信號放大電路模塊，F(xiàn)PGA控制模 塊包含脈沖成形電路模塊、時序控制電路模塊、技術(shù)延遲電路模塊，微處理器分別與FPGA 控制模塊和高精度可編程延遲電路模塊相連，時序控制電路模塊、計數(shù)延遲電路模塊、高精 度可編程延遲電路模塊、信號放大電路模塊順序電連接，外觸發(fā)電路模塊、脈沖成形電路模 塊、時序控制電路模塊輸入端順序電連接，微處理器與高精度可編程延遲電路模塊電連接。所述外觸發(fā)電路模塊輸入端作為延時同步機(jī)觸發(fā)信號輸入端，信號放大電路模塊 輸出端作為延時同步機(jī)脈沖信號輸出端。所述外觸發(fā)電路模塊包括第一二極管D1、第二二極管D2、變壓器Tl、第一電阻R1、 第二電阻R2、第三電阻R3、第四電阻R4、第五電阻R5、光電耦合器U1，其中外觸發(fā)電路模塊 電路輸入端與變壓器Tl輸入端一端連接，變壓器Tl與第一二極管Dl陽極連接，第一二極 管Dl陰極接地，第一電阻R1、第二電阻R2組成的串聯(lián)電路，第三電阻R3與第一電阻R1、第 二電阻R2組成的串聯(lián)電路并聯(lián)，變壓器Tl輸出端與第三電阻R3與第一電阻Rl并聯(lián)端連 接，第一電阻Rl與第三電阻R3串聯(lián)連接端與第四電阻R4、第二二極管D2輸出端3點共接，
3第四電阻R4另一端接光電耦合器Ul輸入端，光電耦合器Ul輸出端接第五電阻R5，第五電 阻R5另一端接+5V電源，光電耦合器輸出端為外觸發(fā)電路模塊數(shù)輸出端，變壓器Tl另一輸 出端、第二電阻R2與第三電阻R3并聯(lián)端、第二二極管D2陽極、光電耦合器另一輸入端接 地。所述信號放大電路模塊包括第一電容Cl、第二電容C2、第三電容C3、第四電容C4、 第一電阻R1、第二電阻R2、第三電阻R3、第四電阻R4、第五電阻R5、脈沖變壓器Tl、電感Li、 場效應(yīng)管Q1、第一 PNP管Q2、第二 PNP管Q3，第一電容Cl與第一電阻Rl、第二電容C2與第 二電阻R2分別組成微分電路，第一電容Cl和第一電阻Rl連接端與電容第二電容C2連接， 第二電容C2與第二電阻R2連接端、第三電阻R3、場效應(yīng)管Ql柵極四端點連接，第三電阻 R3另一端、場效應(yīng)管Ql源極接地，電源VCC1、場效應(yīng)管Ql漏極分別與脈沖變壓器Tl輸入 端兩端連接，脈沖變壓器Tl輸出端、電感Li、第二 PNP管Q2基極順序連接，第二 PNP管Q2 發(fā)射極與第三PNP管Q3基極連接，第三PNP管Q3發(fā)射極與脈沖變壓器Tl另一輸出端、第 四電阻R4連接，第四電阻R4另一端接電源+5V，第三PNP管Q3集電極、第二 PNP管Q2集電 極、第五電阻R5、第三電容C3、第四電容C4共端點連接，第五電阻R5另一端接地，第三電容 C3、第四電容C4并聯(lián)輸出為模擬放大電路輸出端。從上述本實用新型的結(jié)構(gòu)特征可以看出，其優(yōu)點是采用FPGA和高精度可編程延 遲芯片相結(jié)合對觸發(fā)脈沖進(jìn)行多路延時極大地提高了儀器的集成度和延時精度。設(shè)計的低 抖動、快傳輸高頻模擬放大電路，減小了路與路之間的延時分散性，保證設(shè)備之間的時序同 步問題。

本實用新型將通過附圖比較以及結(jié)合實例的方式說明圖1納秒數(shù)字延時同步機(jī)的原理框圖。圖2外觸發(fā)輸入電路原理圖。圖3輸出模擬放大電路。圖4輸出脈沖波形。
具體實施方式
為了使本實用新型的目的、技術(shù)方案及優(yōu)點更加清楚明白，
以下結(jié)合附圖及實施 例，對本實用新型進(jìn)行進(jìn)一步詳細(xì)說明。應(yīng)當(dāng)理解，此處所描述的具體實施例僅用以解釋本 實用新型，并不用于限定本實用新型。總體設(shè)計首先微處理器對FPGA控制模塊中計數(shù)延遲電路模塊進(jìn)行大于等于 IOns的延遲時間總線方式并行設(shè)置(可以控制多路計數(shù)延遲電路，分別對每路信號進(jìn)行延 時時間設(shè)置，每個通道可以設(shè)置不同的延時時間)，同時對FPGA控制模塊中觸發(fā)時序控制 電路模塊進(jìn)行計數(shù)延時電路模塊使能信號的設(shè)置，然后對FPGA控制模塊中高精度可編程 延遲模塊進(jìn)行小于IOns的延遲時間總線方式并行設(shè)置。外觸發(fā)信號經(jīng)過外觸發(fā)電路模塊、 脈沖成形電路模塊、觸發(fā)時序控制電路模塊，計數(shù)延遲電路開始計數(shù)，計數(shù)滿后依次輸出脈 沖信號去觸發(fā)后級高精度可編程控制延遲模塊。高精度可編程控制延遲模塊輸出的LVTTL 脈沖信號經(jīng)過信號放大電路輸出帶50歐姆負(fù)載的TTL脈沖信號。經(jīng)信號輸出端輸出。[0018]如圖1所示，數(shù)字延時同步機(jī)包括微處理器、外觸發(fā)電路模塊、FPGA控制模塊、高 精度可編程延遲電路模塊、信號放大電路模塊。FPGA控制模塊包含脈沖成形電路模塊、時 序控制電路模塊、計數(shù)延遲電路模塊。高精度可編程延遲電路模塊包括多路高精度可編程 控制電路。信號放大電路模塊包括多路信號放大電路。計數(shù)延遲電路模塊包括多路計數(shù)延 遲電路。微處理器作為總控制芯片分別與時序控制電路模塊、計數(shù)延遲電路模塊、高精度可 編程延遲電路模塊相連。時序控制電路模塊、計數(shù)延遲電路模塊、高精度可編程延遲電路模 塊、信號放大電路模塊順序連接，外觸發(fā)電路模塊、脈沖成形電路模塊、時序控制電路模塊 輸入端順序連接。1.外觸發(fā)電路模塊外觸發(fā)電路模塊由脈沖變壓器衰減電路、光電耦合器組成。信號放大電路采用脈 沖變壓器耦合的方式實現(xiàn)脈沖信號的衰減。電路設(shè)計圖如圖2所示，包括第一二極管D1、 第二二極管D2、變壓器Tl、第一電阻R1、第二電阻R2、第三電阻R3、第四電阻R4、第五電阻 R5、光電耦合器U1，其中外觸發(fā)電路模塊電路輸入端與變壓器Tl輸入端一端連接，變壓器 Tl與第一二極管Dl陽極連接，第一二極管Dl陰極接地，第一電阻R1、第二電阻R2組成的 串聯(lián)電路，第三電阻R3與第一電阻R1、第二電阻R2組成的串聯(lián)電路并聯(lián)，變壓器Tl輸出端 與第三電阻R3與第一電阻Rl并聯(lián)端連接，第一電阻Rl與第三電阻R3串聯(lián)連接端與第四 電阻R4、第二二極管D2輸出端3點共接，第四電阻R4另一端接光電耦合器Ul輸入端，光電 耦合器Ul輸出端接第五電阻R5，第五電阻R5另一端接+5V電源，光電耦合器輸出端為外觸 發(fā)電路模塊數(shù)輸出端，變壓器Tl另一輸出端、第二電阻R2與第三電阻R3并聯(lián)端、第二二極 管D2陽極、光電耦合器另一輸入端接地。輸入衰減器由變壓器(Tl 初次級比值為2 1)、 電阻R1、電阻R2和電阻R3組成，外觸發(fā)信號經(jīng)過變壓器兩倍衰減后，經(jīng)過調(diào)節(jié)電阻Rl和 電阻R3的分壓比得到TTL電平。TTL電平經(jīng)過限流電阻R4送到光電藕合器Ul的輸入端。 光電藕合器Ul輸出下降沿信號作用于脈沖成形電路模塊輸入端產(chǎn)生延時觸發(fā)脈沖信號。2. FPGA控制模塊時序控制電路模塊接收到微處理器使能計數(shù)模塊的使能信號，控制要延遲的通道 完成通道延時時間的初始化設(shè)置。外觸發(fā)電路模塊的信號經(jīng)過脈沖成形電路模塊，將下降 沿信號反轉(zhuǎn)為上升沿觸發(fā)信號，通過時序控制電路模塊后觸發(fā)計數(shù)延遲電路模塊。技術(shù)延 遲電路模塊按照微處理器設(shè)定的延遲時間開始計數(shù)，計數(shù)滿后依次輸出脈沖信號去觸發(fā)后 級高精度可編程延遲模塊。3.高精度可編程延遲模塊高精度可編程延遲模塊包括多路高精度可編程控制電路。微處理器通過高精度可 編程延遲芯片10位并行端口進(jìn)行數(shù)據(jù)的初始化(芯片固有的使用方式)，步進(jìn)10ps，延時 范圍Ops lOMOps。延時精度理論上可以做到10ps，但是由于整個電路系統(tǒng)路與路之間的 延時晃動在50ps 200ps范圍，再結(jié)合任務(wù)需求。因此在使用本芯片時設(shè)置0 10240ps 之間的Ins步進(jìn)。4.信號放大電路模塊信號放大電路將高精度可編程延遲芯片產(chǎn)生的脈沖信號LVTTL電平進(jìn)行放大，并 且增加驅(qū)動能力。采用脈沖變壓器耦合的方式實現(xiàn)脈沖信號的放大。電路原理如圖3所示。 包括第一電容Cl、第二電容C2、第一電容Cl、第二電容C2、第一電阻R1、第二電阻R2、第三電阻R3、第四電阻R4、第五電阻R5、脈沖變壓器Tl、電感Li、場效應(yīng)管Ql、第一 PNP管Q2、第 二 PNP管Q3，第一電容Cl與第一電阻Rl、第二電容C2與第二電阻R2分別組成微分電路， 第一電容Cl和第一電阻Rl連接端與電容第二電容C2連接，第二電容C2與第二電阻R2連 接端、第三電阻R3、場效應(yīng)管Ql柵極四端點連接，第三電阻R3另一端、場效應(yīng)管Ql源極接 地，電源VCCl、場效應(yīng)管Ql漏極分別與脈沖變壓器Tl輸入端兩端連接，脈沖變壓器Tl輸出 端、電感Li、第二 PNP管Q2基極順序連接，第二 PNP管Q2發(fā)射極與第三PNP管Q3基極連 接，第三PNP管Q3發(fā)射極與脈沖變壓器Tl另一輸出端、第四電阻R4連接，第四電阻R4另 一端接電源+5V，第三PNP管Q3集電極、第二 PNP管Q2集電極、第五電阻R5、第三電容C3、 第四電容C4共端點連接，第五電阻R5另一端接地，第三電容C3、第四電容C4并聯(lián)輸出為模 擬放大電路輸出端。輸入信號通過電路中RC微分電路產(chǎn)生的正沿脈沖經(jīng)過場效應(yīng)管Ql放 大，輸出負(fù)脈沖經(jīng)過脈沖變壓器Tl耦合，次級輸出同向負(fù)脈沖觸發(fā)兩級PNP管Q2、Q3，最終 輸出TTL正脈沖(帶50Ω負(fù)載，用戶需求方被控制的儀器輸入負(fù)載決定的)。信號放大電 路模塊包括多路信號放大電路。5.微處理器微處理器作為主控機(jī)，控制FPGA中的時序控制電路模塊、技術(shù)延遲電路模塊和高 精度可編程延遲電路模塊，分別設(shè)置系統(tǒng)控制時序和延遲時間，微處理器通過總線分別控 制時序控制電路模塊，設(shè)置計數(shù)延遲電路使能信號脈沖。同時微處理器通過總線分別控制 計數(shù)延遲電路模塊和高精度可編程延遲電路模塊，設(shè)置通道延時時間。圖4是輸出脈沖波形。納秒延時同步機(jī)可以輸出一路零延時脈沖信號(CH1)，三 路獨立延時信號(CH2、CH3、CH4)共4路電信號(該處的獨立延時與前面的每個通道的總 線方式初始化設(shè)置值對應(yīng))，延時精度Ins。每路信號幅度大于5V，前沿小于3ns，路與路之 間延時晃動小于60ps。圖4中橫坐標(biāo)單位5ns/div，縱坐標(biāo)單位lV/div，1、2、3、4表示通道 CH1、CH2、CH3、CH4。本說明書中公開的所有特征，除了互相排斥的特征以外，均可以以任何方式組合。本說明書(包括任何附加權(quán)利要求、摘要和附圖)中公開的任一特征，除非特別敘 述，均可被其他等效或具有類似目的的替代特征加以替換。即，除非特別敘述，每個特征只 是一系列等效或類似特征中的一個例子而已。
權(quán)利要求1.一種基于FPGA和高精度延遲技術(shù)的納秒數(shù)字延時同步機(jī)，其特征在于包括微處理 器、外觸發(fā)電路模塊、FPGA控制模塊、高精度可編程延遲電路模塊、信號放大電路模塊，F(xiàn)PGA 控制模塊包含脈沖成形電路模塊、時序控制電路模塊、技術(shù)延遲電路模塊，微處理器分別與 FPGA控制模塊和高精度可編程延遲電路模塊相連，時序控制電路模塊、計數(shù)延遲電路模塊、 高精度控可編程制模塊、信號放大電路模塊順序電連接，外觸發(fā)電路模塊、脈沖成形電路模 塊、時序控制電路模塊輸入端順序電連接，微處理器與高精度可編程延遲電路模塊電連接。
2.根據(jù)權(quán)利要求1所述的一種基于FPGA和高精度延遲技術(shù)的納秒數(shù)字延時同步機(jī)，其 特征在于所述的外觸發(fā)電路模塊輸入端作為延時同步機(jī)觸發(fā)信號輸入端，信號放大電路模 塊輸出端作為延時同步機(jī)脈沖信號輸出端。
3.根據(jù)權(quán)利要求1所述的一種基于FPGA和高精度延遲技術(shù)的納秒數(shù)字延時同步機(jī)， 其特征在于所述外觸發(fā)電路模塊包括第一二極管(Dl)、第二二極管(D2)、變壓器(Tl)、第 一電阻(R1)、第二電阻(R2)、第三電阻(R3)、第四電阻(R4)、第五電阻(R5)、光電耦合器 (Ul)，其中外觸發(fā)電路模塊電路輸入端與變壓器(Tl)輸入端一端連接，變壓器(Tl)與第 一二極管(Dl)陽極連接，第一二極管(Dl)陰極接地，第一電阻(Rl)、第二電阻(R2)組成 的串聯(lián)電路，第三電阻(R3)與第一電阻(Rl)、第二電阻(R2)組成的串聯(lián)電路并聯(lián)，變壓器 (Tl)輸出端與第三電阻(R3)與第一電阻(Rl)并聯(lián)端連接，第一電阻(Rl)與第三電阻(R3) 串聯(lián)連接端與第四電阻(R4)、第二二極管(擬)輸出端3端共接，第四電阻(R4)另一端接光 電耦合器(Ul)輸入端，光電耦合器(Ul)輸出端接第五電阻(R5)，第五電阻(肪)另一端接 電源(+5V)，光電耦合器輸出端為外觸發(fā)電路模塊數(shù)輸出端，變壓器(Tl)另一輸出端、第二 電阻(R2)與第三電阻(R3)并聯(lián)端、第二二極管(D2)陽極、光電耦合器另一輸入端接地。
4.根據(jù)權(quán)利要求1所述的一種基于FPGA和高精度延遲技術(shù)的納秒數(shù)字延時同步機(jī)，其 特征在于所述信號放大電路模塊包括第一電容(Cl)、第二電容(C2)、第三電容(C3)、第四 電容(C4)、第一電阻(Rl)、第二電阻(R2)、第三電阻(R3)、第四電阻(R4)、第五電阻(R5)、 脈沖變壓器(Tl)、電感(Li)、場效應(yīng)管(Q1)、第一 PNP管(Q2)、第二 PNP管(Q3)，第一電容 (Cl)與第一電阻(Rl)、第二電容(C2)與第二電阻(R2)分別組成微分電路，第一電容(Cl) 和第一電阻(Rl)連接端與電容第二電容(C2)連接，第二電容(C2)與第二電阻(R2)連接 端、第三電阻(R3)、場效應(yīng)管Oil)柵極四端點連接，第三電阻(舊)另一端、場效應(yīng)管Oil) 源極接地，電源(VCCl)、場效應(yīng)管Oil)漏極分別與脈沖變壓器(Tl)輸入端兩端連接，脈沖 變壓器(Tl)輸出端、電感(Li)、第二 PNP管基極順序連接，第二 PNP管發(fā)射極與 第三PNP管O )基極連接，第三PNP管O )發(fā)射極與脈沖變壓器(Tl)另一輸出端、第四 電阻(R4)連接，第四電阻(R4)另一端接電源(+5V)，第三PNP管0^3)集電極、第二 PNP管 (Q2)集電極、第五電阻(R5)、第三電容(C3)、第四電容(C4)共端點連接，第五電阻(R5)另 一端接地，第三電容(C3)、第四電容(C4)并聯(lián)輸出為模擬放大電路輸出端。
專利摘要本實用新型涉及一種納秒數(shù)字延時同步機(jī)，特別是涉及一種基于FPGA和高精度延遲技術(shù)的納秒數(shù)字延時同步機(jī)。目的是為了解決物理實驗過程中多臺儀器設(shè)備之間時序同步問題以及多路同步延時調(diào)節(jié)精度達(dá)到1ns的指標(biāo)，采用一種新型的基于可編程邏輯陣列(FPGA)和高精度可編程延遲芯片相結(jié)合的方案設(shè)計納秒數(shù)字延時同步機(jī)，提高了納秒數(shù)字延時同步機(jī)的集成度和延時精度，保證設(shè)備之間的時序同步問題。本實用新型技術(shù)方案包括微處理器、外觸發(fā)電路模塊、FPGA控制模塊、高精度可編程延遲電路模塊、信號放大電路模塊，F(xiàn)PGA控制模塊包含脈沖成形電路模塊、時序控制電路模塊、計數(shù)延遲電路模塊。本實用新型應(yīng)用于高精度時序同步控制領(lǐng)域。
文檔編號H03K5/13GK201893762SQ20102063580
公開日2011年7月6日 申請日期2010年11月30日 優(yōu)先權(quán)日2010年11月30日
發(fā)明者丁明軍, 于治國, 代剛, 任青毅, 馮宗明, 馮莉, 葉超, 吳紅光, 張振濤, 曹寧翔, 曹科峰, 李亞維, 李巨, 李晏敏, 李璽欽, 梁川, 王衛(wèi), 王浩, 謝敏, 賈興, 趙娟, 鄧明海, 鄧維軍, 馬軍, 馬勛, 馬成剛, 黃斌, 黃雷, 龍燕 申請人:中國工程物理研究院流體物理研究所