專利名稱：一種高速共模不敏感電荷比較器電路的制作方法
技術(shù)領(lǐng)域：
本實用新型涉及一種比較器電路，尤其涉及一種運用于電荷耦合流水線模數(shù)轉(zhuǎn)換 器的一種高速共模不敏感電荷比較器電路。
背景技術(shù)：
隨著數(shù)字信號處理技術(shù)的不斷發(fā)展，電子系統(tǒng)的數(shù)字化和集成化是必然趨勢。然 而現(xiàn)實中的信號大都是連續(xù)變化的模擬量，需經(jīng)過模數(shù)轉(zhuǎn)換變成數(shù)字信號方可輸入到數(shù)字 系統(tǒng)中進行處理和控制，因而模數(shù)轉(zhuǎn)換器在未來的數(shù)字系統(tǒng)設(shè)計中是不可或缺的組成部 分。在寬帶通信、數(shù)字高清電視和雷達等應(yīng)用領(lǐng)域，系統(tǒng)要求模數(shù)轉(zhuǎn)換器同時具有非常高的 采樣速率和分辨率。這些應(yīng)用領(lǐng)域的便攜式終端產(chǎn)品對于模數(shù)轉(zhuǎn)換器的要求不僅要高采樣 速率和高分辨率，其功耗還應(yīng)該最小化。目前，能夠同時實現(xiàn)高采樣速率和高分辨率的模數(shù)轉(zhuǎn)換器結(jié)構(gòu)為流水線結(jié)構(gòu)模數(shù) 轉(zhuǎn)換器。流水線結(jié)構(gòu)是一種多級的轉(zhuǎn)換結(jié)構(gòu)，每一級使用低精度的基本結(jié)構(gòu)的模數(shù)轉(zhuǎn)換器， 輸入信號經(jīng)過逐級的處理，最后由每級的結(jié)果組合生成高精度的輸出。其基本思想就是把 總體上要求的轉(zhuǎn)換精度平均分配到每一級，每一級的轉(zhuǎn)換結(jié)果合并在一起可以得到最終的 轉(zhuǎn)換結(jié)果。由于流水線結(jié)構(gòu)模數(shù)轉(zhuǎn)換器可以在速度、功耗和芯片面積上實現(xiàn)最好的折中，因 此在實現(xiàn)較高精度的模數(shù)轉(zhuǎn)換時仍然能保持較高的速度和較低的功耗?，F(xiàn)有比較成熟的實現(xiàn)流水線結(jié)構(gòu)模數(shù)轉(zhuǎn)換器的方式是基于開關(guān)電容技術(shù)的流水 線結(jié)構(gòu)?；谠摷夹g(shù)的流水線模數(shù)轉(zhuǎn)換器中采樣保持電路和各個子級電路的工作也都必須 使用高增益和寬帶寬的運算放大器。模數(shù)轉(zhuǎn)換器的速度和處理精度取決于所使用高增益和 超寬帶寬的運算放大器負反饋的建立速度和精度。因此該類流水線結(jié)構(gòu)模數(shù)轉(zhuǎn)換器設(shè)計的 核心是所使用高增益和超寬帶寬的運算放大器的設(shè)計。這些高增益和寬帶寬運算放大器的 使用限制了開關(guān)電容流水線模數(shù)轉(zhuǎn)換器的速度和精度，成為該類模數(shù)轉(zhuǎn)換器性能提高的主 要限制瓶頸，并且精度不變的情況下模數(shù)轉(zhuǎn)換器功耗水平隨速度的提高呈直線上升趨勢。 要降低基于開關(guān)電容電路的流水線模數(shù)轉(zhuǎn)換器的功耗水平，最直接的方法就是減少或者消 去高增益和超寬帶寬的運算放大器的使用。電荷耦合流水線模數(shù)轉(zhuǎn)換器就是一種不使用高增益和超寬帶寬的運算放大器的 模數(shù)轉(zhuǎn)換器，該結(jié)構(gòu)模數(shù)轉(zhuǎn)換器具有低功耗特性同時又能實現(xiàn)高速度和高精度。電荷耦合 流水線模數(shù)轉(zhuǎn)換器采用電荷耦合信號處理技術(shù)。電路中，信號以電荷包的形式表示，電荷 包的大小代表不同大小的信號量，不同大小的電荷包在不同存儲節(jié)點間的存儲、傳輸、加/ 減、比較等處理實現(xiàn)信號處理功能。通過采用周期性的時鐘來驅(qū)動控制不同大小的電荷包 在不同存儲節(jié)點間的信號處理便可以實現(xiàn)模數(shù)轉(zhuǎn)換功能。一個電荷耦合流水線模數(shù)轉(zhuǎn)換器通常包括以下模塊(1) 一個電荷耦合采樣保持 電路，其用于將模擬輸入電壓轉(zhuǎn)換成對應(yīng)大小成比例的電荷包，并將電荷包傳輸給第一級 子級電路；(2) N級基于電荷耦合信號處理技術(shù)的子級流水線電路，其用于對采樣得到的電 荷包進行各種處理完成模數(shù)轉(zhuǎn)換和余量放大，并將每一個子級電路的輸出數(shù)字碼輸入到延時同步寄存器，且每一個子級電路輸出的電荷包進入下一級重復上述過程；(3)最后一級 (第N+1級)電荷耦合子級流水線電路，其將第N級傳輸過來的電荷包重新轉(zhuǎn)換成電壓信 號，并進行最后一級的模數(shù)轉(zhuǎn)換工作，并將本級電路的輸出數(shù)字碼輸入到延時同步寄存器， 該級電路只完成模數(shù)轉(zhuǎn)換，不進行余量放大；(4)延時同步寄存器，其用于對每個子流水級 輸出的數(shù)字碼進行延時對準，并將對齊的數(shù)字碼輸入到數(shù)字校正模塊；(5)數(shù)字校正電路 模塊，其用于接收同步寄存器的輸出數(shù)字碼，將接收的數(shù)字碼進行移位相加，以得到模數(shù)轉(zhuǎn) 換器數(shù)字輸出碼；(6)時鐘信號產(chǎn)生電路，其用于提供前述所有電路模塊工作需要的時鐘 信號；(7)基準信號產(chǎn)生電路，其用于提供前述所有電路模塊工作需要的基準信號和偏置 信號。要實現(xiàn)超高速和超高精度的電荷耦合流水線模數(shù)轉(zhuǎn)換器，最核心的一個問題就是電 荷包的存儲傳輸、比較量化以及加減運算等關(guān)鍵步驟在現(xiàn)有的工藝條件下(特別是普通 CMOS工藝)能夠高效并精確地實現(xiàn)。在電荷耦合流水線模數(shù)轉(zhuǎn)換器中，各級電荷耦合流水線子級電路由本級電荷傳輸 控制開關(guān)、2個電荷物理存儲節(jié)點、多個連接到電荷存儲節(jié)點的電荷存儲元件、多個比較器、 多個受比較器輸出結(jié)果控制的基準電荷選擇電路在控制時鐘的控制下構(gòu)成。各級流水線子 級電路的工作過程中，電荷的傳輸、加/減、比較量化等功能均圍繞各子級的電荷物理存儲 節(jié)點進行。對于采用全差分結(jié)構(gòu)實現(xiàn)的電荷耦合流水線模數(shù)轉(zhuǎn)換器來說，信號處理在兩個信 號狀態(tài)以共模信號為中心互補對稱的正、負信號處理通路上同步進行，最后以兩個信號通 道處理結(jié)果的差值作為最終處理結(jié)果。在現(xiàn)有的CMOS工藝條件下，由于工藝波動隨機性以 及其他各類非理性因素的存在，所實現(xiàn)的各級電荷耦合子級流水線電路的共模信號不能嚴 格相等，而是存在一定的共模誤差。在模數(shù)轉(zhuǎn)換器的各級電荷耦合子級流水線電路中均會使用大量的電荷比較器電 路，電荷比較器的量化速度和精度對電荷耦合流水線模數(shù)轉(zhuǎn)換器的速度和精度有直接影 響。因此，為保證模數(shù)轉(zhuǎn)換器中電荷包比較量化速度和精度，有必要提供一種高速共模不敏 感電荷比較器電路。
發(fā)明內(nèi)容本實用新型的目的是克服現(xiàn)有技術(shù)中存在的不足，提供一種可運用于全差分結(jié)構(gòu) 電荷耦合流水線模數(shù)轉(zhuǎn)換器中的一種高速共模不敏感電荷比較器電路。按照本實用新型提供的技術(shù)方案，所述高速共模不敏感電荷比較器電路包括對 輸入電荷包信號進行檢測并得到相應(yīng)電壓信號的電荷檢測開關(guān)、對檢測得到的電壓信號進 行處理得到差分電壓信號的共模不敏感信號檢測電路，以及對所述差分電壓信號進行比較 得到比較量化結(jié)果的電壓比較器；所述電荷檢測開關(guān)的輸出連接到共模不敏感信號檢測電 路的輸入端，共模不敏感信號檢測電路的輸出端連接到電壓比較器電路的輸入端。所述電荷檢測開關(guān)采用一個受采樣時鐘控制的源跟隨器電路完成，所述源跟隨器 電路的輸入端連接到待檢測電荷包物理存儲節(jié)點，源跟隨器的電壓輸出端為電荷檢測開關(guān) 的電壓輸出端。若電荷包以電子負電荷的形式進行傳輸，則所述電荷檢測開關(guān)由NMOS管構(gòu)成；若 電荷包以正電荷的形式進行傳輸，則所述電荷檢測開關(guān)由PMOS管構(gòu)成。
5[0014]所述共模不敏感信號檢測電路包括電荷檢測開關(guān)檢測得到的待比較正輸入信號 和負輸入信號分別通過第一開關(guān)和第二開關(guān)連接到第一電容的頂極板和第二電容的頂極 板；電荷檢測開關(guān)檢測得到的正基準信號和負基準信號分別通過第三開關(guān)和第四開關(guān)連接 到第一電容的頂極板和第二電容的頂極板；復位信號通過第五開關(guān)和第六開關(guān)連接到第一 電容的底極板和第二電容的底極板；第一電容的底極板和第二電容的底極板分別為共模不 敏感信號檢測電路的差分正負信號輸出端；所述第三開關(guān)和第四開關(guān)受第一時鐘CP控制， 第一、二、五、六開關(guān)均受第二時鐘控制，第一時鐘和第二時鐘為兩相不交疊時鐘；所述第 一 第六開關(guān)采用MOS開關(guān)或CMOS開關(guān)實現(xiàn)。所述電壓比較器包括一個前置差分運算放大器、信號傳輸開關(guān)、一個交叉鎖存比 較器和兩個或非門；前置差分運算放大器的輸出連接到信號傳輸開關(guān)，信號傳輸開關(guān)的輸 出連接到交叉鎖存比較器的輸入端，交叉鎖存比較器的差分輸出連接到兩個或非門得到最 后比較結(jié)果。所述前置差分運算放大器包括5個NMOS管，第一 NMOS管和第二 NMOS管為差分輸 入對管，第三NMOS管和第四NMOS管采用有源負載形式，第五NMOS管在電流vbc的偏置下 構(gòu)成電流源，差分輸入信號分別連接到第一 NMOS管和第二 NMOS管的柵極，第三NMOS管和 第四NMOS管的源極為前置差分運算放大器的負、正差分輸出端；信號傳輸開關(guān)包括兩個CMOS傳輸門；交叉鎖存比較器包括3個NMOS管和3個PMOS管，第六NMOS管為時鐘控制開關(guān)， 第六NMOS管源端接地、漏端連接到第七NMOS管、第八NMOS管的源端；第一 PMOS管為時鐘 控制開關(guān)，第一 PMOS管源端接電源、漏端連接到第二 PMOS管和第三PMOS管的源端；第七 NMOS管、第八NMOS管、第二 PMOS管和第三PMOS管連接成交叉耦合的兩個反相器形式；所 述兩個反相器的輸入連接到信號傳輸開關(guān)，兩個反相器的輸出連接或非門得到最后比較結(jié)
^ ο本實用新型的優(yōu)點是該比較器電路在提供了高速電荷比較量化的同時，具有輸 入共模信號不敏感特性，具有非常寬的輸入共模范圍，特別適用于高速高精度電荷耦合流 水線模數(shù)轉(zhuǎn)換器應(yīng)用。

圖1為本實用新型高速共模不敏感電荷比較器電路結(jié)構(gòu)框圖；圖2為本實用新型電荷檢測開關(guān)電路原理圖；圖3為本實用新型共模不敏感信號檢測電路原理圖；圖4為本實用新型電壓比較器電路原理圖；圖5為本實用新型在500MHz采樣時鐘控制下的仿真波形圖；圖6為本實用新型在1. 5位/級電荷耦合子級流水線電路中的應(yīng)用圖。
具體實施方式
下面將結(jié)合附圖對本實用新型優(yōu)選實施方案進行詳細說明。由于電荷耦合流水線模數(shù)轉(zhuǎn)換器中各級電荷耦合子級流水線電路工作時，電荷的 傳輸、加/減、比較量化等功能均圍繞各子級流水線電路的電荷物理存儲節(jié)點進行。對存儲
6在兩個差分電荷包進行比較量化的工作，可以通過感應(yīng)電荷物理存儲節(jié)點上的由于電荷包 大小不同而引起的電壓變化來實現(xiàn)。因為電荷物理存儲節(jié)點的電荷存儲電容為固定制，由 Q = C*V知，C不變時電荷Q的變化可以通過電壓V變化表現(xiàn)。因此，通過對電荷物理存儲 節(jié)點上的由于電荷包大小不同而引起的電壓變化進行量化，可以達到對電荷耦合子級流水 線電路中差分電荷信號進行比較量化的目的。要實現(xiàn)上述對對電荷耦合子級流水線電路中差分電荷信號的高速高精度比較量 化，首先需要對所述差分電荷信號由于電荷包大小不同而引起的電壓變化量進行檢測，然 后采用現(xiàn)有比較成熟的電壓比較器對檢測得到的電壓變化量進行量化，得到最終的量化結(jié)
^ ο圖1所示為本實用新型高速共模不敏感電荷比較器電路結(jié)構(gòu)框圖。比較器電路 000包括4個電荷檢測開關(guān)100 103、一個共模不敏感信號檢測電路110和一個電壓比較 器120。4個電荷檢測開關(guān)用于對待比較輸入電荷包信號進行檢測，得到相應(yīng)的電壓信號； 共模不敏感信號檢測電路用于對所述檢測得到的電壓信號共模電壓量進行處理，得到差分 電壓信號；電壓比較器對所述差分電壓信號進行比較得到比較量化結(jié)果。圖1所示電路工作原理如下待比較輸入電荷信號Qip與Qin分別為電荷檢測開 關(guān)100和102檢測，得到對應(yīng)的電壓信號Vip和Vin ；用于和輸入電荷信號進行比較的基準 信號RP與Rn分別為電荷檢測開關(guān)101和103檢測，得到相應(yīng)的基準電壓信號Vp和Vn ；檢 測得到的電壓信號Vip、ViruVp和Vn為共模不敏感信號檢測電路110處理，得到與輸入共 模信號大小無關(guān)的差分電壓信號Vi+和Vi-；最后Vi+和Vi-進入電壓比較器120，電壓比 較器120對所述差分電壓信號進行比較得到比較量化結(jié)果D和Dn。圖2所示為本實用新型高速共模不敏感電荷比較器電路中所使用的電荷檢測開 關(guān)電路原理圖。電荷檢測開關(guān)電路為一個時鐘控制的源跟隨器電路。MOS管201和203組 成一個源跟隨器電路，MOS管202為一個由時鐘控制的開關(guān)。Qip連接到待檢測電荷包物理 存儲節(jié)點，為源跟隨器的輸入信號；cpl為控制時鐘；Vb為源跟隨器的偏置電壓。圖2所示電路工作原理如下當時鐘cpl為高時，電荷檢測開關(guān)電路處于導通正常 檢測狀態(tài)，NMOS管202導通，由NMOS管201和203組成的源跟隨器電路開始正常工作，電 荷包物理存儲節(jié)點上的電荷感應(yīng)信號Qip的變化將會通過所述源跟隨器響應(yīng)，得到所述源 跟隨器的輸出電壓信號Vip ；當時鐘cpl為低時，電荷檢測開關(guān)電路處于關(guān)斷不工作狀態(tài)， NMOS管202截至，由NMOS管201和203組成的源跟隨器電路不能正常工作，所述源跟隨器 的輸出電壓信號Vip被NMOS管203拉低到地。圖2所示電路適用于電荷包以電子負電荷的形式進行傳輸?shù)碾姾神詈狭魉€模 數(shù)轉(zhuǎn)換器電路中，對于以正電荷形式進行傳輸?shù)碾娐分袑OS的屬性由N型換為P型便可 以實現(xiàn)同樣功能。電路中控制開關(guān)MOS管202還可以采用互補CMOS開關(guān)的形式，以達到更 好的電壓信號傳輸特性。圖2所示電路中輸入信號Qip將連接到電荷耦合子級流水線電路中兩個差分互補 電荷包物理存儲節(jié)點。若采用普通MOS采樣開關(guān)管的源極或漏極連接到差分互補電荷存儲 節(jié)點，一旦采樣開關(guān)另外一端存在一個電荷注入和泄放通道，則差分互補電荷包物理存儲 節(jié)點上所存儲的電荷會通過MOS采樣開關(guān)管的源極或漏極和采樣開關(guān)另外一端的電路發(fā) 生電荷分享作用，使差分互補電荷存儲節(jié)點上所存儲的電荷發(fā)生變化，從而使檢測得到的電壓信號大小發(fā)生誤差。而采用時鐘控制源跟隨器電路對信號進行檢測，由于源跟隨器電 路的輸入信號連接到MOS管的柵極，不存在電荷注入和泄放通道，因此不會使差分互補電 荷存儲節(jié)點上所存儲的電荷會發(fā)生變化，從而可以對共模信號實現(xiàn)準確采樣。如圖3所示，共模不敏感信號檢測電路基本結(jié)構(gòu)為普通開關(guān)電容信號檢測電路， 時鐘cp和cpl為兩相不交疊時鐘。電荷檢測開關(guān)檢測得到的待比較正輸入信號Vip和負輸 入信號Vin分別通過第一和第二開關(guān)連接到第一電容33p的頂極板32p和第二電容33η的 頂極板32η ；電荷檢測開關(guān)檢測得到的正基準信號Vp和負基準信號Vn分別通過第三和第 四開關(guān)連接到第一電容33ρ的頂極板32ρ和第二電容33η的頂極板32η ；復位信號Vset通 過第五和第六開關(guān)連接到第一電容33ρ的底極板和第二電容33η的底極板；第一電容33ρ 的底極板和第二電容33η的底極板分別為為共模不敏感信號檢測電路的差分正負信號輸 出端；第三和第四開關(guān)受時鐘cp控制，其余開關(guān)均受時鐘cpl控制；電路所使用的開關(guān)采 用普通MOS開關(guān)或CMOS開關(guān)即可實現(xiàn)。上述電路的工作原理為當時鐘處于cpl相時，開關(guān)單元電路對輸入信號Vip與 Vin進行采樣，Vip與Vin信號被采樣到采樣電容33p和33η上；當時鐘處于cp相時，存儲 在采樣電容33p和33η之上的采樣得到輸入信號Vip與Vin將會別被基準信號Vp與Vn迭 加并作為Vi+與Vi-的輸出，輸出到后級電壓比較器電路中。圖中電路所使用的開關(guān)采用 普通MOS開關(guān)或CMOS開關(guān)即可實現(xiàn)。對于圖3中電路，當時鐘處于cpl相時Vi+ = Vi- = Vset當時鐘處于cp相時Vi+ = Vset-(Vip-Vp)；Vi- = Vset-(Vin-Vn)；Vd = Vi+-Vi- = Vp-Vn- (Vip-Vin)；其中Vp 電荷檢測開關(guān)檢測得到的正基準信號；Vn:電荷檢測開關(guān)檢測得到的負基準信號；；Vip 電荷檢測開關(guān)檢測得到的待比較正輸入信號；Vin 電荷檢測開關(guān)檢測得到的待比較負輸入信號。可以看出本實用新型共模不敏感信號檢測電路的輸出差分信號Vd大小為 Vp-Vn-(Vip-Vin)，與輸入信號共模電平無關(guān)。同時后續(xù)電壓比較器比較的電壓量為輸入差 分信號的差值Vip-Vin與基準信號的差值Vp-Vn。要實現(xiàn)對輸入差分信號Vip-Vin的量化 比較，只需調(diào)整基準信號的差值Vp-Vn，便可以實現(xiàn)不同狀態(tài)的比較結(jié)果。圖4所示為一種可以應(yīng)用于本實用新型的高速電壓比較器電路原理圖。該電壓比 較器電路包括一個前置差分運算放大器41、信號傳輸開關(guān)42、一個交叉鎖存比較器43和兩 個或非門44。前置差分運算放大器41的輸出連接到信號傳輸開關(guān)42，信號傳輸開關(guān)42的 輸出連接到交叉鎖存比較器43的輸入端，交叉鎖存比較器43的差分輸出連接兩個或非門 44得到最后比較結(jié)果。其中，前置差分運算放大器41包括5個NMOS管，第一和第二 NMOS管NO和N3為 差分輸入對管，第三和第四NMOS管N8和N9采用有源負載形式，第五NMOS管N2在vbc的
8偏置下構(gòu)成電流源，差分輸入信號分別連接到第一和第二 NMOS管NO和N3的柵極，第三和 第四NMOS管N8和N9的源極為前置差分運算放大器41的負正差分輸出端。信號傳輸開關(guān) 42由兩個CMOS傳輸門構(gòu)成。交叉鎖存比較器43由3個NMOS管和3個PMOS管構(gòu)成；第六 NMOS管N4為時鐘控制開關(guān)，其源端接地、漏端連接到第七和第八NMOS管的源端；第一 PMOS 管P2為時鐘控制開關(guān)，其源端接電源、漏端連接到第二和第三PMOS管的源端；第七NMOS管 附、第八NMOS管N7、第二 PMOS管PO和第三PMOS管Pl四個MOS管連接成交叉耦合的兩個 反相器形式；兩個反相器的輸入連接到信號傳輸開關(guān)42，兩個反相器的輸出連接兩個或非 門44得到最后比較結(jié)果。前置運放將輸入信號進行預放大，同時使“回踢”(kickback)效應(yīng)最小化。前置運 放的放大倍數(shù)一般小于10，因為高的增益會犧牲比較器的速度。交叉鎖存比較器利用正反 饋原理對前置運放的輸出信號進一步放大，使之變成全擺幅的數(shù)字信號。最后兩個或非門 用于對鎖存比較器的輸出信號進行整形，使之成為真正的數(shù)字信號，同時在CP為高電平時 將比較器的輸出復位為低電平以減小后續(xù)電路的功耗。比較器的工作受時鐘cp控制。cp為高電平時，前置運放將輸入信號進行預放大， 同時將信號傳送到鎖存比較器兩輸入端，此時比較器輸出為低電平的復位信號；當CP為低 電平時，前置運放的預放大信號被斷開，鎖存比較器將CP高電平時存儲的信號進行比較， 比較器輸出比較結(jié)果。在輸入信號為IOOMHz正弦波信號，工作時鐘為500MHz的條件下，比較器的輸入 輸出波形如圖5所示，可以看出，比較器正確的實現(xiàn)了比較功能，工作速度和精度均滿足要 求。圖6中1. 5位/級電荷耦合子級流水線電路由全差分的信號處理通道60p和60η 構(gòu)成，整個電路包括2個本級電荷傳輸控制開關(guān)(61ρ和61η)、2個電荷存儲節(jié)點(64ρ和 64η)、6個連接到電荷存儲節(jié)點的電荷存儲電容、2個比較器，2個受比較器輸出結(jié)果控制的 基準電荷選擇電路(63ρ和63η)，2個連接到本級電荷存儲節(jié)點的下一級子級電路的電荷傳 輸控制開關(guān)(62ρ和62η)。電路正常工作時，前級差分電荷包首先通過61ρ和61η傳輸并存 儲在本級電荷存儲節(jié)點64ρ和64η，比較器對差分電荷包輸入所引起的節(jié)點64ρ和64η之間 的電壓差變化量與基準信號Vrp和Vrn進行比較，得到本級2位量化輸出數(shù)字碼DlDO ；數(shù) 字輸出碼DlDO將輸出到延時同步寄存器，同時DlDO還將會控制本級的基準信號選擇電路 61ρ和63η，使它們分別產(chǎn)生一對互補的基準信號分別控制本級正負端電荷加減電容底板， 對由前級傳輸?shù)奖炯壍牟罘蛛姾砂M行相應(yīng)大小的加減處理，得到本級差分余量電荷包； 最后，電路完成本級差分余量電荷包由本級向下一級傳輸，復位信號Vset對本級差分電荷 存儲節(jié)點64ρ和64η進行復位，完成1. 5bit/級電荷耦合流水線子級電路一個完整時鐘周 期的工作。
權(quán)利要求一種高速共模不敏感電荷比較器電路，其特征是包括對輸入電荷包信號進行檢測并得到相應(yīng)電壓信號的電荷檢測開關(guān)、對檢測得到的電壓信號進行處理得到差分電壓信號的共模不敏感信號檢測電路，以及對所述差分電壓信號進行比較得到比較量化結(jié)果的電壓比較器；所述電荷檢測開關(guān)的輸出連接到共模不敏感信號檢測電路的輸入端，共模不敏感信號檢測電路的輸出端連接到電壓比較器電路的輸入端。
2.根據(jù)權(quán)利要求1所述高速共模不敏感電荷比較器電路，其特征在于所述電荷檢測開 關(guān)采用一個受采樣時鐘控制的源跟隨器電路完成，所述源跟隨器電路的輸入端連接到待檢 測電荷包物理存儲節(jié)點，源跟隨器的電壓輸出端為電荷檢測開關(guān)的電壓輸出端。
3.根據(jù)權(quán)利要求1所述高速共模不敏感電荷比較器電路，其特征在于若電荷包以電 子負電荷的形式進行傳輸，則所述電荷檢測開關(guān)由NM0S管構(gòu)成；若電荷包以正電荷的形式 進行傳輸，則所述電荷檢測開關(guān)由PM0S管構(gòu)成。
4.根據(jù)權(quán)利要求1所述高速共模不敏感電荷比較器電路，其特征在于所述共模不敏 感信號檢測電路包括電荷檢測開關(guān)檢測得到的待比較正輸入信號(Vip)和負輸入信號 (Vin)分別通過第一開關(guān)和第二開關(guān)連接到第一電容(33p)的頂極板和第二電容(33n)的 頂極板；電荷檢測開關(guān)檢測得到的正基準信號(Vp)和負基準信號(Vn)分別通過第三開關(guān) 和第四開關(guān)連接到第一電容(33p)的頂極板和第二電容(33n)的頂極板；復位信號(Vset) 通過第五開關(guān)和第六開關(guān)連接到第一電容(33p)的底極板和第二電容(33n)的底極板；第 一電容(33p)的底極板和第二電容(33n)的底極板分別為為共模不敏感信號檢測電路的 差分正負信號輸出端；所述第三開關(guān)和第四開關(guān)受第一時鐘(cp)控制，第一、二、五、六開 關(guān)均受第二時鐘(cpl)控制，第一時鐘(cp)和第二時鐘(cpl)為兩相不交疊時鐘；所述第 一 第六開關(guān)采用M0S開關(guān)或CMOS開關(guān)實現(xiàn)。
5.根據(jù)權(quán)利要求1所述高速共模不敏感電荷比較器電路，其特征在于所述電壓比較器 包括一個前置差分運算放大器(51)、信號傳輸開關(guān)(52)、一個交叉鎖存比較器(53)和兩 個或非門(54)；前置差分運算放大器(51)的輸出連接到信號傳輸開關(guān)(52)，信號傳輸開關(guān) (52)的輸出連接到交叉鎖存比較器(53)的輸入端，交叉鎖存比較器(53)的差分輸出連接 到兩個或非門(54)得到最后比較結(jié)果。
6.根據(jù)權(quán)利要求5所述高速共模不敏感電荷比較器電路，其特征在于所述前置差分運 算放大器(51)包括5個NM0S管，第一 NM0S管(NO)和第二 NM0S管(N3)為差分輸入對管， 第三NM0S管(N8)和第四NM0S管(N9)采用有源負載形式，第五NM0S管(N2)在電流(vbc) 的偏置下構(gòu)成電流源，差分輸入信號分別連接到第一 NM0S管(NO)和第二 NM0S管(N3)的 柵極，第三NM0S管(N8)和第四NM0S管(N9)的源極為前置差分運算放大器(51)的負、正 差分輸出端；信號傳輸開關(guān)(52)包括兩個CMOS傳輸門；交叉鎖存比較器(53)包括3個NM0S管和3個PM0S管，第六NM0S管(N4)為時鐘控制 開關(guān)，第六NM0S管(N4)源端接地、漏端連接到第七NM0S管(m)、第八NM0S管(N7)的源 端；第一 PM0S管(P2)為時鐘控制開關(guān)，第一 PM0S管(P2)源端接電源、漏端連接到第PM0S 管(P0)和第三PM0S管(P1)的源端；第七NM0S管(N1)、第八NM0S管(N7)、第二 PM0S管 (P0)和第三PM0S管(P1)連接成交叉耦合的兩個反相器形式；所述兩個反相器的輸入連接到信號傳輸開關(guān)(52)，兩個反相器的輸出連接或非門(54)得到最后比較結(jié)果。
專利摘要本實用新型提供了一種應(yīng)用于電荷耦合流水線模數(shù)轉(zhuǎn)換器中各級電荷耦合子級流水電路的高速共模不敏感電荷比較器電路，該比較器電路包括4個電荷檢測開關(guān)、一個共模不敏感信號檢測電路和一個電壓比較器。該比較器電路在提供了高速電荷比較量化的同時，具有輸入共模信號不敏感特性，具有非常寬的輸入共模范圍，特別適用于高速高精度電荷耦合流水線模數(shù)轉(zhuǎn)換器應(yīng)用。
文檔編號H03M1/34GK201766574SQ20102050112
公開日2011年3月16日 申請日期2010年8月18日 優(yōu)先權(quán)日2010年8月18日
發(fā)明者于宗光, 季惠才, 陳珍海, 黃嵩人 申請人:中國電子科技集團公司第五十八研究所