專利名稱：一種針對(duì)失調(diào)消除電路的集成電路布局方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路布局方法，尤其涉及針對(duì)失調(diào)消除電路布局。
背景技術(shù)：
在模擬電路設(shè)計(jì)過程中，經(jīng)常會(huì)遇到“直流失調(diào)”的問題。直流失調(diào)或者是由系統(tǒng) 所引起，如無線接收機(jī)中，射頻信號(hào)經(jīng)過下變頻后會(huì)包含有直流失調(diào)成分；或者是由器件制 造工藝中的不匹配問題而引起，如采用平面工藝實(shí)現(xiàn)的集成全差分運(yùn)算放大器的輸入器件 不匹配，會(huì)引入失調(diào)電壓。不管由于何種原因，“直流失調(diào)”是非理想效應(yīng)，是系統(tǒng)和電路設(shè)計(jì)者所不期望看 到的現(xiàn)象，因?yàn)橹绷魇д{(diào)很有可能會(huì)破壞有用信號(hào)，占用過多功率從而影響系統(tǒng)效率。但是，直流失調(diào)在電路中的出現(xiàn)往往是不可避免的，因而電路設(shè)計(jì)者發(fā)明出各種 電路來消除直流失調(diào)，這類電路被稱為失調(diào)消除電路。失調(diào)消除電路可以分為兩大類型，一類是，若系統(tǒng)設(shè)計(jì)中存在空閑時(shí)間(如通信 系統(tǒng)中，發(fā)送兩個(gè)幀之間的時(shí)間間隔)，則可以利用這一時(shí)間，通過一定時(shí)序?qū)⑹д{(diào)電壓存 儲(chǔ)在電容上，在系統(tǒng)正常工作時(shí)，存儲(chǔ)在電容上的失調(diào)電壓會(huì)與系統(tǒng)失調(diào)相抵消，從而消除 失調(diào)；另一類是，若系統(tǒng)連續(xù)工作，往往會(huì)采用級(jí)間隔直電容或者直流反饋環(huán)路(servo)來 實(shí)現(xiàn)失調(diào)消除，其基本思想是讓信號(hào)通過高通濾波器，把直流信號(hào)當(dāng)做低頻信號(hào)過濾掉。第二種類型與第一種類型相比，具有電路結(jié)構(gòu)簡(jiǎn)單，失調(diào)消除比較徹底等優(yōu)點(diǎn)。但 是其缺點(diǎn)在于，為了得到很低的高通截止頻率，需要很大的電容及電阻值，這要占用很大的 面積，從而增加了成本，甚至很難被集成。目前，通常采用第二種類型的失調(diào)消除電路(隔直電容或直流反饋回路)來消除 直流失調(diào)，圖1是現(xiàn)有技術(shù)中采用隔直電容來消除直流失調(diào)的電路結(jié)構(gòu)示意圖，圖2是現(xiàn)有 技術(shù)中采用直流反饋環(huán)路來消除直流失調(diào)的電路結(jié)構(gòu)示意圖。圖1中，隔直電容C、偏置電阻R組成了一個(gè)一階高通濾波器，其截止頻率為1/ (2 π RC)。前一級(jí)電路輸出包含直流失調(diào)的正弦波信號(hào)(al點(diǎn)信號(hào))，經(jīng)過一階高通濾波器 后消除了該直流失調(diào)，只保留了正弦波信號(hào)(bl點(diǎn)信號(hào))。圖2中，具有直流失調(diào)的信號(hào)從a2點(diǎn)輸入，經(jīng)過主電路后，有用信號(hào)和直流失調(diào)部 分同時(shí)被主電路處理并輸出。該輸出信號(hào)經(jīng)過反饋環(huán)路后，有用信號(hào)被濾掉，剩下直流失調(diào) 的部分(即b2點(diǎn)信號(hào))。然后a2點(diǎn)信號(hào)與b2點(diǎn)信號(hào)在主電路之前進(jìn)行相減運(yùn)算，結(jié)果得 到有用信號(hào)，該有用信號(hào)再經(jīng)過主電路后到達(dá)c2點(diǎn)，此時(shí)已濾除了直流失調(diào)。圖2中，假設(shè)主電路傳輸函數(shù)為A(S)，那么從a2點(diǎn)到c2點(diǎn)的傳輸函數(shù)為
TT,、 AO) ”、sRC H(s)ac =--=力0)-i + A(5)1^+ 1
A(s)sRC( ι )從公式(1)可以看出，直流反饋環(huán)路的存在相當(dāng)于主電路與一個(gè)高通濾波器的疊 力口，且該高通濾波器的截止頻率為1/(2 π RC)。
由此可見，以上所述圖1、圖2電路均是采用高通濾波器來消除直流失調(diào)。然而，高 通濾波有一個(gè)缺點(diǎn)是，它不僅會(huì)消除直流失調(diào)，同時(shí)也會(huì)消除一定的低頻信號(hào)，且頻率小于 1/(2 π RC)的信號(hào)在一定程度上都會(huì)有所衰減。然而，很多時(shí)候低頻信號(hào)是有用的，比如在某些無線接收機(jī)系統(tǒng)中，下變頻以后， 在低頻附近往往也會(huì)有信號(hào)編碼，這部分低頻信號(hào)是不期望被濾掉的。因此，此種情況下， 高通濾波器的截止頻率必須要盡可能的低，一般情況下要低于ΙΚΗζ。
對(duì)于失調(diào)消除電路本身而言，截止頻率越低越好，最好是能夠?qū)⒅绷飨?，除?之外其他頻率信號(hào)全部通過。但是無限小的截止頻率就意味著無限大的電容和電阻面積， 以及無限高的成本。假設(shè)需要IKHz的截止頻率，那么電容的取值大約為幾十pF (皮法)，電阻的取值大 約為幾ΜΩ (兆歐姆)。一般的集成電路生產(chǎn)代工廠所能提供的器件參數(shù)是:MIM(金屬-絕 緣層-金屬)電容密度為每微平方米1皮法(lpF/Um2)，Poly(多晶硅)電阻為每方塊電阻 值300歐姆(300Ω/0)。對(duì)于此種密度的電阻電容，即使是一個(gè)很精心的布局也需要占用 320X320um2面積。如果要求截止頻率更低，則所占用面積更大。占用面積大而導(dǎo)致成本高 是失調(diào)消除電路的最大缺點(diǎn)。

發(fā)明內(nèi)容
本發(fā)明提供了一種能解決以上問題的針對(duì)失調(diào)消除電路的集成電路布局方法，本 發(fā)明方法能夠減小電路占用面積，從而達(dá)到節(jié)約成本的目的。在第一方面，本發(fā)明提供了一種集成電路布局方法。該方法首先在電容下方放置 金屬，并對(duì)該電容做后仿真實(shí)驗(yàn)，以獲得該電容的單位面積電容值；以及將電阻設(shè)計(jì)成寬度 為光刻機(jī)可實(shí)現(xiàn)電阻的最小寬度，并對(duì)該電阻做后仿真實(shí)驗(yàn)，以獲得該電阻的方塊電阻值。 然后根據(jù)用戶所需截止頻率，以及根據(jù)步驟a所獲得的單位面積電容值、方塊電阻值，計(jì)算 得到電容的最小占用面積、電阻的最小占用面積。最后根據(jù)該電容最小占用面積來布置電 容，并在該電容下方放置若干層金屬，并且在最底層金屬的正下方布置電阻，且該電阻寬度 為光刻機(jī)可實(shí)現(xiàn)電阻的最小寬度；其中，該電容占用面積與該電阻占用面積相等。在第二方面，本發(fā)明提供了一種集成電路。該電路包括電容和電阻，且該電容下方 放置了若干層金屬，并在最底層金屬下方放置了電阻，且該電容占用面積與該電阻占用面 積相等。其中，該電阻的寬度為光刻機(jī)可實(shí)現(xiàn)電阻的最小寬度，該電阻的間距為最小電阻間 距。本發(fā)明在不改變集成電路原理圖以及不增加昂貴掩模板前提下，通過將電容下方 放置若干層金屬并在金屬下方放置電阻的方式，來減小集成電路占用面積，使電路占用面 積最小化，進(jìn)而降低成本。


下面將參照附圖對(duì)本發(fā)明的具體實(shí)施方案進(jìn)行更詳細(xì)的說明，在附圖中圖1是現(xiàn)有技術(shù)中采用隔直電容來消除直流失調(diào)的電路結(jié)構(gòu)示意圖；圖2是現(xiàn)有技術(shù)中采用直流反饋環(huán)路來消除直流失調(diào)的電路結(jié)構(gòu)示意圖；圖3是現(xiàn)有MIM電容的剖面圖4是本發(fā)明一個(gè)實(shí)施例的MIM加MOM電容的剖面圖；圖5是現(xiàn)有Poly電阻的俯視圖； 圖6是本發(fā)明一個(gè)實(shí)施例的Poly電阻寬度變窄后的俯視圖；圖7是本發(fā)明一個(gè)實(shí)施例的針對(duì)失調(diào)消除電路的集成電路布局方法流程圖；圖8是本發(fā)明一個(gè)實(shí)施例的電阻和電容布局示意圖。
具體實(shí)施例方式本發(fā)明的失調(diào)消除電路使用的都是普通電子器件，而本發(fā)明僅是在集成電路布局 上進(jìn)行改進(jìn)，將比較大的電阻和電容布置在很小面積之上，從而降低成本。現(xiàn)階段，代工廠提供的器件工藝規(guī)格可分為兩類，一類是尺寸的限制，如最小多晶 硅(Poly)電阻寬度為0. 18um，最小電容為4um(電容是長寬相等的正方形)，再小的尺寸是 光刻機(jī)所不能夠?qū)崿F(xiàn)的。另一類是精度的限制，如為了保證Poly電阻的精度，其最小寬度 應(yīng)當(dāng)為Ium ；又如為了保證MIM電容的精度，有MIM電容的版圖之內(nèi)不允許放置其他任何器 件。然而，在失調(diào)消除電路中，只是需要高通濾波器的截止頻率足夠低即可，而不要求 具有精確的高通截止頻率。由公式f = 1/(2jiRC)可知，高通截止頻率f越小，所需要的電 阻R、電容C越大。在集成電路版圖中，電阻、電容值越大，所占用面積越大。本發(fā)明就是在 保證電阻、電容值足夠大情況下，最大化地降低電容、電阻所占用面積，以節(jié)省成本。下面以寬度為0. 18um，l層多晶硅，6層金屬的混合工藝為例，對(duì)電容和電阻的布 局進(jìn)行闡述。圖3是現(xiàn)有MIM電容的剖面圖。圖3中，MIM(金屬-絕緣介質(zhì)-金屬)電容密度 為IfF/um2，且該MIM電容包括金屬6 (Metal6)、掩模板(CTM5)、金屬5 (Metal5)。為保證MIM 電容精度，現(xiàn)有技術(shù)不允許在該MIM電容下方放置任何器件。如圖3所示，該MIM電容下方 虛線位置處，不允許放置器件。由于在失調(diào)消除電路中，不需要考慮高通截止頻率的精度，因此本實(shí)施例在該MIM 電容下方放置若干層金屬，如圖4所示。圖4是本發(fā)明一個(gè)實(shí)施例的MIM加MOM電容的剖面圖。圖4是在圖3基礎(chǔ)上，在 該MIM電容下方放置了 4層金屬，分別為金屬4 (MetaH)、金屬3 (Metal3)、金屬2 (Metal2)、 金屬1 (Metall)，從而在該金屬I(Metall)與該金屬5 (Metal5)之間形成了四個(gè)金屬-氧 化層-金屬(MOM)電容，即形成了四個(gè)MOM電容。其中，該金屬5(Metal5)是該MIM電 容的最下層金屬。并且將該MIM電容與該四個(gè)MOM電容并聯(lián)，即將該金屬6(Metal6)、金 屬4(Metal4)、金屬2(Metal2)與該電容正極端(ρ端)相連，將該金屬5 (Metal5)、金屬 3 (Metal3)、金屬I(Metall)與該電容負(fù)極端(η端)相連，從而得到的該MIM加MOM電容。 通過仿真實(shí)驗(yàn)可知，本實(shí)施例的該MIM加MOM電容約為一個(gè)MIM電容的1. 35倍，也就是說， 單位面積電容提高了 35%。圖5是現(xiàn)有Poly電阻的俯視圖。Poly電阻的方塊電阻值通常為300 Ω / 口 (300 歐姆每方塊)，該方塊電阻是指電阻長寬比為1時(shí)的電阻值。為了保證精度，Poly電阻最小 寬度為lum，電阻間距為0. 25um，則此時(shí)單位面積的最大電阻為240 Ω/um2 (具體計(jì)算方法 將在下文中得到闡述)。
由于在失調(diào)消除電路中，不需要考慮高通截止頻率的精度，因此本實(shí)施例中電阻 采用寬度為0. 18um的電阻，該寬度為0. 18um的電阻是光刻機(jī)可實(shí)現(xiàn)的最小寬度電阻，參加 圖6。圖6是本發(fā)明一個(gè)實(shí)施例的Po Iy電阻寬度變窄后的俯視圖。圖6中，該P(yáng)oly電阻寬度為0. 18um,間距為0. 25um。由于單位面積電阻的計(jì)算公 式為
權(quán)利要求
1.一種集成電路布局方法，其特征在于，包括步驟a，在電容下方放置金屬，并對(duì)該電容做后仿真實(shí)驗(yàn)，以獲得該電容的單位面積電 容值；以及將電阻設(shè)計(jì)成寬度為光刻機(jī)可實(shí)現(xiàn)電阻的最小寬度，并對(duì)該電阻做后仿真實(shí)驗(yàn)， 以獲得該電阻的方塊電阻值；步驟b，根據(jù)用戶所需截止頻率，以及根據(jù)步驟a所獲得的單位面積電容值、方塊電阻 值，計(jì)算得到電容的最小占用面積、電阻的最小占用面積；步驟c，根據(jù)該電容最小占用面積來布置電容，并在該電容下方放置若干層金屬，并且 在最底層金屬的正下方布置電阻，且該電阻寬度為光刻機(jī)可實(shí)現(xiàn)電阻的最小寬度；其中，該 電容占用面積與該電阻占用面積相等。
2.如權(quán)利要求1所述的一種集成電路布局方法，其特征在于，所述電容下方放置金屬 的層數(shù)以及所述光刻機(jī)可實(shí)現(xiàn)電阻的最小寬度，均由代工廠所提供資料來獲得。
3.如權(quán)利要求1所述的一種集成電路布局方法，其特征在于，所述電容最小占用面積 與該電阻最小占用面積之和為，
4.如權(quán)利要求3所述的一種集成電路布局方法，其特征在于，所述dmin為0.18um，所 述 Lmin 為 0. 25um。
5.如權(quán)利要求1所述的一種集成電路布局方法，其特征在于，在所述步驟c之后包括， 對(duì)所述電容下方放置金屬且金屬下方放置電阻的該集成電路，做后仿真實(shí)驗(yàn)，以判定該電 路的截止頻率與用戶所需濾波器截止頻率的大小關(guān)系。
6.如權(quán)利要求5所述的一種集成電路布局方法，其特征在于，當(dāng)所述后仿真所得到的 截止頻率與用戶所需截止頻率之差超過一定閾值時(shí)，重復(fù)執(zhí)行所述步驟a、步驟b、步驟c， 直到兩者之差低于該閾值。
7.如權(quán)利要求1所述的一種集成電路布局方法，其特征在于，所述電容為MIM電容，所 述電阻為Poly電阻。
8.如權(quán)利要求1所述的一種集成電路布局方法，其特征在于，該集成電路為失調(diào)消除 電路，且所述截止頻率為該失調(diào)消除電路的高通截止頻率。
9.一種集成電路，其特征在于，包括電容和電阻；該電容下方放置了若干層金屬，并在最底層金屬下方放置了電阻，且該電容占用面積 與該電阻占用面積相等；其中，該電阻的寬度為光刻機(jī)可實(shí)現(xiàn)電阻的最小寬度，該電阻的間距為最小電阻間距。
10.如權(quán)利要求9所述的一種集成電路，其特征在于，所述電容占用面積與電阻占用面 積之和為，其中，Sc+Sr是電容最小占用面積與該電阻最小占用面積之和，Lmin是電阻最小間距， dmi η是電阻最小寬度，fx是用戶所需截止頻率，Kc為后仿真實(shí)驗(yàn)所獲得的單位面積電容， Kr是后仿真實(shí)驗(yàn)所獲得的方塊電阻值。
全文摘要
本發(fā)明涉及一種針對(duì)失調(diào)消除電路的集成電路布局方法。本發(fā)明首先在電容下方放置金屬，并對(duì)該電容做后仿真實(shí)驗(yàn)，以獲得該電容的單位面積電容值；以及將電阻設(shè)計(jì)成寬度為光刻機(jī)可實(shí)現(xiàn)電阻的最小寬度，并對(duì)該電阻做后仿真實(shí)驗(yàn)，以獲得該電阻的方塊電阻值。然后根據(jù)用戶所需截止頻率，以及根據(jù)該單位面積電容值、方塊電阻值，計(jì)算得到電容的最小占用面積、電阻的最小占用面積。最后根據(jù)該電容最小占用面積來布置電容，并在該電容下方放置若干層金屬，并且在最底層金屬的正下方布置電阻，且該電阻寬度為光刻機(jī)可實(shí)現(xiàn)電阻的最小寬度。本發(fā)明大大減小了集成電路占用面積，降低了成本，能夠廣泛應(yīng)用于失調(diào)消除電路等需要大電容值、大電阻值的電路中。
文檔編號(hào)H03F3/45GK102064795SQ20101060260
公開日2011年5月18日 申請(qǐng)日期2010年12月23日 優(yōu)先權(quán)日2010年12月23日
發(fā)明者呂達(dá)文 申請(qǐng)人:北京海爾集成電路設(shè)計(jì)有限公司