專利名稱：一種數(shù)據(jù)比較單元及l(fā)dpc碼校驗(yàn)節(jié)點(diǎn)運(yùn)算電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種數(shù)據(jù)比較單元及LDPC碼校驗(yàn)節(jié)點(diǎn)運(yùn)算電路，尤其涉及一種對無 序數(shù)據(jù)輸入比較的通用比較單元及對有序數(shù)對或有序數(shù)對和一個(gè)無序數(shù)據(jù)輸入比較的專 用比較單元以及應(yīng)用該通用比較單元和專用比較單元的LDPC碼校驗(yàn)節(jié)點(diǎn)運(yùn)算電路。
背景技術(shù)：
隨著人們對通信的更新、更高的要求，無線與移動(dòng)通信應(yīng)用的持續(xù)快速發(fā)展，研究 和應(yīng)用新技術(shù)以提高無線通信的頻譜利用率，最大限度地利用各種資源，為未來需求提供 大容量通信能力，是全球無線通信技術(shù)領(lǐng)域的研究熱點(diǎn)。LDPC (Low Density Parity Check Code，低密度奇偶校驗(yàn)碼，簡稱 “LDPC”)最早 由R. Gallager在1962年提出。但此后長期被人們忽視，直到1996年被Mkay、Neal等人重 新“發(fā)現(xiàn)”。LDPC碼是一種基于稀疏奇偶校驗(yàn)矩陣的分組碼，能提供約SdB或者更高的編碼 增益，用來大大降低無線設(shè)備的發(fā)送功率并減少天線尺寸。由于LDPC碼具有接近香農(nóng)極限 的優(yōu)異性能，以及具有譯碼復(fù)雜度低、譯碼吞吐率高的優(yōu)點(diǎn)，十分便于硬件實(shí)現(xiàn)，這使其逐 漸成為研究和應(yīng)用領(lǐng)域的熱點(diǎn)。在Min-Sum算法中，發(fā)現(xiàn)對變量節(jié)點(diǎn)的處理是對所有來自校驗(yàn)節(jié)點(diǎn)的消息做一系 列的加法運(yùn)算，而對校驗(yàn)節(jié)點(diǎn)的處理是對所有來自變量節(jié)點(diǎn)的消息做一個(gè)最小值的比較運(yùn) 算，該運(yùn)算的快慢，嚴(yán)重影響LDPC碼的譯碼速度。

發(fā)明內(nèi)容
本發(fā)明解決的技術(shù)問題是本發(fā)明提出了一種LDPC碼譯碼器并行校驗(yàn)節(jié)點(diǎn)運(yùn)算 電路，克服現(xiàn)有技術(shù)中檢驗(yàn)節(jié)點(diǎn)運(yùn)算速度慢的技術(shù)問題。本發(fā)明的技術(shù)方案是構(gòu)建一種數(shù)據(jù)比較單元，所述數(shù)據(jù)比較單元包括選通器和 減法器，所述選通器包括多個(gè)輸入端，所述輸入端接收數(shù)據(jù)及所述數(shù)據(jù)的地址信號，所述選 通器包括控制端，所述控制端接收所述減法器輸出結(jié)果的符號位，所述選通器在控制信號 的作用下輸出所述輸入端信號中的最小值數(shù)據(jù)、所述最小值數(shù)據(jù)的地址及次小值數(shù)據(jù)。本發(fā)明的技術(shù)方案是構(gòu)建一種通用比較單元，所述通用比較單元包括選通器和 減法器，所述選通器包括多個(gè)輸入端，所述輸入端接收數(shù)據(jù)及所述數(shù)據(jù)的地址信號，所述選 通器包括控制端，所述控制端接收所述減法器輸出結(jié)果的符號位，所述減法器為所述選通 器輸入端的數(shù)據(jù)兩兩相減結(jié)果的符號位作為所述選通器的控制信號輸出到所述選通器的 控制端，所述選通器在控制信號的作用下輸出所述輸入端信號中的最小值數(shù)據(jù)、所述最小 值數(shù)據(jù)的地址及次小值數(shù)據(jù)。本發(fā)明的進(jìn)一步技術(shù)方案是所述通用比較單元包括輸入端為四路數(shù)據(jù)信號輸 入、三路數(shù)據(jù)信號輸入及兩路數(shù)據(jù)信號輸入。本發(fā)明的技術(shù)方案是構(gòu)建一種專用比較單元，所述專用比較單元包括選通器和減法器，所述選通器包括多個(gè)輸入端，所述輸入端接收數(shù)據(jù)及所述數(shù)據(jù)的地址信號，所述輸 入端接收的數(shù)據(jù)為有序數(shù)對時(shí)，各有序數(shù)對中的較小數(shù)之間在所述減法器中做減法運(yùn)算的 符號位作為所述選通器的控制信號輸出到所述選通器的控制端，各有序數(shù)對中的較大值分 別與其余有序數(shù)對的較小值在所述減法器中做減法運(yùn)算的符號位作為所述選通器的控制 信號輸出到所述選通器的控制端，所述選通器的輸出端在控制信號的作用下輸出所述輸入 端中最小值數(shù)據(jù)、所述最小值數(shù)據(jù)的地址及次小值數(shù)據(jù)；所述輸入端接收的數(shù)據(jù)為有序數(shù) 對和一個(gè)無序數(shù)據(jù)時(shí)，各有序數(shù)對中的較小數(shù)之間在所述減法器中做減法運(yùn)算的符號位作 為所述選通器的控制信號輸出到所述選通器的控制端，各有序數(shù)對中的較大值分別與其余 有序數(shù)對的較小值在所述減法器中做減法運(yùn)算的符號位作為所述選通器的控制信號輸出 到所述選通器的控制端，同時(shí)，所述無序數(shù)據(jù)要分別與各有序數(shù)對中的較大值和較小值在 所述減法器中做減法運(yùn)算的符號位作為所述選通器的控制信號輸出到所述選通器的控制 端，所述選通器的輸出端在控制信號的作用下輸出所述輸入端信號中的最小值數(shù)據(jù)、所述 最小值數(shù)據(jù)的地址及次小值數(shù)據(jù)。本發(fā)明的進(jìn)一步技術(shù)方案是所述專用比較單元包括輸入端為四路數(shù)據(jù)信號輸入 和三路數(shù)據(jù)信號輸入。本發(fā)明的技術(shù)方案是構(gòu)建一種LDPC碼校驗(yàn)節(jié)點(diǎn)運(yùn)算電路，所述校驗(yàn)節(jié)點(diǎn)運(yùn)算電 路包括選通器、通用比較單元、專用比較單元，假設(shè)輸入數(shù)據(jù)及所述數(shù)據(jù)的地址信號有d路 信號，將d除以4的余數(shù)定為變量r，則
當(dāng)r=0、2、3時(shí)，所述d路輸入數(shù)據(jù)及所述數(shù)據(jù)的地址信號并行輸入到所述通用比較 單元的輸入端，所述通用比較單元的輸出端輸出接入到該通用比較單元的輸入數(shù)據(jù)及所述 數(shù)據(jù)的地址信號中的最小值、該最小值數(shù)據(jù)的地址信號及次小值，所述通用比較單元的輸 出端接所述專用比較單元的輸入端，所述專用比較單元進(jìn)行級聯(lián)連接至輸出一組最小值數(shù) 據(jù)、所述最小值數(shù)據(jù)的地址及次小值數(shù)據(jù)；
當(dāng)r=l時(shí)，將其中一路輸入數(shù)據(jù)及所述數(shù)據(jù)的地址信號及相鄰的通用比較單元輸出端 的輸出信號并行輸入到所述專用比較單元的輸入端，其它各路輸入數(shù)據(jù)及所述數(shù)據(jù)的地址 信號并行輸入到所述通用比較單元的輸入端，所述通用比較單元的輸出端輸出接入到該通 用比較單元的輸入數(shù)據(jù)及所述數(shù)據(jù)的地址信號中的最小值、該最小值數(shù)據(jù)的地址信號及次 小值，所述通用比較單元的輸出端接所述專用比較單元的輸入端，所述專用比較單元進(jìn)行 級聯(lián)連接至所述校驗(yàn)節(jié)點(diǎn)運(yùn)算電路輸出一組最小值數(shù)據(jù)、所述最小值數(shù)據(jù)的地址及次小值 數(shù)據(jù)。本發(fā)明的進(jìn)一步技術(shù)方案是當(dāng)r=0時(shí)，所述通用比較單元采用輸入端為四路數(shù) 據(jù)信號輸入的通用比較單元，所述專用比較單元采用輸入端為四路數(shù)據(jù)信號輸入的通用比 較單元，所述兩組通用比較單元的輸出端輸出到所述一組專用比較單元的輸入端，所述專 用比較單元進(jìn)行級聯(lián)連接至所述校驗(yàn)節(jié)點(diǎn)運(yùn)算電路輸出一組最小值數(shù)據(jù)、所述最小值數(shù)據(jù) 的地址及次小值數(shù)據(jù)。本發(fā)明的進(jìn)一步技術(shù)方案是當(dāng)r=l時(shí)，所述通用比較單元采用輸入端為四路數(shù) 據(jù)信號輸入的通用比較單元，其中一組所述專用比較單元采用輸入端為三路數(shù)據(jù)信號輸入 的專用比較單元，所述三路數(shù)據(jù)信號輸入的專用比較單元接一組通用比較單元輸出的一組 最小值數(shù)據(jù)、所述最小值數(shù)據(jù)的地址及次小值數(shù)據(jù)，再接一路輸入數(shù)據(jù)及所述數(shù)據(jù)的地址信號，其它專用比較單元采用四路數(shù)據(jù)信號輸入的專用比較單元，所述專用比較單元進(jìn)行 級聯(lián)連接至所述校驗(yàn)節(jié)點(diǎn)運(yùn)算電路輸出一組最小值數(shù)據(jù)、所述最小值數(shù)據(jù)的地址及次小值 數(shù)據(jù)。本發(fā)明的進(jìn)一步技術(shù)方案是當(dāng)r=2時(shí)，所述通用比較單元采用一組輸入端為兩 路數(shù)據(jù)信號輸入的通用比較單元，其它通用比較單元采用輸入端為四路數(shù)據(jù)信號輸入的通 用比較單元；所述專用比較單元采用輸入端為四路數(shù)據(jù)信號輸入的專用比較單元，所述專 用比較單元進(jìn)行級聯(lián)連接至所述校驗(yàn)節(jié)點(diǎn)運(yùn)算電路輸出一組最小值數(shù)據(jù)、所述最小值數(shù)據(jù) 的地址及次小值數(shù)據(jù)。本發(fā)明的進(jìn)一步技術(shù)方案是當(dāng)r=3時(shí)，所述通用比較單元采用一組輸入端為三 路數(shù)據(jù)信號輸入的通用比較單元，其它通用比較單元采用輸入端為四路數(shù)據(jù)信號輸入的通 用比較單元；所述專用比較單元采用輸入端為四路數(shù)據(jù)信號輸入的專用比較單元，所述專 用比較單元進(jìn)行級聯(lián)連接至所述校驗(yàn)節(jié)點(diǎn)運(yùn)算電路輸出一組最小值數(shù)據(jù)、所述最小值數(shù)據(jù) 的地址及次小值數(shù)據(jù)。本發(fā)明的技術(shù)效果是本發(fā)明LDPC碼校驗(yàn)節(jié)點(diǎn)運(yùn)算電路采用通用比較單元并聯(lián) 輸入預(yù)比較的數(shù)據(jù)及該數(shù)據(jù)的地址，然后采用專用比較單元級聯(lián)輸出預(yù)比較的數(shù)據(jù)的最小 值及該最小值的地址以及次小值。本發(fā)明校驗(yàn)節(jié)點(diǎn)運(yùn)算電路在保證了計(jì)算的正確性前提 下，優(yōu)化了電路結(jié)構(gòu)、減少了硬件資源的使用、提高了時(shí)鐘頻率。


圖1為本發(fā)明數(shù)據(jù)比較單元結(jié)構(gòu)示意圖。圖2為本發(fā)明四輸入二輸出通用比較單元結(jié)構(gòu)示意圖。圖3為本發(fā)明三輸入二輸出通用比較單元結(jié)構(gòu)示意圖。圖4為本發(fā)明二輸入二輸出通用比較單元結(jié)構(gòu)示意圖。圖5為本發(fā)明三輸入二輸出專用比較單元結(jié)構(gòu)示意圖。圖6為本發(fā)明四輸入二輸出專用比較單元結(jié)構(gòu)示意圖。圖7為本發(fā)明校驗(yàn)節(jié)點(diǎn)運(yùn)算電路第一種實(shí)施方式結(jié)構(gòu)示意圖。圖8為本發(fā)明校驗(yàn)節(jié)點(diǎn)運(yùn)算電路第二種實(shí)施方式結(jié)構(gòu)示意圖。圖9為本發(fā)明校驗(yàn)節(jié)點(diǎn)運(yùn)算電路第三種實(shí)施方式結(jié)構(gòu)示意圖。圖10為本發(fā)明校驗(yàn)節(jié)點(diǎn)運(yùn)算電路第四種實(shí)施方式結(jié)構(gòu)示意圖。
具體實(shí)施例方式下面結(jié)合具體實(shí)施例，對本發(fā)明技術(shù)方案進(jìn)一步說明。如圖1所示，本發(fā)明的具體實(shí)施方式
是構(gòu)建一種數(shù)據(jù)比較單元，所述數(shù)據(jù)比較單 元包括選通器1和減法器2，所述選通器1包括多個(gè)輸入端11，所述輸入端11接收數(shù)據(jù)及 所述數(shù)據(jù)的地址信號，所述選通器1包括控制端13，所述控制端13接收所述減法器2輸出 的信號，所述選通器1在控制信號的作用下通過所述輸出端12輸出所述輸入端11信號中 的最小值數(shù)據(jù)、所述最小值數(shù)據(jù)的地址及次小值數(shù)據(jù)。
如圖2所示，本發(fā)明的具體實(shí)施方式
是構(gòu)建一種通用比較單元(Generic Compare Unit，通用比較單元，簡稱“GOT”)，所述通用比較單元包括選通器1和減法器2，所 述選通器1包括多個(gè)輸入端11，所述輸入端11接收數(shù)據(jù)及所述數(shù)據(jù)的地址信號，所述選通 器1包括控制端13，所述控制端13接收所述減法器2輸出的信號，所述減法器2為所述選 通器1輸入端11的數(shù)據(jù)兩兩相減結(jié)果的符號位作為所述選通器1的控制信號輸出到所述 選通器1的控制端13，所述選通器1在控制信號的作用下通過所述輸出端12輸出所述輸入 端11信號中的最小值數(shù)據(jù)、所述最小值數(shù)據(jù)的地址及次小值數(shù)據(jù)。本發(fā)明具體實(shí)施過程中，所述通用比較單元包括輸入端為四路數(shù)據(jù)信號輸入、三 路數(shù)據(jù)信號輸入及兩路數(shù)據(jù)信號輸入。圖2中即為四路數(shù)據(jù)信號輸入，二路信號輸出，其中 一路信號為所述輸入端11信號中的最小值數(shù)據(jù)、所述最小值數(shù)據(jù)的地址，另一路信號為所 述輸入端11信號中的次小值數(shù)據(jù)。如圖3所示為三路數(shù)據(jù)信號輸入，圖4所示為兩路數(shù)據(jù) 信號輸入的通用比較單元，這兩種通用比較單元的輸出同樣為二路信號，其中一路信號為 所述輸入端11信號中的最小值數(shù)據(jù)、所述最小值數(shù)據(jù)的地址，另一路信號為所述輸入端11 信號中的次小值數(shù)據(jù)。如圖5所示，本發(fā)明的
具體實(shí)施例方式構(gòu)建一種專用比較單元(Specific Compare Unit,專用比較單元，簡稱“S⑶”)，所述專用比較單元包括選通器1和減法 器2，所述選通器1包括多個(gè)輸入端11，所述輸入端11接收數(shù)據(jù)及所述數(shù)據(jù)的地址信 號，所述輸入端11接收的數(shù)據(jù)為有序數(shù)對時(shí)，各有序數(shù)對中的較小數(shù)之間在所述減法 器2中做減法運(yùn)算結(jié)果的符號位作為所述選通器1的控制信號輸出到所述選通器1的 控制端13，各有序數(shù)對中的較大值分別與其余有序數(shù)對的較小值在所述減法器2中做減 法運(yùn)算結(jié)果的符號位作為所述選通器1的控制信號輸出到所述選通器1的控制端13， 所述選通器1的輸出端12在控制信號的作用下輸出所述輸入端11中最小值數(shù)據(jù)、所 述最小值數(shù)據(jù)的地址及次小值數(shù)據(jù)，假設(shè)輸入的數(shù)據(jù)為η個(gè)，那么減運(yùn)算單元的個(gè)數(shù)為 C /2-l)!+ /2x( /2-1)。所述端Ii接收的數(shù)據(jù)為有序數(shù)對和一個(gè)無序數(shù)據(jù)時(shí)，各有序數(shù) 對中的較小數(shù)之間在所述減法器2中做減法運(yùn)算結(jié)果的符號位作為所述選通器1的控制信 號輸出到所述選通器1的控制端13，各有序數(shù)對中的較大值分別與其余有序數(shù)對的較小值 在所述減法器2中做減法運(yùn)算結(jié)果的符號位作為所述選通器1的控制信號輸出到所述選通 器1的控制端13，同時(shí)，所述無序數(shù)據(jù)要分別與各有序數(shù)對中的較大值和較小值在所述減 法器2中做減法運(yùn)算結(jié)果的符號位作為所述選通器1的控制信號輸出到所述選通器1的 控制端13，所述選通器1的輸出端12在控制信號的作用下輸出所述輸入端11信號中的最 小值數(shù)據(jù)、所述最小值數(shù)據(jù)的地址及次小值數(shù)據(jù)，假設(shè)輸入的數(shù)據(jù)為η個(gè)，減運(yùn)算的個(gè)數(shù)為 ( /2-1)Ι+ /2χ( /2-1)+ 。具體實(shí)施例中，所述專用比較單元包括輸入端11為四路數(shù)據(jù) 信號輸入和三路數(shù)據(jù)信號輸入。具體來說，圖5所示為輸入端11為三路數(shù)據(jù)信號輸入的專用比較單元，當(dāng)輸入數(shù) 據(jù)為有序數(shù)對(small，addr ；big)和一個(gè)無序數(shù)據(jù)(llrd，addr)時(shí)，由于圖中所示僅一對有 序數(shù)對，因此，所述無序數(shù)據(jù)要分別與各有序數(shù)對中的較大值和較小值在所述減法器2中 做減法運(yùn)算結(jié)果的符號位作為所述選通器1的控制信號輸出到所述選通器1的控制端13， 所述選通器1的輸出端12在控制信號的作用下輸出所述輸入端11信號中的最小值數(shù)據(jù)、 所述最小值數(shù)據(jù)的地址及次小值數(shù)據(jù)。即，small- Ilrd結(jié)果的符號位和big- Ilrd的結(jié)果的符號位分別作為所述選通器1的控制信號輸出到所述選通器1的控制端13。圖6所示輸入數(shù)據(jù)為兩對有序數(shù)對，即(smalll，addr ；bigl)、(small2，addr ； big2)，各有序數(shù)對中的較小數(shù)之間在所述減法器2中做減法運(yùn)算結(jié)果的符號位作為所述 選通器1的控制信號輸出到所述選通器1的控制端13，各有序數(shù)對中的較大值分別與其余 有序數(shù)對的較小值在所述減法器2中做減法運(yùn)算結(jié)果的符號位作為所述選通器1的控制信 號輸出到所述選通器1的控制端13，所述選通器1的輸出端12在控制信號的作用下輸出所 述輸入端11中最小值數(shù)據(jù)、所述最小值數(shù)據(jù)的地址及次小值數(shù)據(jù)。即，smalll-big2結(jié)果 的符號位、bigl-small2結(jié)果的符號位及smalll-small2結(jié)果的符號位分別作為所述選通 器1的控制信號輸出到所述選通器1的控制端13。本發(fā)明的具體實(shí)施方式
是構(gòu)建一種LDPC碼校驗(yàn)節(jié)點(diǎn)運(yùn)算電路，所述校驗(yàn)節(jié)點(diǎn)運(yùn) 算電路包括選通器MUX、通用比較單元G⑶、專用比較單元SCU，假設(shè)輸入數(shù)據(jù)及所述數(shù)據(jù)的 地址信號有d路信號，將d除以4的余數(shù)定為變量r，則
當(dāng)r=0、2、3時(shí)，所述d路輸入數(shù)據(jù)及所述數(shù)據(jù)的地址信號并行輸入到所述通用比較單 元G⑶的輸入端，所述通用比較單元G⑶的輸出端輸出接入到該通用比較單元G⑶的輸入 數(shù)據(jù)及所述數(shù)據(jù)的地址信號中的最小值、該最小值數(shù)據(jù)的地址信號及次小值，所述通用比 較單元GCU的輸出端接所述專用比較單元SCU的輸入端，所述專用比較單元SCU進(jìn)行級聯(lián) 連接至輸出一組最小值數(shù)據(jù)、所述最小值數(shù)據(jù)的地址及次小值數(shù)據(jù)；
當(dāng)r=l時(shí)，將其中一路輸入數(shù)據(jù)及所述數(shù)據(jù)的地址信號及相鄰的通用比較單元G⑶輸 出端的輸出信號并行輸入到所述專用比較單元SCU的輸入端，其它各路輸入數(shù)據(jù)及所述數(shù) 據(jù)的地址信號并行輸入到所述通用比較單元G⑶的輸入端，所述通用比較單元G⑶的輸出 端輸出接入到該通用比較單元GCU的輸入數(shù)據(jù)及所述數(shù)據(jù)的地址信號中的最小值、該最小 值數(shù)據(jù)的地址信號及次小值，所述通用比較單元GCU的輸出端接所述專用比較單元SCU的 輸入端，所述專用比較單元SCU進(jìn)行級聯(lián)連接至所述校驗(yàn)節(jié)點(diǎn)運(yùn)算電路輸出一組最小值數(shù) 據(jù)、所述最小值數(shù)據(jù)的地址及次小值數(shù)據(jù)。如圖7所示，本發(fā)明的優(yōu)選實(shí)施方式是當(dāng)r=0時(shí)，所述通用比較單元采用輸入 端為四路數(shù)據(jù)信號輸入的通用比較單元，所述專用比較單元采用輸入端為四路數(shù)據(jù)信號輸 入的專用比較單元，所述兩組通用比較單元的輸出端輸出到所述一組專用比較單元的輸入 端，所述專用比較單元進(jìn)行級聯(lián)連接至所述校驗(yàn)節(jié)點(diǎn)運(yùn)算電路輸出一組最小值數(shù)據(jù)、所述 最小值數(shù)據(jù)的地址及次小值數(shù)據(jù)。如圖8所示，本發(fā)明的優(yōu)選實(shí)施方式是當(dāng)r=l時(shí)，所述通用比較單元采用輸入端 為四路數(shù)據(jù)信號輸入的通用比較單元，其中一組所述專用比較單元采用輸入端為三路數(shù)據(jù) 信號輸入的專用比較單元，所述三路數(shù)據(jù)信號輸入的專用比較單元接一組通用比較單元輸 出的一組最小值數(shù)據(jù)、所述最小值數(shù)據(jù)的地址及次小值數(shù)據(jù)，再接一路輸入數(shù)據(jù)及所述數(shù) 據(jù)的地址信號，其它專用比較單元采用四路數(shù)據(jù)信號輸入的專用比較單元，所述專用比較 單元進(jìn)行級聯(lián)連接至所述校驗(yàn)節(jié)點(diǎn)運(yùn)算電路輸出一組最小值數(shù)據(jù)、所述最小值數(shù)據(jù)的地址 及次小值數(shù)據(jù)。如圖9所示，本發(fā)明的優(yōu)選實(shí)施方式是當(dāng)r=2時(shí)，所述通用比較單元采用一組輸 入端為兩路數(shù)據(jù)信號輸入的通用比較單元，其它通用比較單元采用輸入端為四路數(shù)據(jù)信號 輸入的通用比較單元；所述專用比較單元采用輸入端為四路數(shù)據(jù)信號輸入的專用比較單元，所述專用比較單元進(jìn)行級聯(lián)連接至所述校驗(yàn)節(jié)點(diǎn)運(yùn)算電路輸出一組最小值數(shù)據(jù)、所述 最小值數(shù)據(jù)的地址及次小值數(shù)據(jù)。如圖10所示，本發(fā)明的優(yōu)選實(shí)施方式是當(dāng)r=3時(shí)，所述通用比較單元采用一組 輸入端為三路數(shù)據(jù)信號輸入的通用比較單元，其它通用比較單元采用輸入端為四路數(shù)據(jù)信 號輸入的通用比較單元；所述專用比較單元采用輸入端為四路數(shù)據(jù)信號輸入的專用比較單 元，所述專用比較單元進(jìn)行級聯(lián)連接至所述校驗(yàn)節(jié)點(diǎn)運(yùn)算電路輸出一組最小值數(shù)據(jù)、所述 最小值數(shù)據(jù)的地址及次小值數(shù)據(jù)。具體舉例如下一種并行LDPC碼校驗(yàn)節(jié)點(diǎn)運(yùn)算單元的電路結(jié)構(gòu)，其結(jié)構(gòu)包括二 選一選通器MUX、通用比較單元G⑶、專用比較單元S⑶，其中，通用比較單元G⑶包括四輸入 兩輸出的通用比較單元G⑶、三輸入兩輸出的通用比較單元G⑶和兩輸入兩輸出的通用比 較單元G⑶，所述專用比較單元S⑶包括四輸入兩輸出的專用比較單元S⑶和三輸入兩輸出 的專用比較單元SCU。第一級的通用比較單元GCU用于選擇出無序輸入的最小值數(shù)據(jù)及所 述最小值數(shù)據(jù)的地址和不帶地址的次小值數(shù)據(jù)；后續(xù)各級的專用比較單元SCU用于選擇出 兩對有序數(shù)據(jù)中的最小值數(shù)據(jù)及所述最小值數(shù)據(jù)的地址和不帶地址的次小值數(shù)據(jù)。對于整體結(jié)構(gòu)，根據(jù)LDPC碼Min-sum算法，實(shí)現(xiàn)了可用于不同輸入個(gè)數(shù)(即深度d) 的檢驗(yàn)節(jié)點(diǎn)運(yùn)算單元，以d=20為例
所有輸入都將通過二選一選通器進(jìn)入第一級G⑶，輸入為4個(gè)無序的數(shù)，在經(jīng)過G⑶后 得出最小值數(shù)據(jù)及所述最小值數(shù)據(jù)的地址和不帶地址的次小值數(shù)據(jù)，πι η(Γ4)代表輸入 廣4中的帶地址的最小值數(shù)據(jù)及所述最小值數(shù)據(jù)的地址，min_2nd(廣4)代表輸入廣4中 的不帶地址的次小值數(shù)據(jù)，以此類推:min(廣4)、min_2nd(廣4)、min(5 8)、min_2nd(5 8)、 min(9 12)、min_2nd(9 12) min(13 16)、min_2nd(13 16)、min (17 20)、min_2nd (17 20)。GCU輸出的有序數(shù)據(jù)對(廣4)、(5、)、(9 12)、(13 16)作為第二級SCU的輸入， 通過SCU的運(yùn)算可得到8個(gè)輸入的最小值數(shù)據(jù)，所述最小值數(shù)據(jù)的地址及次小值數(shù)據(jù) min(1 8)、min_2nd(1 8)、min(9 16)、min_2nd(9 16)；
第二級SCU的輸出作為第三級SCU的輸入，得到16個(gè)輸入中的最小值數(shù)據(jù)，所述最小 值數(shù)據(jù)的地址及次小值數(shù)據(jù)min (廣16)、min_2nd (廣16)；
將第三級SCU的輸出與第一級GSU的輸出min(17 20)、min_2nd(17 20)作為第四級 (最后一級)SCU的輸入，從而求出了 20個(gè)輸入的最小值數(shù)據(jù)，所述最小值數(shù)據(jù)的地址及次 小值數(shù)據(jù)。此外，當(dāng)d不為一個(gè)恒定的常數(shù)時(shí)，第一級前的二選一選通器將把大于d的輸入置 為最大值‘ 1’，這將不會影響到計(jì)算的正確性。所述的并行校驗(yàn)節(jié)點(diǎn)運(yùn)算單元的電路結(jié)構(gòu)不 僅適用于規(guī)則碼，還適用于非規(guī)則碼。并行結(jié)構(gòu)的總級數(shù)一「tog,(d/2)"),少于其他兩兩比較結(jié)構(gòu)的級數(shù)，并且所述結(jié)構(gòu)的
前后級之間不會產(chǎn)生關(guān)聯(lián)性，即已作為下一級輸入的輸出不會再作為其它級的輸入，這樣 有利于流水線結(jié)構(gòu)的實(shí)現(xiàn)，寄存中間數(shù)據(jù)不會浪費(fèi)很多的硬件資源。對于4-2GSU的通用比較單元電路結(jié)構(gòu)，四個(gè)輸入llrl_4與一個(gè)四選二選通器相 連，并將輸入兩兩做減法，符號位作為選通器的控制端，從而選擇出最小值數(shù)據(jù)，所述最小 值數(shù)據(jù)的地址及次小值數(shù)據(jù)。GCU是對4個(gè)無序的輸入值進(jìn)行比較和選擇，采用了 6個(gè)減法 器和1個(gè)6bit控制端的四選二選通器。
對于3-2GSU的通用比較單元電路結(jié)構(gòu)，三個(gè)輸入llrl_3與三選二選通器相連，并 將輸入兩兩做減法，符號位作為選通器的控制端，從而選擇出最小值數(shù)據(jù)，所述最小值數(shù)據(jù) 的地址及次小值數(shù)據(jù)。對于2-2GSU的通用比較單元電路結(jié)構(gòu)，兩個(gè)輸入llrl_2與二選二選通器相連，并 將兩輸入做減法，符號位作為選通器的控制端，從而選擇出最小值數(shù)據(jù)，所述最小值數(shù)據(jù)的 地址及次小值數(shù)據(jù)。對于3-2S⑶的專用比較單元電路結(jié)構(gòu)，一個(gè)輸入Ilr與一對有序數(shù)據(jù)與三選二的 選通器相連，并將Ilr分別于兩個(gè)有序數(shù)據(jù)做減法，符號位作為選通器的控制端，從而選擇 出最小值數(shù)據(jù)，所述最小值數(shù)據(jù)的地址及次小值數(shù)據(jù)。對于4-2S⑶的專用比較單元電路結(jié)構(gòu)，輸入為一兩組最小值-地址及次小值，其 與四選二選通器相連，并將兩最小值做減法，最小值與另一組的次小值分別做減法，符號位 作為選通器的控制端，選擇出最小值數(shù)據(jù)，所述最小值數(shù)據(jù)的地址及次小值數(shù)據(jù)。4-2SCSU 是對4個(gè)有序的輸入值進(jìn)行比較和選擇，4-2SCU簡化了電路結(jié)構(gòu)，只采用了 3個(gè)減法器和1 個(gè)3bit控制端的四選二選通器。并且，在G⑶和S⑶的電路結(jié)構(gòu)中，都采用了 一級比較結(jié)構(gòu)，有效的縮短了運(yùn)算時(shí) 間，這對增大整個(gè)校驗(yàn)節(jié)點(diǎn)運(yùn)算單元的時(shí)鐘頻率是有效的。本發(fā)明的技術(shù)效果是本發(fā)明LDPC碼校驗(yàn)節(jié)點(diǎn)運(yùn)算電路采用通用比較單元并聯(lián) 輸入預(yù)比較的數(shù)據(jù)及該數(shù)據(jù)的地址，然后采用專用比較單元級聯(lián)輸出預(yù)比較的數(shù)據(jù)的最小 值及該最小值的地址以及次小值。本發(fā)明校驗(yàn)節(jié)點(diǎn)運(yùn)算電路在保證了計(jì)算的正確性前提 下，優(yōu)化了電路結(jié)構(gòu)、減少了硬件資源的使用、提高了時(shí)鐘頻率。以上內(nèi)容是結(jié)合具體的優(yōu)選實(shí)施方式對本發(fā)明所作的進(jìn)一步詳細(xì)說明，不能認(rèn)定 本發(fā)明的具體實(shí)施只局限于這些說明。對于本發(fā)明所屬技術(shù)領(lǐng)域的普通技術(shù)人員來說，在 不脫離本發(fā)明構(gòu)思的前提下，還可以做出若干簡單推演或替換，都應(yīng)當(dāng)視為屬于本發(fā)明的 保護(hù)范圍。
權(quán)利要求
1.一種數(shù)據(jù)比較單元，其特征在于，所述數(shù)據(jù)比較單元包括選通器和減法器，所述選通 器包括多個(gè)輸入端，所述輸入端接收數(shù)據(jù)及所述數(shù)據(jù)的地址信號，所述選通器包括控制端， 所述控制端接收所述減法器輸出結(jié)果的符號位，所述選通器在控制信號的作用下輸出所述 輸入端信號中的最小值數(shù)據(jù)、所述最小值數(shù)據(jù)的地址及次小值數(shù)據(jù)。
2.一種應(yīng)用權(quán)利要求1所述數(shù)據(jù)比較單元的通用比較單元，其特征在于，所述通用比 較單元包括選通器和減法器，所述選通器包括多個(gè)輸入端，所述輸入端接收數(shù)據(jù)及所述數(shù) 據(jù)的地址信號，所述選通器包括控制端，所述控制端接收所述減法器輸出結(jié)果的符號位，所 述減法器為所述選通器輸入端的數(shù)據(jù)兩兩相減結(jié)果的符號位作為所述選通器的控制信號 輸出到所述選通器的控制端，所述選通器在控制信號的作用下輸出所述輸入端信號中的最 小值數(shù)據(jù)、所述最小值數(shù)據(jù)的地址及次小值數(shù)據(jù)。
3.根據(jù)權(quán)利要求2所述的通用比較單元，其特征在于，所述通用比較單元包括輸入端 為四路數(shù)據(jù)信號輸入、三路數(shù)據(jù)信號輸入及兩路數(shù)據(jù)信號輸入。
4.一種應(yīng)用權(quán)利要求1所述數(shù)據(jù)比較單元的專用比較單元，其特征在于，所述專用比 較單元包括選通器和減法器，所述選通器包括多個(gè)輸入端，所述輸入端接收數(shù)據(jù)及所述數(shù) 據(jù)的地址信號，所述輸入端接收的數(shù)據(jù)為有序數(shù)對時(shí)，各有序數(shù)對中的較小數(shù)之間在所述 減法器中做減法運(yùn)算的符號位作為所述選通器的控制信號輸出到所述選通器的控制端，各 有序數(shù)對中的較大值分別與其余有序數(shù)對的較小值在所述減法器中做減法運(yùn)算的符號位 作為所述選通器的控制信號輸出到所述選通器的控制端，所述選通器的輸出端在控制信號 的作用下輸出所述輸入端中最小值數(shù)據(jù)、所述最小值數(shù)據(jù)的地址及次小值數(shù)據(jù)；所述輸入 端接收的數(shù)據(jù)為有序數(shù)對和一個(gè)無序數(shù)據(jù)時(shí)，各有序數(shù)對中的較小數(shù)之間在所述減法器中 做減法運(yùn)算的符號位作為所述選通器的控制信號輸出到所述選通器的控制端，各有序數(shù)對 中的較大值分別與其余有序數(shù)對的較小值在所述減法器中做減法運(yùn)算的符號位作為所述 選通器的控制信號輸出到所述選通器的控制端，同時(shí)，所述無序數(shù)據(jù)要分別與各有序數(shù)對 中的較大值和較小值在所述減法器中做減法運(yùn)算的符號位作為所述選通器的控制信號輸 出到所述選通器的控制端，所述選通器的輸出端在控制信號的作用下輸出所述輸入端信號 中的最小值數(shù)據(jù)、所述最小值數(shù)據(jù)的地址及次小值數(shù)據(jù)。
5.根據(jù)權(quán)利要求4所述的專用比較單元，其特征在于，所述專用比較單元包括輸入端 為四路數(shù)據(jù)信號輸入和三路數(shù)據(jù)信號輸入。
6.一種應(yīng)用權(quán)利要求2及4中任一權(quán)利要求的LDPC碼校驗(yàn)節(jié)點(diǎn)運(yùn)算電路，其特征在 于，所述校驗(yàn)節(jié)點(diǎn)運(yùn)算電路包括選通器、通用比較單元、專用比較單元，假設(shè)輸入數(shù)據(jù)及所 述數(shù)據(jù)的地址信號有d路信號，將d除以4的余數(shù)定為變量r，則當(dāng)r=0、2、3時(shí)，所述d路輸入數(shù)據(jù)及所述數(shù)據(jù)的地址信號并行輸入到所述通用比較 單元的輸入端，所述通用比較單元的輸出端輸出接入到該通用比較單元的輸入數(shù)據(jù)及所述 數(shù)據(jù)的地址信號中的最小值、該最小值數(shù)據(jù)的地址信號及次小值，所述通用比較單元的輸 出端接所述專用比較單元的輸入端，所述專用比較單元進(jìn)行級聯(lián)連接至輸出一組最小值數(shù) 據(jù)、所述最小值數(shù)據(jù)的地址及次小值數(shù)據(jù)；當(dāng)r=l時(shí)，將其中一路輸入數(shù)據(jù)及所述數(shù)據(jù)的地址信號及相鄰的通用比較單元輸出端 的輸出信號并行輸入到所述專用比較單元的輸入端，其它各路輸入數(shù)據(jù)及所述數(shù)據(jù)的地址 信號并行輸入到所述通用比較單元的輸入端，所述通用比較單元的輸出端輸出接入到該通用比較單元的輸入數(shù)據(jù)及所述數(shù)據(jù)的地址信號中的最小值、該最小值數(shù)據(jù)的地址信號及次 小值，所述通用比較單元的輸出端接所述專用比較單元的輸入端，所述專用比較單元進(jìn)行 級聯(lián)連接至所述校驗(yàn)節(jié)點(diǎn)運(yùn)算電路輸出一組最小值數(shù)據(jù)、所述最小值數(shù)據(jù)的地址及次小值 數(shù)據(jù)。
7.根據(jù)權(quán)利要求6所述的LDPC碼校驗(yàn)節(jié)點(diǎn)運(yùn)算電路，其特征在于，當(dāng)r=0時(shí)，所述通用 比較單元采用輸入端為四路數(shù)據(jù)輸入的通用比較單元，所述專用比較單元采用輸入端為四 路數(shù)據(jù)輸入的專用比較單元，所述兩組通用比較單元的輸出端輸出到所述一組專用比較單 元的輸入端，所述專用比較單元進(jìn)行級聯(lián)連接至所述校驗(yàn)節(jié)點(diǎn)運(yùn)算電路輸出一組最小值數(shù) 據(jù)、所述最小值數(shù)據(jù)的地址及次小值數(shù)據(jù)。
8.根據(jù)權(quán)利要求6所述的LDPC碼校驗(yàn)節(jié)點(diǎn)運(yùn)算電路，其特征在于，當(dāng)r=l時(shí)，所述通用 比較單元采用輸入端為四路數(shù)據(jù)信號輸入的通用比較單元，其中一組所述專用比較單元采 用輸入端為三路數(shù)據(jù)信號輸入的專用比較單元，所述三路數(shù)據(jù)信號輸入的專用比較單元接 一組通用比較單元輸出的一組最小值數(shù)據(jù)、所述最小值數(shù)據(jù)的地址及次小值數(shù)據(jù)，再接一 路輸入數(shù)據(jù)及所述數(shù)據(jù)的地址信號，其它專用比較單元采用四路數(shù)據(jù)信號輸入的專用比較 單元，所述專用比較單元進(jìn)行級聯(lián)連接至所述校驗(yàn)節(jié)點(diǎn)運(yùn)算電路輸出一組最小值數(shù)據(jù)、所 述最小值數(shù)據(jù)的地址及次小值數(shù)據(jù)。
9.根據(jù)權(quán)利要求6所述的LDPC碼校驗(yàn)節(jié)點(diǎn)運(yùn)算電路，其特征在于，當(dāng)r=2時(shí)，所述通用 比較單元采用一組輸入端為兩路數(shù)據(jù)信號輸入的通用比較單元，其它通用比較單元采用輸 入端為四路數(shù)據(jù)信號輸入的通用比較單元；所述專用比較單元采用輸入端為四路數(shù)據(jù)信號 輸入的專用比較單元，所述專用比較單元進(jìn)行級聯(lián)連接至所述校驗(yàn)節(jié)點(diǎn)運(yùn)算電路輸出一組 最小值數(shù)據(jù)、所述最小值數(shù)據(jù)的地址及次小值數(shù)據(jù)。
10.根據(jù)權(quán)利要求6所述的LDPC碼校驗(yàn)節(jié)點(diǎn)運(yùn)算電路，其特征在于，當(dāng)r=3時(shí)，所述通 用比較單元采用一組輸入端為三路數(shù)據(jù)信號輸入的通用比較單元，其它通用比較單元采用 輸入端為四路數(shù)據(jù)信號輸入的通用比較單元；所述專用比較單元采用輸入端為四路數(shù)據(jù)信 號輸入的專用比較單元，所述專用比較單元進(jìn)行級聯(lián)連接至所述校驗(yàn)節(jié)點(diǎn)運(yùn)算電路輸出一 組最小值數(shù)據(jù)、所述最小值數(shù)據(jù)的地址及次小值數(shù)據(jù)。
全文摘要
本發(fā)明涉及一種數(shù)據(jù)比較單元，所述數(shù)據(jù)比較單元包括選通器和減法器，所述選通器包括多個(gè)輸入端，所述輸入端接收數(shù)據(jù)及所述數(shù)據(jù)的地址信號，所述選通器包括控制端，所述控制端接收所述減法器輸出結(jié)果的符號位，所述選通器在控制信號的作用下輸出所述輸入端信號中的最小值數(shù)據(jù)、所述最小值數(shù)據(jù)的地址及次小值數(shù)據(jù)。本發(fā)明LDPC碼校驗(yàn)節(jié)點(diǎn)運(yùn)算電路采用通用比較電路并聯(lián)輸入預(yù)比較的數(shù)據(jù)及該數(shù)據(jù)的地址，然后采用專用比較單元級聯(lián)輸出預(yù)比較的數(shù)據(jù)的最小值及該最小值的地址以及次小值。本發(fā)明LDPC碼校驗(yàn)節(jié)點(diǎn)運(yùn)算電路在保證了計(jì)算的正確性前提下，優(yōu)化了電路結(jié)構(gòu)、減少了硬件資源的使用、提高了時(shí)鐘頻率。
文檔編號H03M13/11GK102064836SQ201010561249
公開日2011年5月18日 申請日期2010年11月26日 優(yōu)先權(quán)日2010年11月26日
發(fā)明者張巖, 陳金雷 申請人:哈爾濱工業(yè)大學(xué)深圳研究生院