專利名稱：數(shù)據(jù)處理電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體器件，更具體而言，涉及一種可有效地用于具有USB (通用 串行總線)2. 0標(biāo)準(zhǔn)的發(fā)送/接收電路作為個人計(jì)算機(jī)接口的半導(dǎo)體器件的技術(shù)。
背景技術(shù)：
在信號發(fā)送/接收系統(tǒng)中，在經(jīng)由發(fā)送路徑來連接發(fā)送側(cè)和接收側(cè)的情況中，將 端接電阻器連接到發(fā)送路徑的發(fā)送端和接收端中的每一端，且將端接電阻器的電阻值設(shè)定 成與發(fā)送路徑的特征阻抗相應(yīng)的值，以減少在信號的發(fā)送端和接收端處的反射效應(yīng)，由此 提高信號質(zhì)量和波形質(zhì)量。隨著通信速度增加，期望更精確地設(shè)定在信號的發(fā)送端和接收 端處的端接電阻器的值，并減少信號反射效應(yīng)。然而，在發(fā)送路徑的發(fā)送端和接收端處外部 附連端接電阻器的配置中，從發(fā)送電路到發(fā)送側(cè)端接電阻器的安裝位置以及從接收側(cè)端接 電阻器的安裝位置到接收電路，存在一定距離的發(fā)送路徑。因而，在從發(fā)送電路到發(fā)送側(cè) 端接電阻器的位置以及從接收側(cè)端接電阻器的位置到接收電路的信號發(fā)送期間，存在寄生 電容，并且在接收電路中波形質(zhì)量下降也成為一個問題。在發(fā)送路徑的發(fā)送端和接收端處 外部附連端接電阻器的配置具有高制造成本的缺點(diǎn)，且要求實(shí)現(xiàn)端接電阻器在LSI中的集 成。迄今為止，為了在半導(dǎo)體LSI中實(shí)現(xiàn)端接電阻器的集成，例如，在只通過內(nèi)建多晶 硅電阻元件和擴(kuò)散電阻元件(它們在同一制造工藝中與要設(shè)置在半導(dǎo)體LSI中的若干晶 體管元件等同時(shí)制造)來構(gòu)造端接電阻器的情況中，特性很大程度上取決于制造工藝、環(huán) 境溫度、施加電壓等而變化，且無法獲得期望的端接電阻器特性。日本未審專利申請公開 No. 2005-64455 (半導(dǎo)體集成電路和信號發(fā)送/接收系統(tǒng))提出了這樣的端接電阻器的系 統(tǒng)，其具有用于調(diào)整端接電阻器的MOS或作為端接電阻器一部分的MOS的柵極偏壓的電路。圖12示出了對應(yīng)于日本未審專利申請公開No. 2005-64455的電路。作為端接電阻 器一部分的多晶硅電阻元件R21的一端連接到電源電壓端子Vcc。作為端接電阻器一部分 的P溝道MOSFET QPll的源節(jié)點(diǎn)連接到電源電壓端子Vcc。由柵極偏置電壓調(diào)整電路產(chǎn)生的 控制電壓被供給到P溝道MOSFET QPll的柵極。柵極偏置電壓調(diào)整電路調(diào)整P溝道MOSFET QPll的柵極偏置電壓，以調(diào)整P溝道MOSFET QPll的電阻值。通過控制P溝道MOSFET QPll 的電阻值，控制由P溝道MOSFET QPll和電阻元件R21構(gòu)成的端接電阻器的值。恒定電流源 Iref經(jīng)由P溝道MOSFET QPlO和多晶硅電阻元件R20的并聯(lián)電路使恒定電流Iref從電源 電壓端子Vcc傳至電路的接地。參考電壓Vref供給到差分放大器AMP的反向輸入(-)，且P溝道MOSFET QPlO的漏極節(jié)點(diǎn)的電壓反饋到差分放大器AMP的非反向輸入(+)。差分放 大器AMP的輸出節(jié)點(diǎn)連接到P溝道M0SFETQP10的柵極節(jié)點(diǎn)以反饋控制P溝道MOSFET QPlO 的柵極偏置電壓，使得在作為復(fù)制電路的電阻元件R20和MOSFET QPlO中出現(xiàn)的電壓降的 量變得等于參考電壓Vref。由于柵極偏置電壓調(diào)整電路的輸出節(jié)點(diǎn)也連接到作為端接電阻 器一部分的P溝道MOSFET QPll的柵極，所以在電源電壓端子Vcc和與線纜連接的LSI焊 盤的節(jié)點(diǎn)nl之間的組合電阻值也變?yōu)榕c在復(fù)制電路中設(shè)定的值相同的期望值。利用這種 配置，可以自動地將內(nèi)建端接電阻器的電阻值調(diào)整為期望值。

發(fā)明內(nèi)容
圖13A、13B和13C示出了圖12電路的端接電阻器的特性。參考電壓Vref和參考 電流Iref從諸如帶隙參考電路的恒定電壓/電流電路中供給，且總是為恒定，而與LSI中 電源電壓Vcc和發(fā)送/接收電路的電源電壓Vcc無關(guān)。因此，上拉端接電阻元件的DC電阻 特性變?yōu)橥ㄟ^工作點(diǎn)a、b和c的曲線，這些工作點(diǎn)由圖13A、13B和13C所示的參考電流Iref 和使用OV作為參考的參考電壓Vref所指定。如圖13B所示，當(dāng)電源電壓Vcc為特定電壓 時(shí)，實(shí)現(xiàn)在期望的電阻特性范圍中的特性。換句話說，產(chǎn)生參考電壓Vref和參考電流Iref， 使得在特定的電源電壓Vcc處獲得期望的電阻特性。然而，在電源電壓Vcc為圖12A中所 示的標(biāo)準(zhǔn)最小值Vcc (min)的情況下，期望的電阻特性范圍對應(yīng)于標(biāo)準(zhǔn)最小值VccOiiin)而 向左側(cè)(向著OV)移動，且對應(yīng)于參考電壓Vref和參考電流Iref而工作的上拉端接電阻 元件的DC電阻特性偏離期望的電阻特性范圍，其中參考電壓Vref和參考電流Iref恒定， 而與標(biāo)準(zhǔn)最小值Vcc (min)無關(guān)。在電源電壓Vcc為圖13C中所示的標(biāo)準(zhǔn)最大值Vcc (max) 的情況下，期望的電阻特性范圍對應(yīng)于標(biāo)準(zhǔn)最大值Vcc (max)而向右側(cè)(向著Vcc)移動，且 對應(yīng)于參考電壓Vref和參考電流Iref而工作的上拉端接電阻元件的DC電阻特性偏離期 望的電阻特性范圍，其中參考電壓Vref和參考電流Iref恒定，而與標(biāo)準(zhǔn)最大值Vcc (max) 無關(guān)。本發(fā)明的一個目的是提供一種半導(dǎo)體器件，其包括具有不受電源電壓波動影響的 電阻特性的電阻元件。本發(fā)明的另一目的是提供一種半導(dǎo)體器件，其包括具有不受電源電 壓波動影響的期望的輸出阻抗特性的信號輸出電路。通過說明書和附圖的描述，本發(fā)明的 上述和其它目的以及新穎特征將變得明顯。在本申請中公開的發(fā)明的代表性發(fā)明的概要將簡要描述如下。生成基于對應(yīng)于電 路接地電位點(diǎn)的參考電壓的恒定電流。該恒定電流傳至其一端被連接到電源電壓端子的第 一電阻元件。由第一電阻元件生成的電壓供給到第一差分放大器，且該輸出電壓供給到其 源極被連接到電源電壓端子的第一導(dǎo)電類型的第一 MOSFET的柵極。第一 MOSFET的漏極電 壓反饋到第一差分放大器的另一輸入端子。第一電流源設(shè)置在第一 MOSFET的漏極和電路 的接地電位點(diǎn)之間。其源極連接到電源電壓端子且其柵極和第一 MOSFET的柵極共同連接 的第一導(dǎo)電類型的第二 MOSFET用作電阻元件。由此，可以實(shí)現(xiàn)具有與電源電壓波動無關(guān)的DC電阻特性的電阻元件。


圖1是示出針對根據(jù)本發(fā)明的半導(dǎo)體器件而設(shè)置的上拉電阻器的例子的電路圖。
圖2是示出針對根據(jù)本發(fā)明的半導(dǎo)體器件而設(shè)置的上拉電阻器的另一例子的電 路圖。圖3A、3B和3C是針對根據(jù)本發(fā)明的半導(dǎo)體器件而設(shè)置的上拉電阻器的特性圖。圖4是應(yīng)用本發(fā)明的信號發(fā)送/接收系統(tǒng)的一般配置圖。圖5是針對根據(jù)本發(fā)明的半導(dǎo)體器件而設(shè)置的發(fā)送電路的例子的框圖。圖6是示出圖5的發(fā)送電路的具體例子的框圖。圖7是示出圖6的發(fā)送電路的例子的具體電路圖。圖8是示出圖6的發(fā)送電路的另一例子的具體電路圖。圖9是示出針對根據(jù)本發(fā)明的半導(dǎo)體器件而設(shè)置的電壓轉(zhuǎn)換電路的另一例子的 電路圖。圖10是圖9的電壓轉(zhuǎn)換電路的等效電路圖。圖11是圖9的電壓轉(zhuǎn)換電路的等效電路圖。圖12是示出常規(guī)上拉電阻器的電路圖。圖13A、13B和13C是圖12的上拉電阻器的特性圖。
具體實(shí)施例方式圖1是示出針對根據(jù)本發(fā)明的半導(dǎo)體器件而設(shè)置的上拉電阻器的例子的電路圖。 參考電壓Vref供給到差分放大器AMPl的反向輸入端子(_)。差分放大器AMPl的輸出電壓 供給到P溝道M0SFETQP1和QP2的柵極。P溝道MOSFET QPl和QP2的源極連接到電源電壓 端子Vcc。MOSFET QPl的漏極電壓反饋到差分放大器AMPl的非反向輸入端子(+)。電阻器 Rl設(shè)置在MOSFET QPl的漏極和接地電位點(diǎn)Vss(OV)之間。在P溝道MOSFET QP2的漏極和電路的接地電位點(diǎn)Vss (OV)之間，設(shè)置N溝道 MOSFET QN1，該N溝道MOSFET Qm的柵極和漏極相連接。MOSFET Qm禾口 N溝道MOSFET QN2 以電流鏡的形式連接。電阻器R2設(shè)置在MOSFET QN2的漏極和電源電壓端子Vcc之間。電 阻器Rl和R2在同一制造工藝中形成且布置成盡可能地靠近。雖然沒有限制，但電阻器Rl 和R2由多晶硅電阻器形成且設(shè)定成具有相同的電阻值。參考電壓Vref是使用電路的接地電位(OV)作為參考的恒定電壓。在MOSFET QPl 和QP2的大小比率設(shè)定成相同并且M0SFETQN1和QN2的大小比率設(shè)定成相同的情況下，通 過如上所述使電阻器Rl和R2的電阻值相等，可以通過電阻器R2獲得使用電源電壓Vcc作 為參考的恒定電壓Vref'。具體而言，在電阻器Rl中，諸如Vref/Rl的電流在MOSFET QPl 中流動，且相同的電流在P溝道MOSFET QP2中流動。相同的電流經(jīng)由電流鏡電路(QNl和 QN2)在電阻器R2中流動。因此，通過使電阻器R2的電阻值等于電阻器Rl的電阻值，可以 使相同的電流傳至電阻器Rl和R2。由此，施加到電阻器Rl的電壓Vref變得等于在電阻器 R2處生成的電壓Vref'。電路將使用電路的接地電位Vss作為參考的參考電壓Vref轉(zhuǎn)換成使用電源電壓 Vcc作為參考的參考電壓Vref'。例如，為了減少電流消耗，也可以將MOSFET QP2與MOSFET QPl的大小比率(或QN2與QNl的大小比率)減少至1/N，并將電阻器R2的電阻值設(shè)定成電 阻器Rl的電阻值的N倍，由此使跨過電阻器Rl和R2的電壓彼此相等，如Vref = Vref'。參考電壓Vref'供給到差分放大器AMP2的反向輸入端子(-)。差分放大器AMP2
11的輸出電壓供給到P溝道MOSFET QP3和QP4的柵極。MOSFET QP3和QP4的源極連接到電 源電壓端子Vcc。恒定電流源Iref設(shè)置在MOSFET QP3的漏極和電路的接地電位點(diǎn)Vss (OV) 之間。MOSFET QP3的漏極電壓反饋到差分放大器AMP2的非反向輸入端子(+)。MOSFET QP3 和恒定電流源Iref形成作為上拉電阻器而工作的MOSFET QP4的復(fù)制電路。向MOSFET QP3 的柵極供給對應(yīng)于參考電壓Vref'和通過恒定電流Iref的控制電壓。因此，將作為上拉電 阻器而工作的MOSFET QP4控制成具有類似于MOSFET QP3的電阻特性的電阻特性。參考電壓Vref'輸入到差分放大器AMP2的反向輸入端子(_)，且將作為復(fù)制電 路的P溝道MOSFET QP3的漏極節(jié)點(diǎn)的電壓反饋給非反向輸入端子(+)。差分放大器AMP2 的輸出電壓供給到作為復(fù)制電路的P溝道MOSFET QP3的柵極和作為上拉電阻器的P溝道 MOSFET QP4的柵極。P溝道MOSFET QP3的柵極偏置電壓是反饋控制的，使得在復(fù)制電路的 MOSFET QP3中出現(xiàn)的電壓降的量變得等于參考電壓Vref'。由于差分放大器AMP2的輸出 電壓也供給到作為上拉電阻器一部分的P溝道MOSFET QP4的柵極，所以在電源電壓端子 Vcc和對應(yīng)于輸出端子OUT的LSI焊盤之間的組合電阻值變成和在復(fù)制電路中設(shè)定的值相 同的期望值。利用這種配置，可以將內(nèi)建上拉電阻器的電阻值自動地調(diào)整成期望值。參考電壓Vref和恒定電流Iref通過諸如下文將要描述的帶隙參考電路的恒定電 壓/電流電路等來生成，且總是恒定的，而不取決于半導(dǎo)體器件的電源電壓Vcc。參考電壓 Vref從帶隙參考電路供給且具有使用電路的接地電位點(diǎn)Vss(OV)作為參考的恒定電壓值， 并通過電路轉(zhuǎn)換成使用電源電壓Vcc作為參考的參考電壓Vref'。電阻器Rl和R2是通 過與半導(dǎo)體器件LSI中的其它MOS元件的相同工藝形成的元件，且在半導(dǎo)體制造工藝中很 大程度上發(fā)生變化。然而，電阻器Rl和R2中的變化程度彼此類似，使得電阻器Rl和R2之 間的比率總是保持恒定。電阻器Rl和R2在布局上布置成彼此靠近，使得保持電阻器Rl和 R2之間的比率。以這種方式，允許MOSFET QP4工作以便具有期望的電阻特性，而不受電源 電壓Vcc波動的影響。圖2是示出針對根據(jù)本發(fā)明的半導(dǎo)體器件設(shè)置的上拉電阻器的另一實(shí)施例的電 路圖。在此實(shí)施例中，電阻器R3和R4分別與復(fù)制電路的P溝道MOSFET QP3和作為上拉電 阻器而工作的P溝道MOSFET QP4并聯(lián)連接。通過并聯(lián)連接電阻器R3和R4，與圖1的實(shí)施 例中上拉電阻器只由MOSFET QP4形成且只在MOSFET的線性區(qū)域中工作的情況相比，還可 以加寬工作范圍。通過提供并聯(lián)的內(nèi)建電阻器，獲得優(yōu)良的頻率特性且還可以加寬工作范 圍。圖3A至3C示出了針對根據(jù)本發(fā)明的半導(dǎo)體器件而設(shè)置的上拉電阻器的特性圖。 上拉電阻器的DC電阻特性由通過工作點(diǎn)a、b和c的曲線表示，如圖3A、3B和3C中所示， 這些工作點(diǎn)通過使用電源電壓Vcc作為參考的參考電壓Vref'和Iref而指定。如圖3A 中所示，當(dāng)電源電壓Vcc為標(biāo)準(zhǔn)最小值Vcc (min)時(shí)，期望的電阻特性范圍與標(biāo)準(zhǔn)最小值 Vcc (min)對應(yīng)地向著左側(cè)(向著0V)移動。在此實(shí)施例中，使用了使用電源電壓Vcc作為 參考的參考電壓Vref'，工作點(diǎn)“a”也與標(biāo)準(zhǔn)最小值Vcc (min)對應(yīng)地向著左側(cè)移動，使得 上拉電阻器的DC電阻特性處于期望的電阻特性范圍內(nèi)。相反，如圖3C中所示，當(dāng)電源電壓 Vcc為標(biāo)準(zhǔn)最大值Vcc (max)時(shí)，期望的電阻特性范圍與標(biāo)準(zhǔn)最大值Vcc (max)對應(yīng)地向著右 側(cè)(向著Vcc)移動。類似地，由于使用了使用電源電壓Vcc作為參考的參考電壓Vref'， 所以工作點(diǎn)“C”也與標(biāo)準(zhǔn)最大值Vcc (max)對應(yīng)地向著右側(cè)移動，使得上拉電阻器的DC電阻特性處于期望的電阻特性范圍內(nèi)。顯然，在圖3B中，由于電源電壓Vcc為指定的電壓，所 以可實(shí)現(xiàn)期望電阻特性范圍內(nèi)的特性。圖4是示出應(yīng)用本發(fā)明的信號發(fā)送/接收系統(tǒng)的一般配置的示意圖。在此圖中， 信號發(fā)送/接收系統(tǒng)包括發(fā)送LSI、接收LSI和由差分線纜制成的傳輸線、在印刷板上形成 的布線等。發(fā)送信號從發(fā)送LSI的發(fā)送電路OSV發(fā)送到傳輸線，且通過接收LSI中的接收 機(jī)RCV來接收。在發(fā)送LSI中，在發(fā)送電路OSV之后，針對構(gòu)成傳輸線的差分線纜的兩個信 號線布置內(nèi)建端接電阻器。在接收LSI中，在接收機(jī)RCV之前，針對構(gòu)成傳輸線的差分線纜 的兩個信號線布置內(nèi)建端接電阻器。端接電阻器可以針對構(gòu)成傳輸線的所有的兩個信號線 而存在，或者可以采用不具有任何端接電阻器的發(fā)送/接收系統(tǒng)。通過圖1和圖2中所示 的電路，構(gòu)造設(shè)置在內(nèi)建端接電阻器中電源電壓Vcc側(cè)上的上拉端接電阻器。通過下述使 用MOSFET的電路構(gòu)造設(shè)置在電路的接地電位OV側(cè)上的端接電阻器。圖5是示出針對根據(jù)本發(fā)明的半導(dǎo)體器件而設(shè)置的發(fā)送電路的實(shí)施例的框圖。此 實(shí)施例的發(fā)送電路符合如個人計(jì)算機(jī)接口的USB (通用串行總線)2. 0標(biāo)準(zhǔn)。發(fā)送電路具有 對應(yīng)于正相發(fā)送信號TxDP的輸出緩沖器電路DOBl和對應(yīng)于負(fù)相發(fā)送信號TxDM的輸出緩 沖器電路D0B2。通過輸出使能信號/OE來控制兩個輸出緩沖器電路DOBl和D0B2的操作。 例如，當(dāng)信號/OE處于低電平時(shí)，使輸出緩沖器電路DOBl和D0B2工作，從輸出端子DP輸出 對應(yīng)于正相發(fā)送信號TxDP的正相信號，并從輸出端子DM輸出對應(yīng)于負(fù)相發(fā)送信號TxDM的 負(fù)相信號。當(dāng)信號/OE處于高電平時(shí)，輸出緩沖器電路DOBl和D0B2進(jìn)入輸出高阻抗?fàn)顟B(tài)， 且啟動從端子DP和DM的接收操作。同樣在沒有執(zhí)行信號發(fā)送操作時(shí)，信號/OE設(shè)定成高 電平，且輸出緩沖器電路DOB1和D0B2進(jìn)入輸出高阻抗?fàn)顟B(tài)。當(dāng)從輸出端子DP考慮時(shí)，輸出緩沖器電路DOB1和D0B2的輸出阻抗Zbuf為45+5 % (Ω)。當(dāng)從內(nèi)部設(shè)置串聯(lián)阻尼電阻器時(shí)，設(shè)置了串聯(lián)電阻器RS。串聯(lián)電阻器RS包括在緩 沖器阻抗要求中，且滿足RS+Zbuf = 45+5% (Ω)的電阻關(guān)系。當(dāng)從輸出端子DP考慮的阻 抗為ZR且發(fā)送路徑的特征阻抗為Z時(shí)，在阻抗值ZR不等于特征阻抗Z的情況中，通過傳輸 線而傳送的信號以通過以下等式(1)示出的反射系數(shù)Γ在接收端子處反射。因而，將阻抗 ZR設(shè)定成45+5% (Ω)很重要。Γ = (ZR-Z) / (ZR+Z) (1)圖6是示出圖5的發(fā)送電路的具體例子的框圖。在此例中，通過輸出緩沖器電路 DOBl和D0B2以及用于控制輸出阻抗的控制電路構(gòu)成發(fā)送電路。控制電路包括帶隙參考電 路BGR、參考電壓生成電路VRETO、控制電壓生成電路VCG以及輸出緩沖器復(fù)制電路D0BR。 輸出緩沖器DOBl的輸入信號“數(shù)據(jù)(data) ”對應(yīng)于圖5中的發(fā)送信號TxDP。輸出緩沖器 D0B2的輸入信號“/數(shù)據(jù)(/data)，，對應(yīng)于圖5中的發(fā)送信號TxDM。帶隙參考電路BGR生成基于硅帶隙的恒定電壓Vbgr。由于帶隙恒定電壓Vbgr是 使用電路的接地電位Vss (OV)作為參考的約為1. IV的電壓，所以通過參考電壓生成電路 VREre將其放大至適于輸出阻抗控制的諸如1.65V的參考電壓Vref。參考電流生成電路 IREFG將恒定電壓Vbgr供給到與外部端子TX連接的高精度外部電阻器REX，并生成控制信 號Irefn和Irefp，以便生成恒定電流?？刂菩盘朓refn是用于由N溝道MOSFET構(gòu)成的恒 定電源的控制信號，且控制信號Irefp是用于由P溝道MOSFET構(gòu)成的恒定電源的控制信 號。
參考電壓Vref供給到控制電壓生成電路VCG?？刂齐妷荷呻娐稸CG通過圖1 和圖2所示的電壓轉(zhuǎn)換電路從參考電壓Vref生成使用電源電壓Vcc作為參考的參考電壓 Vref'。控制電壓生成電路VCG使用兩個參考電壓Vref和Vref'以及輸出緩沖器復(fù)制電 路D0BR，并生成用于控制輸出緩沖器電路DOBl的輸出阻抗的控制電壓Vbp和用于控制輸出 緩沖器電路D0B2的輸出阻抗的控制電壓Vbn。圖7是示出圖6的發(fā)送電路的例子的具體電路圖。該電路圖將輸出緩沖器電路 DOBl示出為USB 2. 0標(biāo)準(zhǔn)的全速模式的一個電路。另一輸出緩沖器電路D0B2示出為黑盒 子。在全速模式中，可以以12Mbps執(zhí)行數(shù)據(jù)傳送。在帶隙參考電路BGR中，使用以二極管形式連接的PNP晶體管Tl和T2。晶體管Tl 和T2的基極和集電極連接到電路的接地電位點(diǎn)Vss (OV)。晶體管Tl的大小小于晶體管T2 的大小。電阻器R13的一端連接到晶體管T2的發(fā)射極。電阻器R13的另一端和晶體管Tl 的發(fā)射極分別連接到差分放大器AMP4的反向輸入端子(-)和非反向輸入端子(+)。電阻器 R12設(shè)置在差分放大器AMP4的輸出端子和差分放大器AMP4的反向輸入端子(-)之間，且電 阻器Rll設(shè)置在差分放大器AMP4的輸出端子和差分放大器AMP4的非反向輸入端子(+)之 間。差分放大器AMP4生成輸出電壓，使得在輸入端子(+)和(_)之間的電位差變?yōu)?零。通過使電阻器Rll和R12的電阻值相等，電流il和i2的值變得相同。因此，與發(fā)射極 大小比率相對應(yīng)，晶體管Tl的電流密度和晶體管T2的電流密度彼此不同。具有較小大小 的晶體管Tl的發(fā)射極的電流密度大于具有較大大小的晶體管T2的發(fā)射極的電流密度。因 而，晶體管Tl的基極-發(fā)射極電壓Vbel高于晶體管T2的基極-發(fā)射極電壓Vbe2?？邕^ 電阻器R13施加對應(yīng)于硅帶隙的差分電壓Δ V( = Vbel-Vbe2)，且電流i2變?yōu)楹愣娏鳌?由于使電阻器Rll和R12的電阻值變得相等，所以電流il也類似地恒定。在電阻器R13和 R12之間的比率設(shè)定成預(yù)定比率，且補(bǔ)償差分電壓ΔΥ的負(fù)溫度特性。從差分放大器ΑΜΡ4 的輸出端子獲得的輸出電壓Vgbr變?yōu)閷?yīng)于約1. IV的硅帶隙的恒定電壓。參考電壓生成電路VRER；是包括差分放大器ΑΜΡ5和電阻器R15和R16的負(fù)反饋 放大器。通過電阻器R15和R16的電阻比率，生成如1.65V的參考電壓Vref。參考電流生成電路IREre通過差分放大器AMP6、N溝道MOSFET QN8和經(jīng)由外部端 子TX而設(shè)置在半導(dǎo)體器件外的電阻器REX來生成參考電流Iref。具體而言，將帶隙恒定電 壓Vgbr供給到差分放大器AMP6的非反向輸入端子⑴。差分放大器AMP6的輸出電壓供給 到N溝道MOSFET QN8的柵極。MOSFET QN8的源極電壓經(jīng)由外部端子TX供給到電阻器REX 并反饋到差分放大器AMP6的反向輸入端子(_)。差分放大器AMP6生成輸出電壓，使得在輸 入端子⑴和㈠處的電位變得相同，且使MOSFET QN8操作。因而，向外部電阻器REX施 加與硅帶隙對應(yīng)的恒定電壓。恒定電流Iref在MOSFET QN8中生成并流動。通過使用參考 電壓Vgbr和外部電阻器REX，可以生成穩(wěn)定的期望的參考電流Iref，而不受電源電壓、溫度 變化和工藝變化中波動的影響。在MOSFET QN8的漏極和電源電壓端子Vcc之間，設(shè)置二極管形式的P溝道MOSFET QPS0設(shè)置P溝道MOSFET QP9以形成與MOSFET QP8協(xié)作的電流鏡電路。二極管形式的N 溝道M0SFETQP9設(shè)置在MOSFET QP9和電路的接地電位點(diǎn)Vss之間。為了將恒定電流Iref 傳到P溝道MOSFET QP8而生成的控制信號Irefp用作電流源的輸入信號，該電流源通過后面將描述的針對輸出緩沖器復(fù)制電路DOBR而設(shè)置的P溝道MOSFET而形成。為了將恒定電 流Iref傳到N溝道MOSFET QP9而生成的控制信號Irefn用作電流源的輸入信號，該電流 源通過后面將描述的針對輸出緩沖器復(fù)制電路DOBR設(shè)置的N溝道MOSFET而形成?？刂齐妷荷呻娐稸CG包括圖1和圖2中所示的差分放大器AMP1、電阻器Rl和 R2、以及MOSFET QPl、QP2、QNl和QN2，并將通過參考電壓生成電路VRETO而生成的且使用 電路的接地電位Vss作為參考的參考電壓Vref轉(zhuǎn)換成使用電源電壓Vcc作為參考的參考 電壓Vref'。參考電壓Vref'用來控制與差分放大器AMP2和輸出緩沖器復(fù)制電路協(xié)作的 上拉電阻器。參考電壓Vref用來控制與差分放大器AMP3和輸出緩沖器復(fù)制電路協(xié)作的下 拉電阻器。在輸出緩沖器電路DOBl中，P溝道輸出MOSFET QP6設(shè)置在P溝道MOSFET QP4 和輸出端子DP之間，該P(yáng)溝道MOSFET QP4與圖2中類似地作為上拉電阻器工作。N溝道 MOSFET QN6也設(shè)置在作為下拉電阻器工作的N溝道MOSFET QN4和輸出端子DP之間。輸出 MOSFET QP6和QN6的漏極共同連接，并且盡管沒有限制，但其經(jīng)由電阻器R9連接到輸出端 子DP。MOSFET QP6和QN6的柵極共同連接，并且經(jīng)由前置驅(qū)動器PDV接收輸入數(shù)據(jù)“數(shù)據(jù) (data) ” (TxDP)。通過與圖2中類似地將內(nèi)建電阻器R4設(shè)置為與P溝道MOSFET QP4并聯(lián) 的上拉電阻器，可以獲得優(yōu)良的頻率特性，并且還可以加寬工作范圍。類似地，在下拉電阻 器中，電阻器R7也設(shè)置成與N溝道MOSFET QN4并聯(lián)。提供與上述構(gòu)造的輸出緩沖器電路DOBl對應(yīng)的輸出緩沖器復(fù)制電路D0BR。P溝道 MOSFET QP3和電阻器R3對應(yīng)于M0SFETQP4和R4，且P溝道MOSFET QP5對應(yīng)于輸出MOSFET QP6。與電阻器R9對應(yīng)地設(shè)置電阻器R5。通過向柵極供給電路的接地電位Vss JiMOSFET QP5穩(wěn)定在導(dǎo)通狀態(tài)。傳到復(fù)制電路的電流由利用控制信號Irefn控制的恒定電流源來生 成。同樣在用于生成低電平輸出信號的輸出電路中，類似地，P溝道MOSFET QN3和電阻器 R6分別對應(yīng)于MOSFET QN4和電阻器R7，且N溝道MOSFET QN5對應(yīng)于輸出MOSFET QN6。電 阻器R5對應(yīng)于電阻器R9而設(shè)置。通過向柵極供給電源電壓Vcc JiMOSFET QN5穩(wěn)定在導(dǎo) 通狀態(tài)。傳到復(fù)制電路的電流由利用控制信號Irefp控制的恒定電流源來生成。控制電壓生成電路VCG中的差分放大器AMP2接收在與輸出緩沖器DOBl的輸出 端子DP對應(yīng)的電阻器R5和電流源之間的連接點(diǎn)處的電壓作為反饋電壓，并生成P溝道 MOSFET QP3的柵極控制電壓Vbp。結(jié)果，復(fù)制電路中的P溝道MOSFET QP3、電阻器R3、M0SFET QP5和電阻器R5的一般電阻特性變成與參考電壓Vref'和參考電流Iref對應(yīng)的電阻特 性。通過控制電壓Vbp，控制輸出緩沖器電路DOBl的MOSFET QP4。因而，從輸出端子DP可 見的輸出阻抗Zbufp的電阻特性類似于復(fù)制電路的電阻特性。控制電壓生成電路VCG的差分放大器AMP3接收在與輸出緩沖器DOBl的輸出端子 DP對應(yīng)的電阻器R8和電流源之間的連接點(diǎn)處的電壓作為反饋電壓，并生成N溝道MOSFET QN3的柵極控制電壓Vbn。結(jié)果，復(fù)制電路中的N溝道MOSFET QN3、電阻器R7、M0SFETQN5和 電阻器R8的一般電阻特性變成與參考電壓Vref和參考電流Iref對應(yīng)的電阻特性。通過 控制電壓Vbn，控制輸出緩沖器電路DOBl的MOSFET QN4。因而，從輸出端子DP可見的輸出 阻抗Zbufm的電阻特性也類似于復(fù)制電路的電阻特性。下拉電阻器使用N溝道MOSFET QN4 且N溝道MOSFET QN4的源極連接到電路的接地電位Vss。因此，可以像原來那樣使用利用 電路的接地電位Vss作為參考的參考電壓Vref，而無需執(zhí)行電壓轉(zhuǎn)換。
與另一輸出端子DM對應(yīng)設(shè)置的輸出緩沖器電路D0B2以類似于輸出緩沖器電路 DOBl的方式構(gòu)造?？刂菩盘朧bp和Vbn供給到輸出緩沖器電路D0B2，且輸出阻抗的電阻特 性類似于復(fù)制電路的電阻特性。在全速模式中，生成使用復(fù)制電路的柵極控制電壓Vbp和Vbn、參考電壓Vref' 和Vref以及參考電流Iref，使得當(dāng)輸出端子DP和DM的電壓為1. 65V時(shí)，確定對應(yīng)于45 Ω 的輸出電流值(1. 65V/45 Ω = 36. 6mA)?！癡cc-VREF' = 1. 65V” 的值和 36. 6mA 的 IREF 值 并非限制性的?？梢允褂眠@些值的任意組合，只要可以獲得約45 Ω的期望阻抗特性，諸如 2. OV和44. 4mA。選擇能夠獲得優(yōu)良阻抗特性的組合就已經(jīng)足夠。復(fù)制電路中的MOSFET的 大小小于輸出緩沖器的MOSFET的大小，例如，1/50。與大小比率對應(yīng)，參考電流Iref設(shè)置 成為1/50的733 μ A0通過向50倍放大的輸出電路供給上述生成的控制電壓Vbp和Vbn， 則36. 6mA( = 1. 65V/45 Ω)的輸出電流在輸出端子DP和DM處流動。圖8是示出圖6的發(fā)送電路的另一例子的具體電路圖。該電路圖示出了輸出緩沖 器電路D0B1，作為在USB 2.0標(biāo)準(zhǔn)的高速模式中的一個電路。另一輸出緩沖器電路D0B2示 出為黑盒子。在高速模式中，在低電平側(cè)的輸出電路作為端接電阻器來工作。具體而言，通過 使用電源電壓Vcc作為輸入信號，N溝道輸出MOSFET QP6穩(wěn)定在導(dǎo)通狀態(tài)且P溝道輸出 MOSFET QP6穩(wěn)定在截止?fàn)顟B(tài)。結(jié)果，執(zhí)行高電平輸出操作的P溝道側(cè)電路被電隔離。同樣 在此狀態(tài)中，通過MOSFET QN6和QN4、電阻器R7、控制電壓生成電路VCG和復(fù)制電路來生成 控制信號Vbn，且可以獲得輸出阻抗Zbufm。在高速模式中，通過控制信號Ihs來生成諸如17. 7mA的驅(qū)動電流，且經(jīng)由N溝道 輸出MOSFET QNlO來輸出輸出信號TxD+，其中向該N溝道輸出MOSFET QNlO的柵極供給了 該驅(qū)動電流。這時(shí)，同樣在接收側(cè)LSI中，低電平側(cè)的輸出電路作為端接電阻器而工作。在 這種高速模式中，可以執(zhí)行480Mbps的高速數(shù)據(jù)傳送等，使得可以實(shí)現(xiàn)以超過8倍的速度向 CR-R進(jìn)行寫入和向HDD進(jìn)行訪問。在高速模式中，生成參考電壓Vref和參考電流Iref，使得當(dāng)輸出端子DP和DM的 電壓為0. 4V時(shí)，確定對應(yīng)于45 Ω的輸出電流值。0. 4V的VREF和IREF的值不限于上述值。 可以使用這些值的任意組合 只要可以獲得約45 Ω的優(yōu)良的端接電阻特性。當(dāng)復(fù)制電路中 的MOSFET形成為較小大小時(shí)，例如，輸出緩沖器電路的MOSFET的1/50，參考電流Iref也設(shè) 定為1/50的178 μ Α。對于這種切換，例如，在參考電壓生成電路VRER；中，通過圖8中所示 的電阻器R18和R19構(gòu)成圖7中的電阻器R17，選擇電阻器R18和R19的連接點(diǎn)的抽頭，并 且生成通過分壓恒定電壓Vgbr而獲得的諸如0. 4V的參考電壓Vref。雖然沒有示出，但內(nèi) 部設(shè)置了多個電流鏡和開關(guān)以切換IREF的值。USB 2. 0標(biāo)準(zhǔn)包括低速模式(1. 5Mbps)。在低速模式中，沒有指定45 Ω的阻抗。因 而，可以設(shè)定任意的值作為圖6的復(fù)制電路的輸出Vbn和Vbp?？梢圆捎眠@樣的配置Vbn 和Vcc設(shè)定成相同值，Vbp設(shè)定成0V，全速模式中的輸出緩沖器按照原樣作為低速模式中的 輸出緩沖器來使用，且在全速輸出級前設(shè)置的前置驅(qū)動器通過開關(guān)而斷開并被低速的前置 驅(qū)動器代替。圖9是示出針對根據(jù)本發(fā)明的半導(dǎo)體器件而設(shè)置的電壓轉(zhuǎn)換電路的另一例子的 電路圖。參考電壓Vref供給到差分放大器AMPl的非反向輸入端子(+)。差分放大器AMPl 16的輸出電壓供給到N溝道MOSFET QNO的柵極。電阻器Rl設(shè)置在MOSFET QNO和電路的接 地電位點(diǎn)Vss(OV)之間。MOSFET QNO的源極電壓供給到差分放大器AMPl的反向輸入端子 (_)。差分放大器AMPl使MOSFET QNO工作，使得在輸入端子(+)和(-)處的電位變得相同， 從而參考電壓Vref施加到電阻器Rl。因而，諸如Vref/Rl的電流在M0SFETQN0中流動。在N溝道MOSFET QNO的漏極和電源電壓Vcc之間，設(shè)置其柵極和漏極彼此連接 的P溝道MOSFET QPl。MOSFET QPl和P溝道MOSFET QP2連接，以形成電流鏡。其柵極和 漏極彼此連接的N溝道MOSFET QNl設(shè)置在P溝道MOSFET QP2的漏極和電路的接地電位點(diǎn) Vss (OV)之間。MOSFET QNl和N溝道MOSFET QN2連接，以形成電流鏡。電阻器R2設(shè)置在 MOSFET QN2的漏極和電源電壓端子Vcc之間。通過使MOSFET QPl和QP2以及MOSFET QNl 和QN2的大小相同，可以將與在N溝道MOSFET QNO中流動的電流相同的電流傳到電阻器 R2。電阻器Rl和R2在同一制造工藝中形成且布置成盡可能地靠近。雖然沒有限制，但電 阻器Rl和R2形成為多晶硅電阻器且具有相同的電阻值。參考電壓Vref是使用電路的接地電位(OV)作為參考的恒定電壓。當(dāng)MOSFET QPl 和QP2具有相同的大小時(shí)，MOSFET QNl和QN2具有相同的大小，且電阻器Rl和R2具有相同 的電阻值，可以從電阻器R2獲得使用電源電壓Vcc作為參考的恒定電壓Vref'。S卩，Vref/ Rl的電流經(jīng)由MOSFET QNO和QPl在電阻器Rl中流動，且相同的電流在P溝道MOSFET QP2 中流動。相等的電流經(jīng)由電流鏡(MOSFET QNl和QN2)在電阻器R2中流動。因此，通過使 電阻器R2的電阻值等于電阻器Rl的電阻值，可以將相等的電流傳到電阻器Rl和R2。因 此，施加到電阻器Rl的電壓Vref變得等于由電阻器R2產(chǎn)生的電壓Vref'。圖10是圖9的電壓轉(zhuǎn)換電路的等效電路圖。差分放大器AMP1、MOSFET QNO和電 阻器Rl可以視作對應(yīng)于參考電壓Vref和電阻器Rl的依賴于電壓的電流源。通過經(jīng)由電 流鏡電路(QPl和QP2)和(Qm和QN2)，將由這種依賴于電壓的電流源產(chǎn)生的電流傳至設(shè)置 在電源電壓Vcc側(cè)的電阻器R2，可以將對應(yīng)于電路的接地電位的參考電壓Vref轉(zhuǎn)換成對應(yīng) 于電源電壓Vcc的參考電壓Vref ‘。圖11是圖9的電壓轉(zhuǎn)換電路的另一等效電路圖。差分放大器AMP1、MOSFET QNO 和電阻器Rl可以視作對應(yīng)于參考電壓Vref和電阻器Rl的依賴于電壓的電流源。通過直 接將由這種依賴于電壓的電流源產(chǎn)生的電流傳到電阻器R2，可以將對應(yīng)于電路的接地電位 的參考電壓Vref轉(zhuǎn)換成對應(yīng)于電源電壓Vcc的參考電壓Vref'。在使用了圖9所示的差 分放大器AMP和N溝道MOSFET QNO的情況下，必須確保MOSFET QNO的操作所需的漏極電 壓。S卩，電源電壓Vcc-Vref'必須等于或大于MOSFET QNO的操作所需的漏極電壓?；趯?shí)施例具體描述了由發(fā)明人實(shí)現(xiàn)的本發(fā)明。然而，本發(fā)明不限于上述實(shí)施例， 而可以在不離開本發(fā)明的精神的情況下進(jìn)行各種修改。例如，作為半導(dǎo)體集成電路中的電 阻器Rl至R13等，為了減小電阻值，可以使用多晶硅電阻器或淀積硅化物的多晶硅電阻器。 還可以使用其上沒有淀積金屬硅化物的多晶硅電阻器。此外，還可以使用具有與多晶硅電 阻器一樣優(yōu)良的頻率特性的電阻器和在半導(dǎo)體板上形成的其它電阻器，諸如擴(kuò)散電阻器或 阱電阻器。本發(fā)明不僅可以應(yīng)用于USB 2.0，而且可以應(yīng)用于在半導(dǎo)體電路中具有端接電阻 器的所有的信號發(fā)送/接收系統(tǒng)。由于內(nèi)建端接電阻器的電阻值可以高精度地控制到期望 值，所以可以應(yīng)用本發(fā)明作為內(nèi)建恒定電阻器，并可以將本發(fā)明應(yīng)用到其中具有恒定電阻 器的所有的半導(dǎo)體LSI。可以將本發(fā)明應(yīng)用到用于發(fā)送信號的半導(dǎo)體器件和用于接收信號
17的半導(dǎo)體器件中的僅僅一個中。
權(quán)利要求
一種信號發(fā)送/接收系統(tǒng)，包括發(fā)送電路，用于輸出信號；接收電路，用于接收所述信號；傳輸線，連接在發(fā)送LSI和接收LSI之間，以傳輸所述信號；第一電路，用于通過連接在第一參考電壓和第一電位點(diǎn)之間的第一電阻元件來產(chǎn)生恒定電流；第二電路，用于通過在第二電位點(diǎn)和由所述第一電路產(chǎn)生的所述恒定電流之間連接第二電阻元件來產(chǎn)生第二參考電壓；第一差分放大器，具有兩個輸入端子，由所述第二電路產(chǎn)生的電壓供給到所述兩個輸入端子之一；第一導(dǎo)電類型的第一MOSFET，其源極連接到所述第二電位點(diǎn)，其柵極連接到所述第一差分放大器的輸出電壓，所述第一MOSFET將漏極電壓反饋給所述第一差分放大器的另一輸入端子；第一電流源，設(shè)置在所述第一MOSFET的漏極和所述電路的所述第一電位點(diǎn)之間，并且設(shè)定要傳至所述第一MOSFET的電流；以及所述第一導(dǎo)電類型的第二MOSFET，其源極連接到所述第二電位點(diǎn)，其柵極連接到所述第一MOSFET的柵極，并且其漏極連接到信號線，其中所述第二MOSFET用作電阻元件，其電阻值對應(yīng)于所述參考電壓和所述第一電流源的電流而設(shè)定。
2.根據(jù)權(quán)利要求1的信號發(fā)送/接收系統(tǒng)，其中所述第二電位點(diǎn)高于所述第一電位點(diǎn)，并且所述第二電位點(diǎn)和所述第二參考電壓 之間的電壓是恒定的，以及其中所述第一 MOSFET和所述第二 MOSFET是P溝道M0SFET。
3.根據(jù)權(quán)利要求2的信號發(fā)送/接收系統(tǒng)，其中所述第一電路包括第二差分放大器、第三和第四P溝道型M0SFET、第五和第六N溝 道型MOSFET以及第二電阻元件，其中所述參考電壓供給到所述第二差分放大器的兩個輸入端子之一，其中所述第三和第四MOSFET的源極連接到所述第二電位點(diǎn)，其中所述第五和第六MOSFET的源極連接到所述第一電位點(diǎn)，其中所述第二電阻元件連接在所述第三MOSFET的漏極和所述第一電位點(diǎn)之間，其中所述第二差分放大器的另一輸入端子連接到所述第三MOSFET的漏極，其中所述第四MOSFET的柵極和源極分別連接到所述第三MOSFET的柵極和源極，其中所述第五MOSFET的柵極和漏極彼此連接，其中所述第六MOSFET連接到所述第五MOSFET以形成電流鏡電路，其中所述第四MOSFET的漏極電流供給到所述第五MOSFET的漏極，以及其中所述第六MOSFET的漏極電流用作所述恒定電流。
4.根據(jù)權(quán)利要求2的信號發(fā)送/接收系統(tǒng)，其中所述第一電路包括第二差分放大器、第三和第四P溝道型M0SFET、第五至第七N溝 道型MOSFET以及第二電阻元件，其中所述參考電壓供給到所述第二差分放大器的兩個輸入端子之一， 其中所述第三和第四MOSFET的源極連接到所述第二電位點(diǎn)， 其中所述第五和第六MOSFET的源極連接到所述第一電位點(diǎn)，其中所述第七M(jìn)OSFET的漏極連接到所述第三MOSFET的漏極，所述第二電阻元件連接 在所述第七M(jìn)OSFET的源極和所述第一電位點(diǎn)之間，其中所述第二差分放大器的另一輸入端子連接到所述第七M(jìn)OSFET的源極，其中所述第三MOSFET的柵極和漏極彼此連接，其中所述第四MOSFET連接到所述第三MOSFET以形成電流鏡電路，其中所述第五MOSFET的柵極和漏極彼此連接，其中所述第六MOSFET連接到所述第五MOSFET以形成電流鏡電路，其中所述第四MOSFET的漏極電流供給到所述第五MOSFET的漏極，以及其中所述第六MOSFET的漏極電流用作所述恒定電流。
5.根據(jù)權(quán)利要求3的信號發(fā)送/接收系統(tǒng)，其中所述第一電阻元件和所述第二電阻元 件通過同一制造工藝來形成，以在半導(dǎo)體襯底上方彼此鄰近。
6.根據(jù)權(quán)利要求5的信號發(fā)送/接收系統(tǒng)，其中由多晶硅制成的第三電阻元件與所述第一 MOSFET并聯(lián)連接，以及 其中由多晶硅制成的第四電阻元件與所述第二 MOSFET并聯(lián)連接。
7.根據(jù)權(quán)利要求5的信號發(fā)送/接收系統(tǒng)，其中所述第一 MOSFET的大小以預(yù)定比率小于所述第二 MOSFET的大小，以及 其中在所述第一MOSFET和所述第二MOSFET中流動的電流的比率對應(yīng)于所述預(yù)定比率 而設(shè)定。
8.根據(jù)權(quán)利要求7的信號發(fā)送/接收系統(tǒng)，其中具有與所述電流的比率對應(yīng)的電阻比率的、由多晶硅制成的第三電阻元件與所述 第一 MOSFET并聯(lián)連接，以及其中具有與所述電流的比率對應(yīng)的電阻比率的、由多晶硅制成的第四電阻元件與所述 第二 MOSFET并聯(lián)連接。
9.根據(jù)權(quán)利要求5的信號發(fā)送/接收系統(tǒng)，進(jìn)一步包括第三差分放大器，其具有兩個輸入端子，所述參考電壓被供給到所述兩個輸入端子之 N溝道型的第八M0SFET，其源極連接到所述電路的第一電位點(diǎn)，并且其柵極接收所述 第三差分放大器的輸出電壓，所述第八MOSFET將漏極電壓反饋至所述第三差分放大器的 另一輸入端子；第二電流源，設(shè)置在所述第八MOSFET的漏極和所述第二電位點(diǎn)之間，并且設(shè)定要傳至 所述第八MOSFET的電流；以及N溝道型的第九M0SFET，其源極連接到所述第一電位點(diǎn)且其柵極和所述第八MOSFET的 柵極共同連接，其中所述第二 MOSFET用作上拉電阻元件，以及其中所述第九MOSFET用作下拉電阻元件，其電阻值對應(yīng)于所述參考電壓和所述第二 電流源的電流而設(shè)定。
10.根據(jù)權(quán)利要求9的信號發(fā)送/接收系統(tǒng)，其中用于產(chǎn)生高電平輸出信號的P溝道型輸出MOSFET串聯(lián)連接在所述第二 MOSFET和 第一輸出端子之間，其中用于產(chǎn)生低電平輸出信號的N溝道型輸出MOSFET串聯(lián)連接在所述第九MOSFET和 所述第一輸出端子之間，其中P溝道型的偽MOSFET設(shè)置在所述第一 MOSFET和所述第一電流源之間，所述P溝 道型的偽MOSFET具有被供給所述第一電位的柵極，并且所述P溝道型的偽MOSFET對應(yīng)于 所述P溝道輸出MOSFET，其中N溝道型的偽MOSFET設(shè)置在所述第八MOSFET和所述第二電流源之間，所述N溝 道型的偽MOSFET具有被供給所述第二電位的柵極，并且所述N溝道型的偽MOSFET對應(yīng)于 所述N溝道輸出M0SFET，以及其中發(fā)送數(shù)據(jù)被供給到所述P溝道輸出MOSFET和所述N溝道輸出MOSFET的柵極。
11.根據(jù)權(quán)利要求10的信號發(fā)送/接收系統(tǒng)，其中所述第一 MOSFET的大小以預(yù)定比率小于所述第二 MOSFET的大小， 其中所述第八MOSFET的大小以預(yù)定比率小于所述第九MOSFET的大小，以及 其中在所述第一 MOSFET和所述第二 MOSFET中流動的電流的比率以及在所述第八 MOSFET和所述第九MOSFET中流動的電流的比率對應(yīng)于所述預(yù)定比率而設(shè)定。
12.根據(jù)權(quán)利要求11的信號發(fā)送/接收系統(tǒng)，其中具有與所述電流的比率對應(yīng)的電阻比率的、由多晶硅制成的第三電阻元件與所述 第一 MOSFET并聯(lián)連接，其中具有與所述電流的比率對應(yīng)的電阻比率的、由多晶硅制成的第四電阻元件與所述 第二 MOSFET并聯(lián)連接，其中具有與所述電流的比率對應(yīng)的電阻比率的、由多晶硅制成的第五電阻元件與所述 第八MOSFET并聯(lián)連接，以及其中具有與所述電流的比率對應(yīng)的電阻比率的、由多晶硅制成的第六電阻元件與所述 第九MOSFET并聯(lián)連接。
13.根據(jù)權(quán)利要求12的信號發(fā)送/接收系統(tǒng)，其中用于從所述第一輸出端子輸出一個輸出信號的電路用作第一輸出電路， 其中所述半導(dǎo)體器件進(jìn)一步包括第二輸出端子和第二輸出電路，所述第二輸出電路用 于從所述第二輸出端子輸出具有與從所述第一輸出端子輸出的輸出信號的相位相反的相 位的輸出信號，以及其中所述第二輸出電路包括對應(yīng)于所述第二 M0SFET、所述第九M0SFET、所述P溝道輸 出M0SFET、所述N溝道輸出MOSFET以及所述第三、第四、第五和第六多晶硅電阻元件的電路 元件。
14.根據(jù)權(quán)利要求13的信號發(fā)送/接收系統(tǒng)，其中所述第一輸出電路和所述第二輸出 電路以USB2. 0的全速模式輸出信號。
15.根據(jù)權(quán)利要求14的信號發(fā)送/接收系統(tǒng)，其中所述第一輸出端子和所述第二輸出端子還設(shè)置有執(zhí)行對應(yīng)于USB2. 0高速模式的 輸出操作的第三輸出電路和第四輸出電路，其中在所述全速模式的輸出操作中，所述第三輸出電路和所述第四輸出電路分別與所 述第一輸出端子和所述第二輸出端子電隔離，其中在所述高速模式的輸出操作中，所述第三輸出電路和所述第四輸出電路分別與所 述第一輸出端子和所述第二輸出端子電連接，以及其中在所述高速模式的輸出操作中，所述第一輸出電路和所述第二輸出電路的輸出信 號都設(shè)定成高電平，并且所述第一輸出電路和所述第二輸出電路作為連接到所述第三輸出 電路和所述第四輸出電路的發(fā)送側(cè)電阻元件而操作。
16.根據(jù)權(quán)利要求15的信號發(fā)送/接收系統(tǒng)，其中在所述全速模式的接收操作中，所述第一輸出端子和所述第二輸出端子用作第一 輸入端子和第二輸入端子，并且所述第一至第四輸出電路進(jìn)入輸出高阻抗?fàn)顟B(tài)，以及其中在所述高速模式的接收操作中，所述第一輸出端子和所述第二輸出端子用作第一 輸入端子和第二輸入端子，所述第三輸出電路和所述第四輸出電路進(jìn)入輸出高阻抗?fàn)顟B(tài)， 所述第一輸出電路和所述第二輸出電路的輸入信號都設(shè)定成高電平，并且所述第一輸出電 路和所述第二輸出電路作為接收側(cè)電阻元件而操作。
17.一種用于USB2.0的信號發(fā)送/接收系統(tǒng)，包括 第一發(fā)送電路，用于輸出第一信號；第二發(fā)送電路，用于輸出第二信號； 接收電路，用于接收所述第一信號和所述第二信號；第一傳輸線，連接在所述第一發(fā)送電路和所述接收電路之間，以傳輸所述第一信號； 第二傳輸線，連接在所述第二發(fā)送電路和所述接收電路之間，以傳輸所述第二信號； 第一電路，用于通過連接在第一參考電壓和第一電位點(diǎn)之間的第一電阻元件來產(chǎn)生恒 定電流；第二電路，用于通過在第二電位點(diǎn)和由所述第一電路產(chǎn)生的恒定電流之間連接第二電 阻元件來產(chǎn)生第二參考電壓；第一差分放大器，具有兩個輸入端子，由所述第二電路產(chǎn)生的電壓供給到所述兩個輸 入端子之一；第一導(dǎo)電類型的第一 M0SFET，其源極連接到所述第二電位點(diǎn)，并且其柵極連接到所述 第一差分放大器的輸出電壓，所述第一 MOSFET將漏極電壓反饋給所述第一差分放大器的 另一輸入端子；第一電流源，設(shè)置在所述第一 MOSFET的漏極和所述電路的第一電位點(diǎn)之間，并且設(shè)定 要傳至所述第一 MOSFET的電流；以及所述第一導(dǎo)電類型的第二 M0SFET，其源極連接到所述第二電位點(diǎn)，其柵極連接到所述 第一 MOSFET的柵極，并且其漏極連接到信號線，其中所述第二 MOSFET用作用于所述第一傳輸線或所述第二傳輸線的端接電阻元件， 其電阻值對應(yīng)于所述參考電壓和所述第一電流源的電流而設(shè)定。
18.根據(jù)權(quán)利要求17的用于USB2.0的信號發(fā)送/接收系統(tǒng)，其中所述第二電位點(diǎn)高于所述第一電位點(diǎn)，并且所述第二電位點(diǎn)和所述第二參考電壓 之間的電壓是恒定的，以及其中所述第一 MOSFET和所述第二 MOSFET是P溝道M0SFET。
19.根據(jù)權(quán)利要求4的信號發(fā)送/接收系統(tǒng)，其中所述第一電阻元件和所述第二電阻元件通過同一制造工藝來形成，以在半導(dǎo)體襯 底上方彼此鄰近。
20.根據(jù)權(quán)利要求19的信號發(fā)送/接收系統(tǒng)，其中由多晶硅制成的第三電阻元件與所述第一 MOSFET并聯(lián)連接，以及 其中由多晶硅制成的第四電阻元件與所述第二 MOSFET并聯(lián)連接。
21.根據(jù)權(quán)利要求19的信號發(fā)送/接收系統(tǒng)，其中所述第一 MOSFET的大小以預(yù)定比率小于所述第二 MOSFET的大小，以及 其中在所述第一 MOSFET和所述第二 MOSFET中流動的電流的比率對應(yīng)于所述預(yù)定比率 而設(shè)定。
22.根據(jù)權(quán)利要求21的信號發(fā)送/接收系統(tǒng)，其中具有與所述電流的比率對應(yīng)的電阻比率的、由多晶硅制成的第三電阻元件與所述 第一 MOSFET并聯(lián)連接，以及其中具有與所述電流的比率對應(yīng)的電阻比率的、由多晶硅制成的第四電阻元件與所述 第二 MOSFET并聯(lián)連接。
23.根據(jù)權(quán)利要求19的信號發(fā)送/接收系統(tǒng)，進(jìn)一步包括第三差分放大器，其具有輸入端子，所述參考電壓被供給到所述輸入端子之一； N溝道型的第八M0SFET，其源極連接到所述電路的第一電位點(diǎn)，并且其柵極接收所述 第三差分放大器的輸出電壓，所述第八MOSFET將漏極電壓反饋至所述第三差分放大器的 另一輸入端子；第二電流源，設(shè)置在所述第八MOSFET的漏極和所述第二電位點(diǎn)之間，并且設(shè)定要傳至 所述第八MOSFET的電流；以及N溝道型的第九M0SFET，其源極連接到所述電路的第一電位點(diǎn)，并且其柵極和所述第 八MOSFET的柵極共同連接，其中所述第二 MOSFET用作上拉電阻元件，以及其中所述第九MOSFET用作下拉電阻元件，其電阻值對應(yīng)于所述參考電壓和所述第二 電流源的電流而設(shè)定。
24.根據(jù)權(quán)利要求23的信號發(fā)送/接收系統(tǒng)，其中用于產(chǎn)生高電平輸出信號的P溝道型輸出MOSFET串聯(lián)連接在所述第二 MOSFET和 第一輸出端子之間，其中用于產(chǎn)生低電平輸出信號的N溝道型輸出MOSFET串聯(lián)連接在所述第九MOSFET和 所述第一輸出端子之間，其中P溝道型的偽MOSFET設(shè)置在所述第一 MOSFET和所述第一電流源之間，所述P溝 道型的偽MOSFET具有被供給所述電路的第一電位的柵極，并且所述P溝道型的偽MOSFET 對應(yīng)于所述P溝道輸出MOSFET，其中N溝道型的偽MOSFET設(shè)置在所述第八MOSFET和所述第二電流源之間，所述N溝 道型的偽MOSFET具有被供給到所述第二電位點(diǎn)的柵極，并且所述N溝道型的偽MOSFET對 應(yīng)于所述N溝道輸出M0SFET，以及其中發(fā)送數(shù)據(jù)被供給到所述P溝道輸出MOSFET和所述N溝道輸出MOSFET的柵極。
25.根據(jù)權(quán)利要求24的信號發(fā)送/接收系統(tǒng)，其中所述第一 MOSFET的大小以預(yù)定比率小于所述第二 MOSFET的大小， 其中所述第八MOSFET的大小以預(yù)定比率小于所述第九MOSFET的大小，以及 其中在所述第一 MOSFET和所述第二 MOSFET中流動的電流的比率以及在所述第八 MOSFET和所述第九MOSFET中流動的電流的比率對應(yīng)于所述預(yù)定比率而設(shè)定。
26.根據(jù)權(quán)利要求25的信號發(fā)送/接收系統(tǒng)，其中具有與所述電流的比率對應(yīng)的電阻比率的、由多晶硅制成的第三電阻元件與所述 第一 MOSFET并聯(lián)連接，其中具有與所述電流的比率對應(yīng)的電阻比率的、由多晶硅制成的第四電阻元件與所述 第二 MOSFET并聯(lián)連接，其中具有與所述電流的比率對應(yīng)的電阻比率的、由多晶硅制成的第五電阻元件與所述 第八MOSFET并聯(lián)連接，以及其中具有與所述電流的比率對應(yīng)的電阻比率的、由多晶硅制成的第六電阻元件與所述 第九MOSFET并聯(lián)連接。
27.根據(jù)權(quán)利要求26的信號發(fā)送/接收系統(tǒng)，其中用于從所述第一輸出端子輸出一個輸出信號的電路用作第一輸出電路， 其中所述半導(dǎo)體器件進(jìn)一步包括第二輸出端子和第二輸出電路，所述第二輸出電路用 于從所述第二輸出端子輸出具有與從所述第一輸出端子輸出的輸出信號的相位相反的相 位的輸出信號，以及其中所述第二輸出電路包括對應(yīng)于所述第二 M0SFET、所述第九M0SFET、所述P溝道輸 出M0SFET、所述N溝道輸出MOSFET以及所述第三、第四、第五和第六多晶硅電阻元件的電路 元件。
28.根據(jù)權(quán)利要求27的信號發(fā)送/接收系統(tǒng)，其中所述第一輸出電路和所述第二輸出 電路以USB2. 0的全速模式輸出信號。
29.根據(jù)權(quán)利要求28的信號發(fā)送/接收系統(tǒng)，其中所述第一輸出端子和所述第二輸出端子還設(shè)置有執(zhí)行對應(yīng)于USB2. 0高速模式的 輸出操作的第三輸出電路和第四輸出電路，其中在所述全速模式的輸出操作中，所述第三輸出電路和所述第四輸出電路分別與所 述第一輸出端子和所述第二輸出端子電隔離，其中在所述高速模式的輸出操作中，所述第三輸出電路和所述第四輸出電路分別與所 述第一輸出端子和所述第二輸出端子電連接，以及其中在所述高速模式的輸出操作中，所述第一輸出電路和所述第二輸出電路的輸出信 號都設(shè)定成高電平，并且所述第一輸出電路和所述第二輸出電路作為連接到所述第三輸出 電路和所述第四輸出電路的發(fā)送側(cè)電阻元件而操作。
30.根據(jù)權(quán)利要求29的信號發(fā)送/接收系統(tǒng)，其中在所述全速模式的接收操作中，所述第一輸出端子和所述第二輸出端子用作第一 輸入端子和第二輸入端子，并且所述第一至第四輸出電路進(jìn)入輸出高阻抗?fàn)顟B(tài)，以及其中在所述高速模式的接收操作中，所述第一輸出端子和所述第二輸出端子用作第一 輸入端子和第二輸入端子，所述第三輸出電路和所述第四輸出電路進(jìn)入輸出高阻抗?fàn)顟B(tài)，所述第一輸出電路和所述第二輸出電路的輸入信號都設(shè)定成高電平，并且所述第一輸出電 路和所述第二輸出電路作為接收側(cè)電阻元件而操作。
全文摘要
本發(fā)明涉及數(shù)據(jù)處理電路，提供一種半導(dǎo)體器件，其包括具有不受電源電壓波動影響的電阻特性的電阻元件，以及具有不受電源電壓波動影響的期望的輸出阻抗特性的信號輸出電路。生成基于對應(yīng)于電路接地電位點(diǎn)的參考電壓的恒定電流。恒定電流傳至第一電阻元件，該第一電阻元件的一端連接到電源電壓端子。由第一電阻元件產(chǎn)生的電壓供給到第一差分放大器，且該輸出電壓供給到第一導(dǎo)電類型的第一MOSFET的柵極，第一MOSFET的源極連接到電源電壓端子。第一MOSFET的漏極電壓反饋到第一差分放大器的另一輸入端子。第一電流源設(shè)置在第一MOSFET的漏極和電路的接地電位點(diǎn)之間。第一導(dǎo)電類型的第二MOSFET用作電阻元件，第二MOSFET的源極連接到電源電壓端子且其柵極和第一MOSFET的柵極共同連接。
文檔編號H03K19/00GK101951255SQ201010282688
公開日2011年1月19日 申請日期2007年4月17日 優(yōu)先權(quán)日2006年4月20日
發(fā)明者上田和宏 申請人:瑞薩電子株式會社