專利名稱：具有誤差校準(zhǔn)功能的電荷耦合流水線模數(shù)轉(zhuǎn)換器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種流水線模數(shù)轉(zhuǎn)換器，尤其涉及一種具有各類誤差校準(zhǔn)功能的電荷 耦合流水線模數(shù)轉(zhuǎn)換器。
背景技術(shù)：
隨著數(shù)字信號(hào)處理技術(shù)的不斷發(fā)展，電子系統(tǒng)的數(shù)字化和集成化是必然趨勢(shì)。然 而現(xiàn)實(shí)中的信號(hào)大都是連續(xù)變化的模擬量，需經(jīng)過模數(shù)轉(zhuǎn)換變成數(shù)字信號(hào)方可輸入到數(shù)字 系統(tǒng)中進(jìn)行處理和控制，因而模數(shù)轉(zhuǎn)換器在未來的數(shù)字系統(tǒng)設(shè)計(jì)中是不可或缺的組成部 分。在寬帶通信、數(shù)字高清電視和雷達(dá)等應(yīng)用領(lǐng)域，系統(tǒng)要求模數(shù)轉(zhuǎn)換器同時(shí)具有非常高的 采樣速率和分辨率。這些應(yīng)用領(lǐng)域的便攜式終端產(chǎn)品對(duì)于模數(shù)轉(zhuǎn)換器的要求不僅要高采樣 速率和高分辨率，其功耗還應(yīng)該最小化。目前，能夠同時(shí)實(shí)現(xiàn)高采樣速率和高分辨率的模數(shù)轉(zhuǎn)換器結(jié)構(gòu)為流水線結(jié)構(gòu)模數(shù) 轉(zhuǎn)換器。流水線結(jié)構(gòu)是一種多級(jí)的轉(zhuǎn)換結(jié)構(gòu)，每一級(jí)使用低精度的基本結(jié)構(gòu)的模數(shù)轉(zhuǎn)換器， 輸入信號(hào)經(jīng)過逐級(jí)的處理，最后由每級(jí)的結(jié)果組合生成高精度的輸出。其基本思想就是把 總體上要求的轉(zhuǎn)換精度平均分配到每一級(jí)，每一級(jí)的轉(zhuǎn)換結(jié)果合并在一起可以得到最終的 轉(zhuǎn)換結(jié)果。由于流水線結(jié)構(gòu)模數(shù)轉(zhuǎn)換器可以在速度、功耗和芯片面積上實(shí)現(xiàn)最好的折中，因 此在實(shí)現(xiàn)較高精度的模數(shù)轉(zhuǎn)換時(shí)仍然能保持較高的速度和較低的功耗。現(xiàn)有比較成熟的實(shí)現(xiàn)流水線結(jié)構(gòu)模數(shù)轉(zhuǎn)換器的方式是基于開關(guān)電容技術(shù)的流水 線結(jié)構(gòu)。基于該技術(shù)的流水線模數(shù)轉(zhuǎn)換器中采樣保持電路和各個(gè)子級(jí)電路的工作也都必須 使用高增益和寬帶寬的運(yùn)算放大器。模數(shù)轉(zhuǎn)換器的速度和處理精度取決于所使用高增益和 超寬帶寬的運(yùn)算放大器負(fù)反饋的建立速度和精度。因此該類流水線結(jié)構(gòu)模數(shù)轉(zhuǎn)換器設(shè)計(jì)的 核心是所使用高增益和超寬帶寬的運(yùn)算放大器的設(shè)計(jì)。這些高增益和寬帶寬運(yùn)算放大器的 使用限制了開關(guān)電容流水線模數(shù)轉(zhuǎn)換器的速度和精度，成為該類模數(shù)轉(zhuǎn)換器性能提高的主 要限制瓶頸，并且精度不變的情況下模數(shù)轉(zhuǎn)換器功耗水平隨速度的提高呈直線上升趨勢(shì)。 要降低基于開關(guān)電容電路的流水線模數(shù)轉(zhuǎn)換器的功耗水平，最直接的方法就是減少或者消 去高增益和超寬帶寬的運(yùn)算放大器的使用。電荷耦合流水線模數(shù)轉(zhuǎn)換器就是一種不使用高增益和超寬帶寬的運(yùn)算放大器的 模數(shù)轉(zhuǎn)換器，該結(jié)構(gòu)模數(shù)轉(zhuǎn)換器具有低功耗特性同時(shí)又能實(shí)現(xiàn)高速度和高精度。電荷耦合 流水線模數(shù)轉(zhuǎn)換器采用電荷耦合信號(hào)處理技術(shù)。電路中，信號(hào)以電荷包的形式表示，電荷 包的大小代表不同大小的信號(hào)量，不同大小的電荷包在不同存儲(chǔ)節(jié)點(diǎn)間的存儲(chǔ)、傳輸、加/ 減、比較等處理實(shí)現(xiàn)信號(hào)處理功能。通過采用周期性的時(shí)鐘來驅(qū)動(dòng)控制不同大小的電荷包 在不同存儲(chǔ)節(jié)點(diǎn)間的信號(hào)處理便可以實(shí)現(xiàn)模數(shù)轉(zhuǎn)換功能。在電荷耦合流水線模數(shù)轉(zhuǎn)換器中，電荷耦合采樣保持電路采樣得到的電荷包將會(huì) 送到后續(xù)各級(jí)電荷耦合子級(jí)流水線電路中進(jìn)行逐級(jí)比較量化處理。對(duì)于采用全差分結(jié)構(gòu)實(shí) 現(xiàn)的電荷耦合流水線模數(shù)轉(zhuǎn)換器來說，信號(hào)處理在兩個(gè)信號(hào)狀態(tài)以共模信號(hào)為中心互補(bǔ)對(duì) 稱的正、負(fù)信號(hào)處理通路上同步進(jìn)行，最后以兩個(gè)信號(hào)通道處理結(jié)果的差值作為最終處理結(jié)果。輸入電壓信號(hào)首先轉(zhuǎn)換為全差分形式的兩個(gè)電荷包，分別供后續(xù)各級(jí)全差分電荷耦 合子級(jí)流水線電路量化處理，最后得到量化輸出結(jié)果。圖1所示即為現(xiàn)有最基本的電荷耦合流水線模數(shù)轉(zhuǎn)換器電路結(jié)構(gòu)框圖。一個(gè)電荷 耦合流水線模數(shù)轉(zhuǎn)換器通常包括一個(gè)電荷耦合采樣保持電路0、η級(jí)基于電荷耦合信號(hào)處 理技術(shù)的流水線子級(jí)電路1 3、最后一級(jí)(第η+1級(jí))N-bit Flash模數(shù)轉(zhuǎn)換器電路4、延 時(shí)同步寄存器5、數(shù)字校正電路模塊6、基準(zhǔn)信號(hào)產(chǎn)生電路7和時(shí)鐘信號(hào)產(chǎn)生電路8。另外工 作模式控制模塊也是模數(shù)轉(zhuǎn)換器工作所必須的輔助工作模塊，該模塊未在圖中標(biāo)識(shí)出來。圖1中所示電路基本工作原理如下輸入模擬電壓信號(hào)Vin首先經(jīng)電荷耦合采樣 保持電路0轉(zhuǎn)換成一個(gè)大小為QpO-QnO的電荷包，當(dāng)?shù)谝患?jí)流水線子級(jí)電路1的電荷傳輸 控制開關(guān)打開時(shí)，該電荷包被傳輸?shù)降谝患?jí)流水線子級(jí)電路1 ；流水線子級(jí)電路1接收電 荷包完成之后立即將該電荷包同基準(zhǔn)信號(hào)進(jìn)行比較量化，得到本級(jí)的kl位量化輸出數(shù)字 碼，本級(jí)比較器的kl位量化輸出數(shù)字碼將輸出到延時(shí)同步寄存器5，量化輸出數(shù)字碼還將 會(huì)控制本級(jí)基準(zhǔn)信號(hào)對(duì)電荷包進(jìn)行相應(yīng)大小的加減處理，得到本級(jí)的大小為Qpl-Qnl余量 電荷包，在時(shí)鐘相位切換之后，本級(jí)電路的余量電荷包通過下一級(jí)的電荷傳輸控制開關(guān)進(jìn) 入第二級(jí)子級(jí)電路2并且重復(fù)上述過程，產(chǎn)生k2位量化輸出數(shù)字碼輸出到延時(shí)同步寄存器 5 ；以次類推，當(dāng)?shù)讦羌?jí)子級(jí)流水線電路3完成本級(jí)轉(zhuǎn)換工作時(shí)將得到大小為Qpn-Qrm的余 量電荷包，并產(chǎn)生kn位量化輸出數(shù)字碼輸出到延時(shí)同步寄存器5 ；當(dāng)?shù)讦羌?jí)子級(jí)電路的大 小為Qpn-Qrm的余量電荷包通過電荷傳輸控制開關(guān)量傳輸?shù)阶詈笠患?jí)(第η+1級(jí))N_bit Flash模數(shù)轉(zhuǎn)換器電路4時(shí)，該級(jí)電路將對(duì)接收到的電荷包進(jìn)行最后一級(jí)的模數(shù)轉(zhuǎn)換工作， 并將本級(jí)電路的kn+Ι位輸出數(shù)字碼輸入到延時(shí)同步寄存器5，不過該級(jí)電路只完成模數(shù)轉(zhuǎn) 換，不進(jìn)行余量處理；延時(shí)同步寄存器5，對(duì)每個(gè)子流水級(jí)輸出的數(shù)字碼進(jìn)行延時(shí)對(duì)準(zhǔn)，并 將對(duì)齊的數(shù)字碼輸入到數(shù)字校正模塊6，其中第一級(jí)輸出的kl位量化輸出數(shù)字碼將延時(shí)η 個(gè)時(shí)鐘周期，第二級(jí)輸出的k2位量化輸出數(shù)字碼將延時(shí)η-1個(gè)時(shí)鐘周期，以此類推，第η級(jí) 輸出的kl位量化輸出數(shù)字碼將延時(shí)1個(gè)時(shí)鐘周期，最后一級(jí)輸出不延時(shí)；數(shù)字校正電路模 塊6將接收同步寄存器的輸出數(shù)字碼，并對(duì)接收的數(shù)字碼進(jìn)行移位相加，以得到模數(shù)轉(zhuǎn)換 器的R位數(shù)字輸出碼。前述所有電路模塊工作需要的時(shí)鐘信號(hào)由時(shí)鐘信號(hào)產(chǎn)生電路8提供， 所有電路模塊工作需要的基準(zhǔn)信號(hào)和偏置信號(hào)基準(zhǔn)信號(hào)產(chǎn)生電路7提供。圖2所示即為典型全差分結(jié)構(gòu)實(shí)現(xiàn)的1. 5bit/級(jí)電荷耦合子級(jí)流水線電路原理 圖。圖2中電路由全差分的信號(hào)處理通道20p和20η構(gòu)成，整個(gè)電路包括2個(gè)本級(jí)電荷傳 輸控制開關(guān)(21ρ和21η)、2個(gè)電荷存儲(chǔ)節(jié)點(diǎn)(24ρ和24η)、6個(gè)連接到電荷存儲(chǔ)節(jié)點(diǎn)的電荷 存儲(chǔ)電容、2個(gè)比較器，2個(gè)受比較器輸出結(jié)果控制的基準(zhǔn)電荷選擇電路(23ρ和23η)，2個(gè) 連接到本級(jí)電荷存儲(chǔ)節(jié)點(diǎn)的下一級(jí)子級(jí)電路的電荷傳輸控制開關(guān)(22ρ和22η)。電路正常 工作時(shí)，前級(jí)差分電荷包首先通過21ρ和21η傳輸并存儲(chǔ)在本級(jí)電荷存儲(chǔ)節(jié)點(diǎn)24ρ和24η， 比較器對(duì)差分電荷包輸入所引起的節(jié)點(diǎn)24ρ和24η之間的電壓差變化量與基準(zhǔn)信號(hào)Vrp和 Vrn進(jìn)行比較，得到本級(jí)2位量化輸出數(shù)字碼DlDO ；數(shù)字輸出碼DlDO將輸出到延時(shí)同步寄 存器，同時(shí)DlDO還將會(huì)控制本級(jí)的基準(zhǔn)信號(hào)選擇電路23ρ和23η，使它們分別產(chǎn)生一對(duì)互 補(bǔ)的基準(zhǔn)信號(hào)分別控制本級(jí)正負(fù)端電荷加減電容底板，對(duì)由前級(jí)傳輸?shù)奖炯?jí)的差分電荷包 進(jìn)行相應(yīng)大小的加減處理，得到本級(jí)差分余量電荷包；最后，電路完成本級(jí)差分余量電荷包 由本級(jí)向下一級(jí)傳輸，復(fù)位信號(hào)Vset對(duì)本級(jí)差分電荷存儲(chǔ)節(jié)點(diǎn)24ρ和24η進(jìn)行復(fù)位，完成1. 5bit/級(jí)電荷耦合流水線子級(jí)電路一個(gè)完整時(shí)鐘周期的工作。采用全差分結(jié)構(gòu)進(jìn)行信號(hào)處理具有非常好的抗共模干擾特性，并且可以使輸入信 號(hào)范圍擴(kuò)大為單端形式的兩倍。然而要實(shí)現(xiàn)全差分結(jié)構(gòu)信號(hào)處理電路的高性能，其進(jìn)行信 號(hào)處理的正、負(fù)信號(hào)處理通路必須嚴(yán)格對(duì)稱；同時(shí)，上述電荷耦合流水線模數(shù)轉(zhuǎn)換器中，后 續(xù)各級(jí)電荷耦合子級(jí)流水線電路對(duì)輸入電荷包進(jìn)行處理時(shí)其共模電荷包大小一般保持相 等不變。然而，在現(xiàn)有的CMOS工藝條件下，由于工藝波動(dòng)隨機(jī)性以及其他各類非理性因素 的存在，所實(shí)現(xiàn)的正、負(fù)信號(hào)處理通路不能嚴(yán)格對(duì)稱，各級(jí)電荷耦合子級(jí)流水線電路的共模 電荷大小不能嚴(yán)格相等，而是存在一定的差模和共模誤差。對(duì)于精度在10位以下的電荷耦 合流水線模數(shù)轉(zhuǎn)換器來說，現(xiàn)有CMOS工藝的工藝波動(dòng)帶來的誤差可以忽略不計(jì)。對(duì)于精度 達(dá)10位以上的電荷耦合流水線模數(shù)轉(zhuǎn)換器，現(xiàn)有工藝條件帶來的元器件失配差模誤差和 共模誤差將不能忽略。并且實(shí)際電路中，全差分輸入信號(hào)一般是通過單端信號(hào)經(jīng)片外輸入 采樣耦合電路處理得到相位差180°的差分互補(bǔ)信號(hào)。由于該輸入采樣耦合電路存在各類 非理想特性，其輸出的差分互補(bǔ)信號(hào)的共模電平會(huì)出現(xiàn)一定幅度的波動(dòng)，同時(shí)其輸出差分 信號(hào)的相位差也會(huì)出現(xiàn)一定的誤差，這樣ADC輸入全差分信號(hào)就可能會(huì)存在一定的共模偏 移誤差。因此要實(shí)現(xiàn)精度10位以上的全差分結(jié)構(gòu)高精度電荷耦合流水線模數(shù)轉(zhuǎn)換器，必 須對(duì)其正、負(fù)信號(hào)處理通路中元器件失配所帶來的差模誤差和各類共模誤差進(jìn)行校準(zhǔn)，以 克服各種非理想特性所帶來的差模及共模誤差對(duì)電荷耦合流水線模數(shù)轉(zhuǎn)換器性能的限制。

發(fā)明內(nèi)容
本發(fā)明的目的是克服現(xiàn)有技術(shù)中存在的不足，提供一種全差分結(jié)構(gòu)、具有差模和 共模誤差校準(zhǔn)功能的電荷耦合流水線模數(shù)轉(zhuǎn)換器電路，以實(shí)現(xiàn)更高的精度。按照本發(fā)明提供的技術(shù)方案，所述具有誤差校準(zhǔn)功能的電荷耦合流水線模數(shù)轉(zhuǎn)換 器包括一個(gè)電荷耦合流水線模數(shù)轉(zhuǎn)換器核，用于將模擬輸入信號(hào)轉(zhuǎn)換為數(shù)字輸出碼；一 個(gè)共模誤差校準(zhǔn)模塊，用于對(duì)所述電荷耦合流水線模數(shù)轉(zhuǎn)換器核進(jìn)行共模誤差校準(zhǔn)；一個(gè) 差模誤差校準(zhǔn)模塊，用于對(duì)所述電荷耦合流水線模數(shù)轉(zhuǎn)換器核進(jìn)行差模誤差校準(zhǔn)；一個(gè)輸 入共模電壓偏移補(bǔ)償模塊，用于對(duì)電荷耦合流水線模數(shù)轉(zhuǎn)換器芯片外部輸入到所述電荷耦 合流水線模數(shù)轉(zhuǎn)換器核的輸入差分信號(hào)共模電壓偏移誤差進(jìn)行補(bǔ)償；一個(gè)誤差校準(zhǔn)控制器 模塊，用于控制電荷耦合流水線模數(shù)轉(zhuǎn)換器的工作模式，同時(shí)還控制共模誤差校準(zhǔn)模塊、差 模誤差校準(zhǔn)模塊和輸入共模電壓偏移補(bǔ)償模塊的工作狀態(tài)。整個(gè)電荷耦合流水線模數(shù)轉(zhuǎn)換器的工作狀態(tài)有校準(zhǔn)模式和正常數(shù)據(jù)轉(zhuǎn)換模式兩 種；上電復(fù)位時(shí)，電荷耦合流水線模數(shù)轉(zhuǎn)換器首先進(jìn)入校準(zhǔn)模式，當(dāng)完成校準(zhǔn)模式的工作之 后進(jìn)入正常數(shù)據(jù)轉(zhuǎn)換模式；在所述校準(zhǔn)模式中，電荷耦合流水線模數(shù)轉(zhuǎn)換器在所述誤差校準(zhǔn)控制器模塊的控 制下由共模誤差校準(zhǔn)模塊和差模誤差校準(zhǔn)模塊對(duì)所述電荷耦合流水線模數(shù)轉(zhuǎn)換器核分別 進(jìn)行共模和差模誤差校準(zhǔn)；輸入共模電壓偏移補(bǔ)償模塊在校準(zhǔn)模式中將不會(huì)被啟動(dòng)；在整 個(gè)校準(zhǔn)模式中，整個(gè)電荷耦合流水線模數(shù)轉(zhuǎn)換器的量化輸出碼為無效狀態(tài)；在所述正常數(shù)據(jù)轉(zhuǎn)換模式中，電荷耦合流水線模數(shù)轉(zhuǎn)換器在所述誤差校準(zhǔn)控制器模塊的控制下由輸入共模電壓偏移補(bǔ)償模塊對(duì)所述電荷耦合流水線模數(shù)轉(zhuǎn)換器核進(jìn)行輸 入共模電壓偏移補(bǔ)償；所述共模誤差校準(zhǔn)模塊和差模誤差校準(zhǔn)模塊在整個(gè)正常數(shù)據(jù)轉(zhuǎn)換模 式中不會(huì)被啟動(dòng)僅保持其校準(zhǔn)結(jié)果不變；在整個(gè)正常數(shù)據(jù)轉(zhuǎn)換模式中，整個(gè)電荷耦合流水 線模數(shù)轉(zhuǎn)換器的量化輸出碼為有效狀態(tài)。所述校準(zhǔn)模式中首先，誤差校準(zhǔn)控制器模塊發(fā)出控制碼CtrlO控制所述電荷耦 合流水線模數(shù)轉(zhuǎn)換器核進(jìn)入校準(zhǔn)模式；然后，誤差校準(zhǔn)控制器模塊輸出控制碼Ctrll啟動(dòng) 共模誤差校準(zhǔn)模塊，共模誤差校準(zhǔn)模塊在控制碼Ctrll的控制下產(chǎn)生糾錯(cuò)信號(hào)Call對(duì)所 述電荷耦合流水線模數(shù)轉(zhuǎn)換器核進(jìn)行共模誤差校準(zhǔn)，在完成共模誤差校準(zhǔn)工作時(shí)，控制碼 Ctrll將不再有效，但是糾錯(cuò)信號(hào)Call將會(huì)保持不變；隨后，誤差校準(zhǔn)控制器模塊輸出控制 碼Ctrl2啟動(dòng)差模誤差校準(zhǔn)模塊，差模誤差校準(zhǔn)模塊在控制碼Ctrl2的控制下產(chǎn)生糾錯(cuò)信 號(hào)Cal2對(duì)電荷耦合流水線模數(shù)轉(zhuǎn)換器核進(jìn)行差模誤差校準(zhǔn)，在完成差模誤差校準(zhǔn)工作時(shí)， 控制碼Ctrl2將不再有效，但是糾錯(cuò)信號(hào)Cal2將會(huì)保持不變；最后，所述誤差校準(zhǔn)控制器模 塊改變控制碼CtrlO控制所述電荷耦合流水線模數(shù)轉(zhuǎn)換器核退出校準(zhǔn)模式，進(jìn)入正常數(shù)據(jù) 轉(zhuǎn)換模式。所述校準(zhǔn)控制器模塊包括:MCU模塊、ROM模塊、SRAM模塊、共模校準(zhǔn)控制邏輯、差 模校準(zhǔn)控制邏輯和輸入共模電壓偏移補(bǔ)償控制邏輯；所述MCU模塊起總體控制作用，所有校準(zhǔn)工作的控制指令均由MCU模塊發(fā)出；ROM模塊用于存儲(chǔ)校準(zhǔn)控制程序，在電荷耦合流水線模數(shù)轉(zhuǎn)換器芯片加工出來以 后，存儲(chǔ)在ROM上的校準(zhǔn)控制程序固定不變；SRAM模塊用于存儲(chǔ)校準(zhǔn)過程中產(chǎn)生的數(shù)據(jù)，起到數(shù)據(jù)緩存的作用；共模校準(zhǔn)控制邏輯、差模校準(zhǔn)控制邏輯和輸入共模電壓偏移補(bǔ)償控制邏輯分別在 誤差校準(zhǔn)工作步驟進(jìn)行到共模校準(zhǔn)、差模校準(zhǔn)和輸入共模電壓偏移補(bǔ)償步驟時(shí)工作，分別 為對(duì)應(yīng)校準(zhǔn)步驟的控制邏輯。本發(fā)明的優(yōu)點(diǎn)是能夠自動(dòng)檢測(cè)全差分結(jié)構(gòu)電荷耦合流水線模數(shù)轉(zhuǎn)換器中共模誤 差，并對(duì)該共模誤差進(jìn)行校準(zhǔn)，將該共模誤差的影響控制在模數(shù)轉(zhuǎn)換器的最低分辨率要求 以內(nèi)，以克服工藝波動(dòng)帶來的共模誤差對(duì)現(xiàn)有電荷耦合流水線模數(shù)轉(zhuǎn)換器的精度限制的問 題，進(jìn)一步提高現(xiàn)有電荷耦合流水線模數(shù)轉(zhuǎn)換器的轉(zhuǎn)換精度。


圖1為現(xiàn)有典型電荷耦合流水線模數(shù)轉(zhuǎn)換器結(jié)構(gòu)框圖2為典型1. 5bit/級(jí)電荷耦合子級(jí)流水線電路原理圖3為本發(fā)明具有誤差校準(zhǔn)功能的電荷耦合流水線模數(shù)轉(zhuǎn)換器結(jié)構(gòu)框圖4為本發(fā)明誤差校準(zhǔn)流程圖5為本發(fā)明校準(zhǔn)控制器模塊結(jié)構(gòu)框圖6為本發(fā)明中共模誤差校準(zhǔn)模塊結(jié)構(gòu)框圖7為細(xì)化了的本發(fā)明中共模誤差校準(zhǔn)模塊結(jié)構(gòu)框圖8為本發(fā)明開關(guān)選擇陣列模塊電路原理框圖9為本發(fā)明中共模信號(hào)檢測(cè)選擇開關(guān)單元電路圖10為本發(fā)明中參考共模信號(hào)選擇開關(guān)單元電路圖11為本發(fā)明共模誤差校準(zhǔn)模塊中寄存器及控制器模塊結(jié)構(gòu)框圖；圖12為本發(fā)明共模誤差校準(zhǔn)模塊中誤差糾正模塊電路結(jié)構(gòu)；圖13為本發(fā)明共模誤差校準(zhǔn)模塊中共模誤差糾正單元電路結(jié)構(gòu)原理圖；圖14為本發(fā)明中差模誤差校準(zhǔn)模塊結(jié)構(gòu)框圖；圖15為細(xì)化了的本發(fā)明中差模誤差校準(zhǔn)模塊結(jié)構(gòu)框圖；圖16為基準(zhǔn)信號(hào)選擇電路結(jié)構(gòu)及不同工作模式原理圖；圖16(a)為基準(zhǔn)信號(hào)選擇電路結(jié)構(gòu)框圖；圖16(b)為基準(zhǔn)信號(hào)選擇電路工作于正 常模式時(shí)的原理圖；圖16(c)為基準(zhǔn)信號(hào)選擇電路工作于校準(zhǔn)模式時(shí)的原理圖；圖17為對(duì)典型1. 5bit/級(jí)子級(jí)流水線電路進(jìn)行差模誤差校準(zhǔn)的原理圖；圖18為本發(fā)明差模誤差量化模塊實(shí)現(xiàn)電路原理圖；圖19為本發(fā)明差模誤差校準(zhǔn)模塊中控制器模塊結(jié)構(gòu)原理圖；圖20為一種電荷耦合采樣保持電路的電路原理圖；圖21為本發(fā)明中對(duì)輸入共模電壓偏移誤差補(bǔ)償電路結(jié)構(gòu)圖；圖22為本發(fā)明輸入共模電壓偏移誤差補(bǔ)償電路的應(yīng)用框圖；圖23為本發(fā)明中輸入共模電壓偏移誤差檢測(cè)電路；圖24為本發(fā)明中對(duì)檢測(cè)得到的輸入共模電壓偏移誤差進(jìn)行量化的電路；圖25為本發(fā)明中移位及控制器模塊的電路結(jié)構(gòu)框圖；圖26為本發(fā)明中輸入共模偏移誤差補(bǔ)償模塊電路結(jié)構(gòu)框圖。
具體實(shí)施例方式如圖3所示，本發(fā)明具有誤差校準(zhǔn)功能的電荷耦合流水線模數(shù)轉(zhuǎn)換器300其內(nèi)部 包含一個(gè)電荷耦合流水線模數(shù)轉(zhuǎn)換器核30、一個(gè)共模誤差校準(zhǔn)模塊31、一個(gè)差模誤差校 準(zhǔn)模塊32、一個(gè)輸入共模電壓偏移補(bǔ)償模塊33和一個(gè)誤差校準(zhǔn)控制器模塊34。電荷耦合 流水線模數(shù)轉(zhuǎn)換器核30為整個(gè)模數(shù)轉(zhuǎn)換器的核心模塊，其用于將模擬輸入信號(hào)轉(zhuǎn)換為數(shù) 字輸出碼，其余4個(gè)模塊用于對(duì)電荷耦合流水線模數(shù)轉(zhuǎn)換器核30進(jìn)行誤差校準(zhǔn)；共模誤差 校準(zhǔn)模塊31用于對(duì)電荷耦合流水線模數(shù)轉(zhuǎn)換器核30進(jìn)行共模誤差校準(zhǔn)，差模誤差校準(zhǔn)模 塊32用于對(duì)電荷耦合流水線模數(shù)轉(zhuǎn)換器核30進(jìn)行差模校準(zhǔn)，輸入共模電壓偏移補(bǔ)償模塊 33用于對(duì)芯片外部輸入到電荷耦合流水線模數(shù)轉(zhuǎn)換器核30的輸入差分信號(hào)共模電壓偏移 誤差進(jìn)行補(bǔ)償；誤差校準(zhǔn)控制器模塊34用于控制整個(gè)模數(shù)轉(zhuǎn)換器300的工作模式，同時(shí)還 控制共模誤差校準(zhǔn)模塊31、差模誤差校準(zhǔn)模塊32和輸入共模電壓偏移補(bǔ)償模塊33的工作 狀態(tài)。其中電荷耦合流水線模數(shù)轉(zhuǎn)換器核30為圖1所示的基本電荷耦合流水線模數(shù)轉(zhuǎn)換
ο圖3所示的具有誤差校準(zhǔn)功能的電荷耦合流水線模數(shù)轉(zhuǎn)換器電路的工作狀態(tài)有 校準(zhǔn)模式和正常數(shù)據(jù)轉(zhuǎn)換模式兩種工作模式。校準(zhǔn)模式中，模數(shù)轉(zhuǎn)換器300在其內(nèi)部誤差 校準(zhǔn)控制器模塊34的控制下由共模誤差校準(zhǔn)模塊31和差模誤差校準(zhǔn)模塊32對(duì)電荷耦合 流水線模數(shù)轉(zhuǎn)換器核30分別進(jìn)行共模和差模誤差校準(zhǔn)，輸入共模電壓偏移補(bǔ)償模塊33在 校準(zhǔn)模式中將不會(huì)被啟動(dòng)，在并且在整個(gè)校準(zhǔn)模式中，模數(shù)轉(zhuǎn)換器300的量化輸出碼為無 效狀態(tài)；正常數(shù)據(jù)轉(zhuǎn)換模式中，模數(shù)轉(zhuǎn)換器300在其內(nèi)部誤差校準(zhǔn)控制器模塊34的控制下 由輸入共模電壓偏移補(bǔ)償模塊33對(duì)電荷耦合流水線模數(shù)轉(zhuǎn)換器核30進(jìn)行輸入共模電壓偏移補(bǔ)償，共模誤差校準(zhǔn)模塊31和差模誤差校準(zhǔn)模塊32在整個(gè)正常數(shù)據(jù)轉(zhuǎn)換模式中將不會(huì) 被啟動(dòng)僅保持其校準(zhǔn)結(jié)果不變，在整個(gè)正常數(shù)據(jù)轉(zhuǎn)換模式中，模數(shù)轉(zhuǎn)換器300的量化輸出 碼為有效狀態(tài)。具有誤差校準(zhǔn)功能的電荷耦合流水線模數(shù)轉(zhuǎn)換器300處于校準(zhǔn)模式時(shí)的工作原 理為電路由誤差校準(zhǔn)控制器模塊34發(fā)出校準(zhǔn)模式開始信號(hào)，整個(gè)誤差校準(zhǔn)電路開始工 作，電荷耦合流水線模數(shù)轉(zhuǎn)換器300進(jìn)入校準(zhǔn)模式；誤差校準(zhǔn)控制器模塊34首先發(fā)出控制 碼CtrlO控制電荷耦合流水線模數(shù)轉(zhuǎn)換器核30進(jìn)入校準(zhǔn)模式，模數(shù)轉(zhuǎn)換器300片外輸入待 量化的模擬信號(hào)將不再輸入到電荷耦合流水線模數(shù)轉(zhuǎn)換器核30 ；誤差校準(zhǔn)控制器模塊34 首先輸出控制碼Ctrll啟動(dòng)共模誤差校準(zhǔn)模塊31，共模誤差校準(zhǔn)模塊31在控制碼Ctrll的 控制下產(chǎn)生糾錯(cuò)信號(hào)Call對(duì)電荷耦合流水線模數(shù)轉(zhuǎn)換器核30進(jìn)行共模誤差校準(zhǔn)，在完成 共模誤差校準(zhǔn)工作時(shí)，控制碼Ctrll將不再有效，但是糾錯(cuò)信號(hào)Call將會(huì)保持不變，即共模 糾錯(cuò)結(jié)果將保持不變；在完成共模誤差校準(zhǔn)工作之后，誤差校準(zhǔn)控制器模塊34將會(huì)輸出控 制碼Ctrl2啟動(dòng)差模誤差校準(zhǔn)模塊32，差模誤差校準(zhǔn)模塊32在控制碼Ctrl2的控制下產(chǎn)生 糾錯(cuò)信號(hào)Cal2對(duì)電荷耦合流水線模數(shù)轉(zhuǎn)換器核30進(jìn)行差模誤差校準(zhǔn)，在完成差模誤差校 準(zhǔn)工作時(shí)，控制碼Ctrl2將不再有效，但是糾錯(cuò)信號(hào)Cal2將會(huì)保持不變，即差模糾錯(cuò)結(jié)果將 保持不變；輸入共模電壓偏移補(bǔ)償模塊33在校準(zhǔn)模式中將不會(huì)被啟動(dòng)，在并且在整個(gè)校準(zhǔn) 模式中，模數(shù)轉(zhuǎn)換器300的量化輸出碼為無效狀態(tài)；在完成差模誤差校準(zhǔn)工作后，模數(shù)轉(zhuǎn)換 器300退出校準(zhǔn)模式，開始正常數(shù)據(jù)轉(zhuǎn)換模式。模數(shù)轉(zhuǎn)換器300處于正常數(shù)據(jù)轉(zhuǎn)換模式時(shí)的工作原理為誤差校準(zhǔn)控制器模塊 34輸出控制碼Ctrl3啟動(dòng)共模誤差校準(zhǔn)模塊31，輸入共模電壓偏移補(bǔ)償模塊33在控制碼 Ctrl3的控制下產(chǎn)生糾錯(cuò)信號(hào)Cal3對(duì)電荷耦合流水線模數(shù)轉(zhuǎn)換器核30進(jìn)行輸入共模電壓 偏移補(bǔ)償，共模誤差校準(zhǔn)模塊31和差模誤差校準(zhǔn)模塊32在整個(gè)正常數(shù)據(jù)轉(zhuǎn)換模式中將不 會(huì)被啟動(dòng)僅保持其校準(zhǔn)結(jié)果不變，在整個(gè)正常數(shù)據(jù)轉(zhuǎn)換模式中，模數(shù)轉(zhuǎn)換器300的量化輸 出碼為有效狀態(tài)。上述具有誤差校準(zhǔn)功能的電荷耦合流水線模數(shù)轉(zhuǎn)換器300的兩種工作模式中，當(dāng) 模數(shù)轉(zhuǎn)換器300上電復(fù)位開始啟動(dòng)時(shí)，首先進(jìn)入的是校準(zhǔn)工作模式，在完成共模和差模校 準(zhǔn)工作后，模數(shù)轉(zhuǎn)換器300結(jié)束校準(zhǔn)工作模式，同時(shí)模數(shù)轉(zhuǎn)換器300完成上電復(fù)位步驟。在 退出校準(zhǔn)工作模式后，模數(shù)轉(zhuǎn)換器300進(jìn)入正常數(shù)據(jù)轉(zhuǎn)換模式，開始正常數(shù)據(jù)轉(zhuǎn)換工作。整 個(gè)電荷耦合流水線模數(shù)轉(zhuǎn)換器300的誤差校準(zhǔn)工作流程圖如圖4所示。圖5所示為本發(fā)明具有誤差校準(zhǔn)功能的電荷耦合流水線模數(shù)轉(zhuǎn)換器300中校準(zhǔn) 控制器模塊34的結(jié)構(gòu)框圖。校準(zhǔn)控制器模塊500其內(nèi)部的功能包括MCU模塊50、ROM模 塊51、SRAM模塊52、共模校準(zhǔn)控制邏輯53、差模校準(zhǔn)控制邏輯54和輸入共模電壓偏移補(bǔ)償 控制邏輯55。其中，MCU模塊的作用在于起到總體控制作用，所有校準(zhǔn)工作的控制均由MCU 模塊50發(fā)出；ROM模塊51用于存儲(chǔ)校準(zhǔn)控制程序，在芯片加工出來以后，存儲(chǔ)在ROM上的 校準(zhǔn)控制程序?qū)⒐潭ú蛔儯籗RAM模塊用于存儲(chǔ)校準(zhǔn)過程中產(chǎn)生的數(shù)據(jù)，起到數(shù)據(jù)緩存的作 用；共模校準(zhǔn)控制邏輯53、差模校準(zhǔn)控制邏輯54和輸入共模電壓偏移補(bǔ)償控制邏輯55分 別在校準(zhǔn)流程進(jìn)行到共模校準(zhǔn)、共模校準(zhǔn)和輸入共模電壓偏移補(bǔ)償步驟時(shí)起作用，用于對(duì) 應(yīng)校準(zhǔn)步驟的控制工作。圖5中電路工作過程如下模數(shù)轉(zhuǎn)換器上電復(fù)位后，MCU模塊從ROM模塊中讀取校準(zhǔn)程序；根據(jù)校準(zhǔn)程序，MCU模塊將會(huì)首先使模數(shù)轉(zhuǎn)換器300進(jìn)入校準(zhǔn)模式，并產(chǎn)生控制碼 CtrlO用于使電荷耦合流水線模數(shù)轉(zhuǎn)換器核30進(jìn)入校準(zhǔn)模式，然后使共模校準(zhǔn)控制邏輯53 有效，共模校準(zhǔn)控制邏輯53將會(huì)產(chǎn)生控制碼Ctrll控制模數(shù)轉(zhuǎn)換器300的共模誤差校準(zhǔn)模 塊31對(duì)電荷耦合流水線模數(shù)轉(zhuǎn)換器核30進(jìn)行共模誤差校準(zhǔn)，MCU通過共模校準(zhǔn)控制邏輯 53反饋信號(hào)對(duì)共模校準(zhǔn)工作是否完成；在MCU判斷電路完成共模誤差校準(zhǔn)工作之后，MCU模 塊將會(huì)使差模校準(zhǔn)控制邏輯54有效，差模校準(zhǔn)控制邏輯54將會(huì)產(chǎn)生控制碼Ctrl2控制模 數(shù)轉(zhuǎn)換器300的共模誤差校準(zhǔn)模塊31對(duì)電荷耦合流水線模數(shù)轉(zhuǎn)換器核30進(jìn)行差模誤差校 準(zhǔn)，MCU通過差模校準(zhǔn)控制邏輯54反饋信號(hào)對(duì)共模校準(zhǔn)工作是否完成；在MCU判斷電路完 成共模誤差校準(zhǔn)工作之后，MCU模塊將會(huì)使模數(shù)轉(zhuǎn)換器300退出校準(zhǔn)模式進(jìn)入正常數(shù)據(jù)轉(zhuǎn) 換模式，并改變控制碼CtrlO用于使電荷耦合流水線模數(shù)轉(zhuǎn)換器核30進(jìn)入正常數(shù)據(jù)轉(zhuǎn)換模 式；模數(shù)轉(zhuǎn)換器300進(jìn)入正常數(shù)據(jù)轉(zhuǎn)換模式之后，MCU模塊將會(huì)使輸入共模電壓偏移補(bǔ)償控 制邏輯55有效，輸入共模電壓偏移補(bǔ)償控制邏輯55將會(huì)產(chǎn)生控制碼Ctrl3控制輸入共模 電壓偏移補(bǔ)償模塊33對(duì)電荷耦合流水線模數(shù)轉(zhuǎn)換器核30進(jìn)行輸入共模電壓偏移補(bǔ)償。下面介紹具有誤差校準(zhǔn)功能的電荷耦合流水線模數(shù)轉(zhuǎn)換器300處于校準(zhǔn)模式時(shí) 的兩個(gè)校準(zhǔn)步驟，首先介紹共模校準(zhǔn)電路。如圖6所示，本發(fā)明對(duì)全差分結(jié)構(gòu)電荷耦合流水線模數(shù)轉(zhuǎn)換器中共模誤差進(jìn)行校 準(zhǔn)的電路結(jié)構(gòu)包括開關(guān)選擇陣列模塊61、誤差量化模塊62、誤差糾正模塊63和寄存器及 控制器模塊64。其中，開關(guān)選擇陣列模塊61用于根據(jù)控制碼選擇輸出需檢測(cè)的共模信號(hào)和 參考共模信號(hào)；誤差量化模塊62用于將開關(guān)選擇陣列模塊61輸出的待檢測(cè)共模信號(hào)和基 準(zhǔn)共模信號(hào)進(jìn)行比較量化；控制器模塊64作用在于控制整個(gè)校準(zhǔn)電路的工作，提供開關(guān)選 擇陣列模塊61工作所需要的控制碼，并對(duì)誤差量化模塊62輸出的量化碼進(jìn)行處理產(chǎn)生誤 差糾正模塊63工作所需要的糾錯(cuò)碼；誤差糾正模塊63作用在于根據(jù)控制器模塊提供的糾 錯(cuò)碼對(duì)全差分結(jié)構(gòu)電荷耦合流水線模數(shù)轉(zhuǎn)換器中電荷耦合采樣保持電路和各電荷耦合子 級(jí)流水線電路進(jìn)行共模糾正。圖6所示電路的工作原理為電路首先由寄存器及控制器模塊發(fā)出校準(zhǔn)模式開始 信號(hào)，整個(gè)共模誤差校準(zhǔn)電路開始工作；電荷耦合流水線模數(shù)轉(zhuǎn)換器輸入一個(gè)校準(zhǔn)基準(zhǔn)信 號(hào)，并且該校準(zhǔn)基準(zhǔn)信號(hào)在整個(gè)校準(zhǔn)過程中均保持不變；開關(guān)選擇陣列模塊61根據(jù)寄存器 及控制器模塊64提供的控制碼選擇輸出模數(shù)轉(zhuǎn)換器中所要校準(zhǔn)子電路的共模信號(hào)和對(duì)應(yīng) 的基準(zhǔn)共模信號(hào)；誤差量化模塊62將接收到的所要檢測(cè)共模信號(hào)和對(duì)應(yīng)的基準(zhǔn)共模信號(hào) 進(jìn)行比較量化得到量化碼，并將量化碼輸出到寄存器及控制器模塊64 ；寄存器及控制器模 塊64對(duì)該量化碼進(jìn)行處理并產(chǎn)生誤差糾正模塊63工作所需要的糾錯(cuò)碼；誤差糾正模塊63 根據(jù)寄存器及控制器模塊提供的糾錯(cuò)碼對(duì)全差分結(jié)構(gòu)電荷耦合流水線模數(shù)轉(zhuǎn)換器中電荷 耦合采樣保持電路和各電荷耦合子級(jí)流水線電路進(jìn)行校準(zhǔn)。上述校準(zhǔn)過程進(jìn)行時(shí)，電路首 先對(duì)電荷耦合采樣保持電路進(jìn)行校準(zhǔn)，其次對(duì)各級(jí)電荷耦合子級(jí)流水線電路由前向后逐級(jí) 校準(zhǔn)，當(dāng)完成最后一級(jí)電荷耦合子級(jí)流水線電路的共模校準(zhǔn)之后，整個(gè)共模校準(zhǔn)工作結(jié)束。圖7中給出的電荷耦合流水線模數(shù)轉(zhuǎn)換器70包含了一個(gè)電荷耦合采樣保持電路 700,3 (η = 3)級(jí)基于電荷耦合信號(hào)處理技術(shù)的子級(jí)流水線電路(701 703)、最后一級(jí)(第 η+1級(jí))電荷耦合子級(jí)流水線電路704。開關(guān)選擇陣列模塊71根據(jù)寄存器及控制器模塊 74提供的控制碼Ctrl (η)依次選擇電荷耦合采樣保持電路和各電荷耦合子級(jí)流水線電路的共模信號(hào)進(jìn)行輸出Vcm(η)，同時(shí)還根據(jù)控制碼Ctrl (η)依次選擇輸出所檢測(cè)子電路對(duì)應(yīng) 的基準(zhǔn)共模信號(hào)Vr (η)；誤差量化模塊72將接收到的所要檢測(cè)子電路共模信號(hào)Vcm(n)和 對(duì)應(yīng)的基準(zhǔn)共模信號(hào)Vr (η)之間的誤差量進(jìn)行比較量化得到量化碼D (η)，并將量化碼D (η) 輸出到寄存器及控制器模塊74 ；寄存器及控制器模塊74對(duì)該量化碼D (η)進(jìn)行處理并產(chǎn)生 誤差糾正模塊73工作所需要的糾錯(cuò)碼E (η)；誤差糾正模塊73根據(jù)寄存器及控制器模塊提 供的糾錯(cuò)碼Ε(η)對(duì)全差分結(jié)構(gòu)電荷耦合流水線模數(shù)轉(zhuǎn)換器中電荷耦合采樣保持電路和各 電荷耦合子級(jí)流水線電路進(jìn)行校準(zhǔn)。下面詳細(xì)說明圖7所示共模誤差校準(zhǔn)電路的工作原理。輸入校準(zhǔn)基準(zhǔn)信號(hào)進(jìn)入電荷耦合模數(shù)轉(zhuǎn)換器70后首先經(jīng)過電荷耦合采樣保持電 路700，其用于將輸入基準(zhǔn)電壓信號(hào)轉(zhuǎn)換成對(duì)應(yīng)大小成比例的電荷包QOp和QOn，并將該電 荷包傳輸給第一級(jí)電荷耦合子級(jí)流水線電路701 ；共模校準(zhǔn)電路先對(duì)電荷耦合采樣保持電 路700進(jìn)行共模校準(zhǔn)，開關(guān)選擇陣列模塊71根據(jù)寄存器及控制器模塊74提供的控制碼 Ctrl (0)選擇電荷耦合采樣保持電路700的所產(chǎn)生電荷包QOp和QOn的共模信號(hào)作為輸 出Vcm(O)，同時(shí)開關(guān)選擇陣列模塊71還根據(jù)控制碼Ctrl (0)選擇電荷耦合采樣保持電路 700所對(duì)應(yīng)的參考共模信號(hào)作為輸出Vr(O)；誤差量化模塊72將接收到的電荷耦合采樣保 持電路共模信號(hào)Vcm(O)和對(duì)應(yīng)的基準(zhǔn)共模信號(hào)Vr(O)之間的誤差量進(jìn)行比較量化得到量 化碼D(O)，并將量化碼D(O)輸出到寄存器及控制器模塊74 ；寄存器及控制器模塊74對(duì)該 量化碼D(O)進(jìn)行處理并產(chǎn)生誤差糾正模塊73工作所需要的糾錯(cuò)碼E(O)；誤差糾正模塊 73根據(jù)寄存器及控制器模塊提供的糾錯(cuò)碼E(O)對(duì)全差分結(jié)構(gòu)電荷耦合流水線模數(shù)轉(zhuǎn)換器 中電荷耦合采樣保持電路的共模信號(hào)進(jìn)行校準(zhǔn)；在完成對(duì)電荷耦合采樣保持電路的共模校 準(zhǔn)之后，寄存器及控制器模塊74將開關(guān)選擇陣列模塊71所使用的控制碼Ctrl (0)改變?yōu)?Ctrl (1)，校準(zhǔn)電路開始第一級(jí)電荷耦合子級(jí)流水線電路701的共模校準(zhǔn)工作。當(dāng)校準(zhǔn)電路開始對(duì)第一級(jí)電荷耦合子級(jí)流水線電路701進(jìn)行共模校準(zhǔn)工作時(shí)，開 關(guān)選擇陣列模塊71根據(jù)寄存器及控制器模塊74提供的控制碼Ctrl (1)選擇第一級(jí)電荷耦 合子級(jí)流水線電路701對(duì)QOp和QOn進(jìn)行處理所產(chǎn)生的余量電荷包Qlp和Qln的共模信號(hào) 作為輸出Vcm(I)，同時(shí)開關(guān)選擇陣列模塊71還根據(jù)控制碼Ctrl (1)選擇電荷耦合采樣保 持電路701所對(duì)應(yīng)的參考共模信號(hào)作為輸出Vr(I)；誤差量化模塊72將接收到的第一級(jí)電 荷耦合子級(jí)流水線電路701的共模信號(hào)Vcm(I)和對(duì)應(yīng)的基準(zhǔn)共模信號(hào)Vr(I)之間的誤差 量進(jìn)行比較量化得到量化碼D(I)，并將量化碼D(I)輸出到寄存器及控制器模塊74 ；寄存器 及控制器模塊74對(duì)該量化碼D(I)進(jìn)行處理并產(chǎn)生誤差糾正模塊73工作所需要的糾錯(cuò)碼 E(I)；誤差糾正模塊73根據(jù)寄存器及控制器模塊提供的糾錯(cuò)碼E(I)對(duì)第一級(jí)電荷耦合子 級(jí)流水線電路701的共模信號(hào)進(jìn)行校準(zhǔn)；在完成對(duì)第一級(jí)電荷耦合子級(jí)流水線電路701的 共模校準(zhǔn)之后，寄存器及控制器模塊74將開關(guān)選擇陣列模塊71所使用的控制碼Ctrl (1) 改變?yōu)镃trl (2)，校準(zhǔn)電路開始第二級(jí)電荷耦合子級(jí)流水線電路702的共模校準(zhǔn)工作。共模校準(zhǔn)電路對(duì)第二級(jí)電荷耦合子級(jí)流水線電路702進(jìn)行共模校準(zhǔn)的工作步驟 和對(duì)第一級(jí)電荷耦合子級(jí)流水線電路701進(jìn)行共模校準(zhǔn)的工作步驟完全相同；當(dāng)共模校準(zhǔn) 電路完成第二級(jí)電荷耦合子級(jí)流水線電路702的共模校準(zhǔn)工作以后，寄存器及控制器模塊 74將開關(guān)選擇陣列模塊71所使用的控制碼Ctrl (2)改變?yōu)镃trl (3)，共模校準(zhǔn)電路開始后 一級(jí)電荷耦合子級(jí)流水線電路的共模校準(zhǔn)工作；以此類推，當(dāng)共模校準(zhǔn)電路完成最后一級(jí)
11電荷耦合子級(jí)流水線電路704的共模校準(zhǔn)工作以后，整個(gè)共模校準(zhǔn)工作完成。如圖8所示，開關(guān)選擇陣列模塊81包含一系列的對(duì)電荷耦合采樣保持電路和各級(jí) 電荷耦合子級(jí)流水線電路共模信號(hào)進(jìn)行檢測(cè)的開關(guān)單元電路810、811、812、…、81n、81n+l 和對(duì)參考共模信號(hào)Vr進(jìn)行選擇的開關(guān)電路815。其中，對(duì)電荷耦合采樣保持電路和各級(jí)電 荷耦合子級(jí)流水線電路共模信號(hào)進(jìn)行檢測(cè)的開關(guān)單元電路810、811、812、…、81n、81n+l 的電路結(jié)構(gòu)相同，并且它們的輸入端連接到對(duì)應(yīng)所要檢測(cè)子模塊電路中的差分電荷存儲(chǔ)節(jié) 點(diǎn)，開關(guān)單元810對(duì)電荷耦合采樣保持電路800的共模信號(hào)進(jìn)行檢測(cè)，開關(guān)單元811對(duì)第一 級(jí)電荷耦合子級(jí)流水線電路801的共模信號(hào)進(jìn)行檢測(cè)，開關(guān)單元812對(duì)第二級(jí)電荷耦合子 級(jí)流水線電路802的共模信號(hào)進(jìn)行檢測(cè)，依次類推，開關(guān)單元81η對(duì)第η級(jí)電荷耦合子級(jí) 流水線電路803的共模信號(hào)進(jìn)行檢測(cè)，開關(guān)單元81n+l對(duì)最后一級(jí)電荷耦合子級(jí)流水線電 路804的共模信號(hào)進(jìn)行檢測(cè)，開關(guān)單元電路810、811、812、…、81η、81η+1的輸出端連接到 均連接到誤差量化模塊82的Vcm(η)信號(hào)輸入端，在共模校準(zhǔn)過程中僅有一個(gè)開關(guān)單元電 路被選中輸出。開關(guān)電路815的輸入端連接到Vr_in，輸出端連接到到誤差量化模塊82的 Vr (η)信號(hào)輸入端。圖9為上述開關(guān)選擇陣列模塊中用于對(duì)電荷耦合采樣保持電路和各級(jí)電荷耦合 子級(jí)流水線電路共模信號(hào)進(jìn)行檢測(cè)的開關(guān)單元電路。電路基本結(jié)構(gòu)為開關(guān)電容共模檢測(cè)電 路，時(shí)鐘cp和cpl為兩相不交疊時(shí)鐘。當(dāng)時(shí)鐘處于cpl相時(shí)，開關(guān)單元電路對(duì)輸入信號(hào)Vip/ Vin進(jìn)行采樣，Vip/Vin信號(hào)被采樣到采樣電容94上；當(dāng)時(shí)鐘處于cp相時(shí)，存儲(chǔ)在采樣電容 94之上的采樣得到輸入信號(hào)Vip/Vin將會(huì)被迭加并輸出到Vcm(η)，得到輸入信號(hào)Vip/Vin 的共模信號(hào)。圖9所示電路中，由兩相不交疊時(shí)鐘cp和cpl所控制的開關(guān)均為普通MOS開關(guān)。對(duì) 輸入信號(hào)Vip/Vin的采樣和對(duì)采樣共模信號(hào)的輸出均采用了由時(shí)鐘控制的源跟隨器電路， 時(shí)鐘控制源跟隨器電路91和92分別用于對(duì)輸入信號(hào)Vip和Vin進(jìn)行采樣，共模信號(hào)的輸 出采用時(shí)鐘控制源跟隨器電路93作為輸出緩沖器。電路中對(duì)共模信號(hào)的檢測(cè)之所以采用 時(shí)鐘控制源跟隨器電路，是因?yàn)檩斎胄盘?hào)Vip/Vin將分別連接到所要檢測(cè)電荷耦合采樣保 持電路和各級(jí)電荷耦合子級(jí)流水線電路中的兩個(gè)差分互補(bǔ)電荷存儲(chǔ)節(jié)點(diǎn)。若采用普通MOS 采樣開關(guān)管的源極或漏極連接到差分互補(bǔ)電荷存儲(chǔ)節(jié)點(diǎn)，則差分互補(bǔ)電荷存儲(chǔ)節(jié)點(diǎn)上所存 儲(chǔ)的電荷會(huì)通過MOS采樣開關(guān)管的源極或漏極和電容94發(fā)生電荷分享作用，使差分互補(bǔ)電 荷存儲(chǔ)節(jié)點(diǎn)上所存儲(chǔ)的電荷會(huì)發(fā)生變化，從而使檢測(cè)得到的共模信號(hào)大小發(fā)生誤差；而采 用時(shí)鐘控制源跟隨器電路對(duì)信號(hào)進(jìn)行檢測(cè)，由于源跟隨器電路的輸入信號(hào)連接到MOS管的 柵極，不存在電荷注入和泄放通道，因此不會(huì)使差分互補(bǔ)電荷存儲(chǔ)節(jié)點(diǎn)上所存儲(chǔ)的電荷會(huì) 發(fā)生變化，從而可以對(duì)共模信號(hào)實(shí)現(xiàn)準(zhǔn)確采樣。圖10為圖8所示開關(guān)選擇陣列模塊中用于對(duì)參考共模信號(hào)進(jìn)行選擇的開關(guān)單元 電路。開關(guān)電路100在圖9中單元電路的基礎(chǔ)上增加了一個(gè)基準(zhǔn)信號(hào)選擇開關(guān)陣列104。 電荷耦合流水線模數(shù)轉(zhuǎn)換器的基準(zhǔn)信號(hào)產(chǎn)生電路產(chǎn)生的基準(zhǔn)信號(hào)Vr_in首先經(jīng)基準(zhǔn)信號(hào) 選擇開關(guān)陣列104進(jìn)行選擇，被選擇得到的參考共模信號(hào)被傳輸?shù)蕉它c(diǎn)105，V105即為輸入 參考共模信號(hào)。電路對(duì)參考共模信號(hào)V105的處理過程與圖9中電路相同，受兩相不交疊時(shí) 鐘cp和cpl控制。當(dāng)時(shí)鐘處于cpl相時(shí)，開關(guān)單元電路對(duì)輸入?yún)⒖脊材Ｐ盘?hào)V105進(jìn)行采 樣，輸入?yún)⒖脊材Ｐ盘?hào)V105被采樣到采樣電容106上；當(dāng)時(shí)鐘處于cp相時(shí)，存儲(chǔ)在采樣電容106之上的采樣得到輸入?yún)⒖脊材Ｐ盘?hào)V105將會(huì)被迭加并輸出到Vr (η)，得到輸出參考 共模信號(hào)。圖11為本發(fā)明寄存器及控制器模塊電路結(jié)構(gòu)框圖。整個(gè)寄存器及控制器模塊110 其內(nèi)部模塊包括一個(gè)控制器111和一個(gè)M位寄存器陣列，其中M位寄存器陣列由η+2組M位 寄存器(1120、1121、1122、…、112η、112η+1)組成。控制器模塊111控制η+2組M位寄存器 的工作存儲(chǔ)狀態(tài)，控制各組M位寄存器根據(jù)輸入的量化碼D(n)產(chǎn)生糾錯(cuò)碼E(O) E(n+1)， 并不斷產(chǎn)生用于圖8中所示開關(guān)選擇陣列模塊81工作所需要的控制碼Ctrl (η)。下面詳細(xì) 說明圖11中所示電路工作情況。電路開始共模校準(zhǔn)工作時(shí)，所有η+2組M位寄存器(1120、1121、1122、…、112η、 112η+1)所輸出M位糾錯(cuò)碼E(O) Ε(η+1)均為初始糾錯(cuò)碼，即輸出均為初始值；控制器首 先產(chǎn)生第一組校準(zhǔn)控制碼Ctrl (0)用于對(duì)電荷耦合采樣保持電路進(jìn)行共模校準(zhǔn)，電荷耦合 采樣保持電路將根據(jù)初始糾錯(cuò)碼E (0) 0產(chǎn)生共模誤差并被誤差量化電路72量化，誤差量化 電路72產(chǎn)生的量化碼D(O)被輸入到控制器111中，控制器111根據(jù)該量化碼D(O)產(chǎn)生第 一組M位寄存器1120輸出所需要的M位新糾錯(cuò)碼E(O) 1，誤差糾正模塊73根據(jù)寄存器及 控制器模塊提供的M位新糾錯(cuò)碼E (0) 1對(duì)電荷耦合流水線模數(shù)轉(zhuǎn)換器中電荷耦合采樣保持 電路的共模信號(hào)進(jìn)行校準(zhǔn)，在完成對(duì)電荷耦合采樣保持電路的共模校準(zhǔn)之后，控制器模塊 111將開關(guān)選擇陣列模塊71所使用的控制碼Ctrl(O)改變?yōu)镃trl (1)，開始第一級(jí)電荷耦 合子級(jí)流水線電路的共模校準(zhǔn)工作，同時(shí)第一組M位寄存器1120將保存輸出的M位新糾錯(cuò) 碼E (0) 1，并保持不變；第一級(jí)電荷耦合子級(jí)流水線電路將根據(jù)初始糾錯(cuò)碼E (1) 0產(chǎn)生共模 誤差并被誤差量化電路72量化，誤差量化電路72產(chǎn)生的量化碼D(I)被輸入到控制器111 中，控制器111根據(jù)該量化碼D(I)產(chǎn)生第一組M位寄存器1121輸出所需要的M位新糾錯(cuò) 碼E(I) 1，誤差糾正模塊73根據(jù)寄存器及控制器模塊提供的M位新糾錯(cuò)碼E(I) 1對(duì)電荷耦 合流水線模數(shù)轉(zhuǎn)換器中第一級(jí)電荷耦合子級(jí)流水線電路的共模信號(hào)進(jìn)行校準(zhǔn)，在完成對(duì)第 一級(jí)電荷耦合子級(jí)流水線電路的共模校準(zhǔn)之后，控制器模塊111將開關(guān)選擇陣列模塊71所 使用的控制碼Ctrl (1)改變?yōu)镃trl (2)，開始第二級(jí)電荷耦合子級(jí)流水線電路的共模校準(zhǔn) 工作，同時(shí)第二組M位寄存器1121將保存輸出的M位新糾錯(cuò)碼E (1) 1，并保持不變；以此類 推，當(dāng)控制器共模校準(zhǔn)電路完成最后一級(jí)電荷耦合子級(jí)流水線電路的共模校準(zhǔn)工作以后， 第η+2組M位寄存器112η+1將保存輸出的M位新糾錯(cuò)碼E (η+1) 1，并保持不變；此時(shí)，控制 器111將控制所有η+2組M位寄存器(1120、1121、1122、…、112η、112η+1)所輸出M位糾 錯(cuò)碼保持不變，整個(gè)共模校準(zhǔn)工作完成。對(duì)于本發(fā)明共模誤差校準(zhǔn)電路，其中誤差量化模塊的輸出量化碼的設(shè)置可以是一 位串行或Μ(Μ> 1)位并行格式，M為寄存器的位數(shù)，其取值可以是大于1的任意整數(shù)。輸 出量化碼的位數(shù)和其內(nèi)部所使用的量化比較器的數(shù)目有關(guān)，若采用多位并行量化碼則需使 用多個(gè)高精度比較器；而采用單個(gè)高精度比較器要得到圖11中M位寄存器組輸出所需要 的M位糾錯(cuò)碼則需要連續(xù)比較M次，即一位串行輸出量化碼形式的共模校準(zhǔn)的速度要比M 位輸出量化碼形式慢M倍。而通常情況下，模數(shù)轉(zhuǎn)換器在處于校準(zhǔn)工作模式時(shí)，校準(zhǔn)所需要 的時(shí)間不是主要限制因素，校準(zhǔn)過程所要追求的目標(biāo)是在硬件開銷最小的情況下精度最大 化，在相同的處理精度情況下硬件開銷越小越好。因此誤差量化模塊采用一個(gè)高精度低失 調(diào)電壓的比較器電路便可以實(shí)現(xiàn)。
由于誤差量化模塊采用一個(gè)比較器，其輸出量化碼采用一位串行數(shù)據(jù)格式，要得 到圖11中任一組M位寄存器輸出所需要的M位糾錯(cuò)碼則均需要連續(xù)比較M次，即對(duì)電荷耦 合采樣保持電路和各級(jí)電荷耦合子級(jí)流水線電路中任一子級(jí)電路的共模校準(zhǔn)工作均需要 運(yùn)行M個(gè)比較量化周期。假設(shè)電路開始對(duì)第一級(jí)電荷耦合子級(jí)流水線電路進(jìn)行共模校準(zhǔn)， 而圖11中M位寄存器組輸出所需要的M位糾錯(cuò)碼的位數(shù)為8位，則對(duì)第一級(jí)電荷耦合子級(jí) 流水線電路進(jìn)行共模校準(zhǔn)過程中需要循環(huán)比較8次，以確定8位糾錯(cuò)碼。圖12所示為本發(fā)明中誤差糾正模塊電路結(jié)構(gòu)框圖。誤差糾正模塊120其內(nèi)部包 括n+2個(gè)共模糾錯(cuò)單元(120、121、122、…、12η、12η+1)，共模糾錯(cuò)單元的個(gè)數(shù)比電荷耦合模 數(shù)轉(zhuǎn)換器中電荷耦合子級(jí)流水線電路的級(jí)數(shù)多一個(gè)，即電荷耦合采樣保持電路加上電荷耦 合子級(jí)流水線電路的級(jí)數(shù)。n+2個(gè)共模糾錯(cuò)單元(120、121、122、…、12n、12n+l)分別根據(jù) 移位及控制器模塊提供的n+2組糾錯(cuò)碼(E(O)、E(I)、…、E(n)、E(n+l))產(chǎn)生用于各級(jí)電 荷耦合子級(jí)流水線電路的共模糾錯(cuò)信號(hào)。在電荷耦合流水線模數(shù)轉(zhuǎn)換器中，信號(hào)電荷以電荷包大小的形式表示，而電荷包 大小可采用Q = C*V的形式具體實(shí)現(xiàn)，因此要實(shí)現(xiàn)對(duì)電路中的共模電荷進(jìn)行補(bǔ)償，可以通過 改變電路中電荷存儲(chǔ)節(jié)點(diǎn)的電壓V或者存儲(chǔ)電容C來實(shí)現(xiàn)。實(shí)際電路中，當(dāng)電路在工藝線 上被制造出來以后，電路的物理器件大小均為固定不變，要實(shí)現(xiàn)對(duì)電容C大小的線性調(diào)整 會(huì)相當(dāng)困難，而偏置電壓則可以通過外部信號(hào)進(jìn)行線性調(diào)整。因此，采用保持電容C不變， 而調(diào)整偏置基準(zhǔn)電壓V的方法相對(duì)更易于實(shí)現(xiàn)。假設(shè)要調(diào)整糾錯(cuò)的共模電荷大小為Δ Qcm，則需要在電荷存儲(chǔ)節(jié)點(diǎn)的電壓上提供 一個(gè)Δ V的糾錯(cuò)電壓量，AV滿足下式AV= Δ Qcm/C ；其中，C 被糾錯(cuò)子電路中電荷存儲(chǔ)節(jié)點(diǎn)電容值；△ V 需糾錯(cuò)的電壓值；△ Qcm 要 調(diào)整糾錯(cuò)的共模電荷大小。圖13所示即為本發(fā)明中采用調(diào)整偏置基準(zhǔn)電壓V方式的共模誤差糾正單元電路 原理圖。誤差補(bǔ)償單元電路130包括一個(gè)工作狀態(tài)控制開關(guān)131，用于對(duì)基準(zhǔn)電壓Vref進(jìn)行 分壓的第一電阻1320、第二電阻1321和第三電阻1322以及調(diào)整輸出電壓的M_bit DAC(數(shù) 模轉(zhuǎn)換器)133。當(dāng)模數(shù)轉(zhuǎn)換器進(jìn)入正常工作模式時(shí)，控制信號(hào)置0，工作狀態(tài)控制開關(guān)131 導(dǎo)通，第一電阻1320、第二電阻1321和第三電阻1322對(duì)基準(zhǔn)電壓Vref進(jìn)行分壓得到一個(gè) 初始電壓輸出VrO，由圖11中移位及寄存器電路產(chǎn)生的M位糾錯(cuò)碼將會(huì)作為M-bit電流型 DAC133的控制碼產(chǎn)生一個(gè)到地的糾錯(cuò)電流Ic，糾錯(cuò)電流Ic流經(jīng)第三電阻1322到地，這樣 就會(huì)在電阻1322上疊加一個(gè)AV= IcX R1322的電壓量，輸出到基準(zhǔn)信號(hào)輸出電路的電壓 Vset = VrO+Δ V0因此，只要控制M位糾錯(cuò)碼便可以實(shí)現(xiàn)改變輸出基準(zhǔn)電壓的目的。實(shí)際應(yīng)用時(shí)，上述共模補(bǔ)償單元電路實(shí)現(xiàn)采用分布式結(jié)構(gòu)，一般電荷耦合流水線 模數(shù)轉(zhuǎn)換器中所使用電荷耦合子級(jí)流水線電路數(shù)目可以達(dá)到十幾個(gè)，這樣對(duì)該模數(shù)轉(zhuǎn)換器 進(jìn)行共模補(bǔ)償所要使用的共模補(bǔ)償單元的數(shù)目就比較多。而共模補(bǔ)償單元電路的校準(zhǔn)精度 取決于其內(nèi)部M-bit電流型DAC的精度，顯然DAC位數(shù)越高其精度越高，同時(shí)功耗和面積也 越大。因此，共模補(bǔ)償模塊復(fù)雜度和補(bǔ)償精度取決于其內(nèi)部所使用共模補(bǔ)償單元電路的個(gè) 數(shù)和精度。實(shí)際應(yīng)用時(shí)只能根據(jù)具體需求適當(dāng)折衷。如前所述，具有誤差校準(zhǔn)功能的電荷耦合流水線模數(shù)轉(zhuǎn)換器300處于校準(zhǔn)模式時(shí) 首先進(jìn)行共模校準(zhǔn)步驟，其次進(jìn)行差模校準(zhǔn)步驟。下面介紹差模校準(zhǔn)電路。
14
圖2所示電路中輸入電荷包信號(hào)分別存儲(chǔ)在電荷存儲(chǔ)節(jié)點(diǎn)24p和24η上。若輸入 校準(zhǔn)信號(hào)為共模信號(hào)(即差分信號(hào)為0)，且電荷存儲(chǔ)節(jié)點(diǎn)24ρ和24η上的電荷存儲(chǔ)電容的 尺寸相同C24p = C24n，則由電荷注入引起的電荷存儲(chǔ)節(jié)點(diǎn)24p和24η上的電壓變化量應(yīng) 該相等。然而實(shí)際電路中由于工藝精度問題，電荷存儲(chǔ)節(jié)點(diǎn)24ρ和24η上的電荷存儲(chǔ)電容 的尺寸并不相同C24p興C24n，而是存在一個(gè)電容誤差量Δ C，該AC的存在便會(huì)使電荷存 儲(chǔ)節(jié)點(diǎn)24ρ和24η上的電壓變化量不相等，而是存在一個(gè)電壓誤差量Δν，并且該電壓誤差 量AV在AC固定的情況下與輸入電荷量成正比，電壓誤差量ΔΥ若超過比較器的判別門 限便會(huì)引起誤操作，比較器產(chǎn)生誤判。另外在電荷加減操作時(shí)，在基準(zhǔn)電壓相同的情況下， 電容誤差量△ C的存在便會(huì)使電荷存儲(chǔ)節(jié)點(diǎn)24ρ和24η上的電荷變化量不相等，而存在一 個(gè)AQ的誤差，該電荷誤差量AQ將會(huì)直接傳輸給下一級(jí)子級(jí)電路，并且會(huì)逐級(jí)積累引起后 級(jí)電路的處理誤操作。由于采用流水線結(jié)構(gòu)，現(xiàn)有流水線結(jié)構(gòu)模數(shù)轉(zhuǎn)換器中的數(shù)字校正模塊可以對(duì)電路 中比較器失調(diào)等因素引起的比較器誤操作進(jìn)行很大程度上的糾錯(cuò)，因此在現(xiàn)有工藝上由上 述電容誤差量AC引起的比較器誤判誤操作基本可以糾正。然而上述電容誤差量AC引起 的電荷加減誤差電荷量ΔQ卻不能為現(xiàn)有流水線結(jié)構(gòu)模數(shù)轉(zhuǎn)換器中的數(shù)字校正模塊所糾 正，因此必須采取其他措施予以校正。本發(fā)明對(duì)上述電容誤差量AC引起的電荷加減誤差電荷量AQ進(jìn)行校準(zhǔn)的方法 為在對(duì)電荷進(jìn)行加減的基準(zhǔn)電壓上提供一個(gè)AV校正電壓量。假設(shè)正、負(fù)信號(hào)處理通道上 的電容分別為C24和C24-Δ C，用于對(duì)電荷進(jìn)行加減的基準(zhǔn)電壓為Vr = Vrp = Vrn，則正負(fù) 通道中被加減的電荷Qp、Qn和Δ Q分別為Qp = C24XVrp = C24XVrQn = (C24- Δ C) X Vrn = (C24_ AC) XVrAQ = Qp-Qn = C24 X Vrp- (C24_ Δ C) X Vrn= C24XVr-(C24_AC) XVr= ACXVr若在上述負(fù)信號(hào)處理通道中對(duì)用于電荷進(jìn)行加減的基準(zhǔn)電壓Vrn進(jìn)行調(diào)整將其 大小調(diào)節(jié)為Vrn+Δ V，則正負(fù)通道中被加減的電荷Qp、Qn和AQ分別為 Qp = C24 X Vrp = C24 X VrQn = (C24- Δ C) X (Vrn+ AV) = (C24- Δ C) X (Vr+ Δ V)= C24XVr+C24X Δ V-Δ CXVr-Δ CX AV= C24X Vr+ (C24- Δ C) X AV-ACXVrAQ = Qp-Qn = C24 X Vr~C24 X Vr- (C24- Δ C) X Δ V+Δ CXVr= - (C24- AC) X Δ V+Δ CXVr= Δ C X Vr- (C24- Δ C) X Δ V上式中，若要AQ = 0，只要取 AV= Δ CX Vr/(C24-Δ C)。由上式可以知道，只要在上述負(fù)信號(hào)處理通道中用于對(duì)電荷進(jìn)行加減的基準(zhǔn)電壓 Vrn基礎(chǔ)上增加一個(gè)大小為M= ACXVr/(C24-AC)的調(diào)節(jié)電壓便可以實(shí)現(xiàn)對(duì)電容誤差 量AC引起的電荷加減誤差電荷量AQ的校準(zhǔn)。要實(shí)現(xiàn)上述通過調(diào)整子級(jí)電路中對(duì)電荷進(jìn)行加減的基準(zhǔn)電壓信號(hào)來實(shí)現(xiàn)對(duì)電容誤差量△(引起的電荷加減誤差電荷量AQ進(jìn)行校準(zhǔn)的方法，需要提供一個(gè)對(duì)電路中電容 誤差量AC進(jìn)行檢測(cè)的機(jī)制、一個(gè)對(duì)電路中電容誤差量AC引起的電荷加減誤差電荷量AQ 進(jìn)行量化的機(jī)制和一個(gè)對(duì)該誤差電荷量△ Q進(jìn)行校準(zhǔn)補(bǔ)償?shù)臋C(jī)制。如圖14所示，本發(fā)明對(duì)全差分結(jié)構(gòu)電荷耦合流水線模數(shù)轉(zhuǎn)換器中正、負(fù)信號(hào)處理 通路間元器件失配所帶來的差模誤差進(jìn)行校準(zhǔn)的電路結(jié)構(gòu)包括差模誤差檢測(cè)模塊141、 誤差量化模塊142、誤差糾正模塊143和控制器模塊144。其中，差模誤差檢測(cè)模塊141用 于根據(jù)校準(zhǔn)基準(zhǔn)信號(hào)產(chǎn)生差模誤差；誤差量化模塊142用于將差模誤差檢測(cè)模塊141產(chǎn)生 的差模誤差進(jìn)行量化；控制器模塊144作用在于控制整個(gè)校準(zhǔn)電路的工作，提供差模誤差 檢測(cè)模塊141工作所需要的校準(zhǔn)碼，并對(duì)誤差量化模塊142的量化結(jié)果進(jìn)行處理產(chǎn)生誤差 糾正模塊143工作所需要的糾錯(cuò)碼；誤差糾正模塊143作用在于根據(jù)控制器模塊提供的糾 錯(cuò)碼對(duì)全差分結(jié)構(gòu)電荷耦合流水線模數(shù)轉(zhuǎn)換器中正、負(fù)信號(hào)處理通路進(jìn)行糾正。圖14所示電路的工作原理為電路首先由控制器模塊發(fā)出校準(zhǔn)模式開始信號(hào)，整 個(gè)差模誤差校準(zhǔn)電路開始工作；系統(tǒng)輸入一個(gè)校準(zhǔn)基準(zhǔn)信號(hào)到差模誤差檢測(cè)模塊141，并 且該校準(zhǔn)基準(zhǔn)信號(hào)在整個(gè)校準(zhǔn)過程中均保持不變；差模誤差檢測(cè)模塊141根據(jù)控制器144 提供的校準(zhǔn)碼及誤差糾正模塊143提供的初始糾錯(cuò)碼對(duì)輸入校準(zhǔn)基準(zhǔn)信號(hào)進(jìn)行逐級(jí)處理， 處理過程中差模誤差逐級(jí)處理累積并輸出到誤差量化模塊142 ；誤差量化模塊142將接收 到的差模誤差進(jìn)行量化，并將量化結(jié)果輸出到控制器模塊144 ；控制器模塊144對(duì)該量化 結(jié)果進(jìn)行處理判斷，若量化結(jié)果達(dá)不到目標(biāo)要求，則控制器模塊產(chǎn)生誤差糾正模塊143工 作所需要的新糾錯(cuò)碼；誤差糾正模塊143根據(jù)控制器模塊提供的新糾錯(cuò)碼對(duì)全差分結(jié)構(gòu)電 荷耦合流水線模數(shù)轉(zhuǎn)換器中正、負(fù)信號(hào)處理通路進(jìn)行校準(zhǔn)，經(jīng)校準(zhǔn)之后，差模誤差檢測(cè)模塊 141繼續(xù)根據(jù)控制器提供的校準(zhǔn)碼對(duì)輸入校準(zhǔn)電荷信號(hào)進(jìn)行逐級(jí)處理，處理過程中累積的 差模誤差繼續(xù)輸出到誤差量化模塊142進(jìn)行量化，控制器對(duì)校準(zhǔn)結(jié)果再一次進(jìn)行判斷，依 次循環(huán)，直到控制器模塊144判斷量化結(jié)果達(dá)到目標(biāo)要求；若量化結(jié)果達(dá)到目標(biāo)要求，則控 制器保持最后一次產(chǎn)生的糾錯(cuò)碼并產(chǎn)生校準(zhǔn)結(jié)束信號(hào)，校準(zhǔn)工作結(jié)束。圖14中所示的差模誤差校準(zhǔn)電路中，所述差模誤差檢測(cè)模塊141的實(shí)現(xiàn)借助全差 分結(jié)構(gòu)電荷耦合流水線模數(shù)轉(zhuǎn)換器核中正、負(fù)信號(hào)處理通路完成；所述誤差糾正模塊143 的電路實(shí)現(xiàn)采用分布式結(jié)構(gòu)，誤差糾正模塊通過總線形式連接控制內(nèi)部多個(gè)子誤差糾正電 路實(shí)現(xiàn)；控制器模塊144通過總線將差模誤差檢測(cè)模塊141、差模誤差量化模塊142和誤差 糾正模塊143聯(lián)系起來實(shí)現(xiàn)模數(shù)轉(zhuǎn)換器的差模誤差校準(zhǔn)工作。圖15所示，差模誤差檢測(cè)模塊151借助全差分結(jié)構(gòu)電荷耦合流水線模數(shù)轉(zhuǎn)換器核 中正、負(fù)信號(hào)處理通路150完成。模數(shù)轉(zhuǎn)換器核中正、負(fù)信號(hào)處理通路150包括電荷耦合采 樣保持電路1500、n級(jí)基于電荷耦合信號(hào)處理技術(shù)的流水線子級(jí)電路(1501 1503)、最后 一級(jí)(第n+1級(jí))電荷耦合子級(jí)流水線電路1504。輸入校準(zhǔn)基準(zhǔn)信號(hào)進(jìn)入信號(hào)處理通路 150后首先經(jīng)過電荷耦合采樣保持電路1500，其用于將輸入基準(zhǔn)電壓信號(hào)轉(zhuǎn)換成對(duì)應(yīng)大小 成比例的基準(zhǔn)電荷包，并將該基準(zhǔn)電荷包傳輸給第一級(jí)電荷耦合子級(jí)流水線電路1501 ；電 路先對(duì)第一級(jí)電荷耦合子級(jí)流水線電路1501進(jìn)行差模誤差校準(zhǔn)，第一級(jí)電荷耦合子級(jí)流 水線電路1501根據(jù)控制器模塊提供的校準(zhǔn)碼Cal (0)及誤差糾正模塊提供的初始糾錯(cuò)碼EO 對(duì)采樣得到的基準(zhǔn)電荷包進(jìn)行加減處理得到差分余量電荷包QOp和QOn并將該差分余量電 荷包傳輸給后級(jí)電荷耦合子級(jí)流水線電路；各后級(jí)子級(jí)流水線電路(1502、1503、1504)先后分別根據(jù)各自的校準(zhǔn)碼(Cal(l η))及初始糾錯(cuò)碼(El En)對(duì)各自接收到的差分余 量電荷包進(jìn)行處理，最后得到最后一級(jí)電荷耦合子級(jí)流水線電路1504的差分余量電荷包 Qnp和Qrm ；誤差量化模塊將接收到的差分余量電荷包進(jìn)行比較量化，并將量化結(jié)果輸出到 控制器模塊；控制器模塊對(duì)該量化結(jié)果進(jìn)行處理判斷，若量化結(jié)果達(dá)不到目標(biāo)要求，則控制 器模塊通過處理對(duì)初始糾錯(cuò)碼中供第一級(jí)子級(jí)流水線電路使用的EO進(jìn)行修改得到Ε0，同 時(shí)其他各子級(jí)電路所需要的初始糾錯(cuò)碼(El En)保持不變；第一級(jí)電荷耦合子級(jí)流水線 電路1501再一次根據(jù)校準(zhǔn)碼Cal (0)及誤差糾正模塊提供的新糾錯(cuò)碼EO對(duì)采樣得到的基 準(zhǔn)電荷包進(jìn)行加減處理得到差分余量電荷包QOp和QOn并將該差分余量電荷包傳輸給后級(jí) 電荷耦合子級(jí)流水線電路，各后級(jí)子級(jí)流水線電路(1502、1503、1504)先后分別根據(jù)各自 的校準(zhǔn)碼(Cal(l η))及初始糾錯(cuò)碼(El En)對(duì)各自接收到的差分余量電荷包進(jìn)行再 一次處理，再一次得到最后一級(jí)電荷耦合子級(jí)流水線電路1504的差分余量電荷包Qnp和 Qnn ；誤差量化模塊將接收到的差分余量電荷包進(jìn)行再一次比較量化，并將新量化結(jié)果輸出 到控制器模塊，控制器模塊對(duì)該新量化結(jié)果進(jìn)行處理判斷，若量化結(jié)果仍然達(dá)不到目標(biāo)要 求，則控制器模塊控制電路重復(fù)上述步驟，直到控制器判斷新量化結(jié)果達(dá)到目標(biāo)要求為止； 當(dāng)控制器判斷量化結(jié)果達(dá)到目標(biāo)要求時(shí)，控制器模塊不再修改第一級(jí)子級(jí)電路所使用的糾 錯(cuò)碼Ε0，并將最后一次產(chǎn)生的糾錯(cuò)碼EO作為第一級(jí)子級(jí)電路的最終糾錯(cuò)碼存儲(chǔ)在存儲(chǔ)器 中保持不變，控制器完成第一級(jí)子級(jí)電路的校準(zhǔn)工作，此時(shí)第一級(jí)子級(jí)電路輸出的余量電 荷包將被作為后級(jí)子級(jí)流水線電路校準(zhǔn)所需要的基準(zhǔn)電荷包信號(hào)QOpr和QOnr，電路開始 第二級(jí)子級(jí)流水線電路的校準(zhǔn)工作。第二級(jí)子級(jí)流水線電路的校準(zhǔn)工作過程與第一級(jí)子級(jí)電路類似，控制器模塊首先 設(shè)置第二級(jí)子級(jí)電路校準(zhǔn)所需要的校準(zhǔn)碼Cal (1)，第三級(jí)及后續(xù)其他各級(jí)電路的校準(zhǔn)碼 Cal (2 η)均保持不變；第二級(jí)子級(jí)流水線電路根據(jù)校準(zhǔn)碼Cal (1)及誤差糾正模塊提供 的初始糾錯(cuò)碼El對(duì)輸入的基準(zhǔn)電荷包信號(hào)QOpr和QOnr進(jìn)行加減處理等與第一級(jí)子級(jí)電 路校準(zhǔn)工作相同的操作；當(dāng)控制器判斷量化結(jié)果達(dá)到目標(biāo)要求時(shí)，控制器模塊不再修改第 二級(jí)子級(jí)電路所使用的糾錯(cuò)碼Ε1，并將最后一次產(chǎn)生的糾錯(cuò)碼El作為第二級(jí)子級(jí)電路的 最終糾錯(cuò)碼存儲(chǔ)在寄存器中保持不變，控制器完成第二級(jí)子級(jí)電路的校準(zhǔn)工作，此時(shí)第二 級(jí)子級(jí)電路輸出的余量電荷包將被作為后級(jí)子級(jí)流水線電路校準(zhǔn)所需要的基準(zhǔn)電荷包信 號(hào)Qlpr和Qlnr，電路開始第三級(jí)子級(jí)流水線電路的校準(zhǔn)工作。第三級(jí)子級(jí)流水線電路的校準(zhǔn)工作過程與第二級(jí)子級(jí)電路完全相同，當(dāng)?shù)谌?jí)子 級(jí)流水線電路的校準(zhǔn)工作完成后，電路繼續(xù)進(jìn)行后續(xù)各級(jí)子級(jí)電路差動(dòng)誤差校準(zhǔn)工作。當(dāng) 最后一級(jí)即第η+1級(jí)子級(jí)電路的校準(zhǔn)完成之后，控制器模塊產(chǎn)生校準(zhǔn)結(jié)束信號(hào)，差模校準(zhǔn) 工作結(jié)束。圖2中所示1. 5bit/級(jí)電荷耦合子級(jí)流水線電路當(dāng)工作在校準(zhǔn)模式時(shí)，其工作狀 態(tài)將有所不同。本級(jí)基準(zhǔn)信號(hào)選擇電路23p和23η的輸出將不再由比較器的比較量化結(jié)果 DlDO控制，而是由圖15中所述的校準(zhǔn)碼控制。圖16所示即為圖2中所述電荷耦合子級(jí)流水 線電路中基準(zhǔn)信號(hào)選擇電路結(jié)構(gòu)及處于不同工作模式下的電路工作原理圖。如圖16(a)所 示，整個(gè)基準(zhǔn)信號(hào)選擇電路160內(nèi)部包括比較量化控制邏輯161、校準(zhǔn)信號(hào)控制邏輯162、 工作模式選擇開關(guān)163和基準(zhǔn)信號(hào)輸出電路164等功能模塊。比較器的比較量化結(jié)果通過 比較量化控制邏輯161控制輸出基準(zhǔn)信號(hào)；校準(zhǔn)模式控制信號(hào)通過校準(zhǔn)信號(hào)控制邏輯162控制輸出基準(zhǔn)信號(hào)；基準(zhǔn)信號(hào)輸出電路164的輸出信號(hào)直接連接到電荷加減電容。圖16(b) 所示，工作模式選擇開關(guān)163將信號(hào)通路切換到比較量化控制邏輯161，基準(zhǔn)信號(hào)選擇電路 的輸出由比較器的比較量化結(jié)果控制。圖16(c)所示，工作模式選擇開關(guān)163將信號(hào)通路 切換到校準(zhǔn)信號(hào)控制邏輯162，基準(zhǔn)信號(hào)選擇電路的輸出不再由比較器的比較量化結(jié)果控 制，而是由校準(zhǔn)信號(hào)控制邏輯162控制。圖17所示為對(duì)全差分結(jié)構(gòu)1. 5bit/級(jí)電荷耦合子級(jí)流水線電路進(jìn)行校準(zhǔn)時(shí)的電 路原理圖，圖中忽略了沒有處于信號(hào)環(huán)路中的子模塊電路。校準(zhǔn)模式時(shí)信號(hào)通路包括全差 分的正、負(fù)信號(hào)通路170p和170η。輸入差分校準(zhǔn)基準(zhǔn)電荷包信號(hào)分別存儲(chǔ)在電荷存儲(chǔ)節(jié) 點(diǎn)174ρ和174η上，由控制器模塊產(chǎn)生的校準(zhǔn)碼Calp和Caln分別控制校準(zhǔn)信號(hào)控制邏輯 171ρ和171η，由控制器模塊產(chǎn)生的糾錯(cuò)碼Ep和En分別控制子誤差糾正電路173ρ和173η ； 校準(zhǔn)信號(hào)控制邏輯171ρ通過連接到基準(zhǔn)信號(hào)輸出電路172ρ的控制端控制正信號(hào)通路170ρ 的輸出基準(zhǔn)電壓，校準(zhǔn)信號(hào)控制邏輯171η通過連接到基準(zhǔn)信號(hào)輸出電路172η的控制端控 制負(fù)信號(hào)通路170η的輸出基準(zhǔn)電壓；子誤差糾正電路173ρ通過連接到基準(zhǔn)信號(hào)輸出電路 172ρ控制正信號(hào)通路170ρ的輸出基準(zhǔn)電壓，子誤差糾正電路173η通過連接到基準(zhǔn)信號(hào)輸 出電路172η控制負(fù)信號(hào)通路170η的輸出基準(zhǔn)電壓。圖17中所述的子誤差糾正電路可以 采用圖13所示的共模誤差糾正單元電路實(shí)現(xiàn)。圖18所示為本發(fā)明用于對(duì)差模誤差檢測(cè)模塊所產(chǎn)生差模誤差進(jìn)行量化的誤差量 化模塊的一種電路實(shí)現(xiàn)方式。整個(gè)電路包括2個(gè)電荷傳輸控制開關(guān)(181ρ和181η)、2個(gè)電 荷存儲(chǔ)節(jié)點(diǎn)(184ρ和184η)、2個(gè)連接到電荷存儲(chǔ)節(jié)點(diǎn)的電荷存儲(chǔ)電容、2個(gè)對(duì)電荷存儲(chǔ)節(jié)點(diǎn) 進(jìn)行復(fù)位的復(fù)位開關(guān)、N個(gè)比較器(1821、1822、…、182η)。電路正常工作時(shí)，前級(jí)差分電荷 包首先通過181ρ和181η傳輸并存儲(chǔ)在本級(jí)電荷存儲(chǔ)節(jié)點(diǎn)184ρ和184n，N個(gè)比較器對(duì)差分 電荷包輸入所引起的節(jié)點(diǎn)184ρ和184η之間的電壓差變化量與基準(zhǔn)信號(hào)VrO Vrn進(jìn)行比 較，得到本級(jí)N位量化輸出數(shù)字碼Dn DO ；數(shù)字輸出碼Dn DO將輸出到圖14所示的控 制器模塊中；最后，復(fù)位信號(hào)Vset對(duì)本級(jí)差分電荷存儲(chǔ)節(jié)點(diǎn)184ρ和184η進(jìn)行復(fù)位，完成電 路一個(gè)完整時(shí)鐘周期的工作。實(shí)際應(yīng)用時(shí)，圖18所示的誤差量化模塊的量化精度和電路復(fù)雜取決于其內(nèi)部所 使用比較器的個(gè)數(shù)和精度。一般校準(zhǔn)模式時(shí)電路的速度不是主要限制因素，因此所使用的N 個(gè)比較器的可以盡量使用高精度比較器。為保證整個(gè)模數(shù)轉(zhuǎn)換器的轉(zhuǎn)換誤差小于1LSB，差 模誤差校準(zhǔn)電路的整體精度應(yīng)高于模數(shù)轉(zhuǎn)換器的轉(zhuǎn)換精度，因此差模誤差校準(zhǔn)電路的誤差 應(yīng)小于1/2LSB。在電荷耦合流水線模數(shù)轉(zhuǎn)換器中，最后一級(jí)電荷耦合子級(jí)流水線電路只對(duì) 前級(jí)電路的差分余量電荷包進(jìn)行比較量化而不進(jìn)行電荷加減操作，因此傳輸?shù)秸`差量化模 塊的差分余量電荷包與最后一級(jí)電荷耦合子級(jí)流水線電路中的差分余量電荷包大小相等。 要保證差模誤差校準(zhǔn)電路的誤差小于1/2LSB，則誤差量化模塊所使用比較器的個(gè)數(shù)應(yīng)比最 后一級(jí)電荷耦合子級(jí)流水線電路中所使用的比較器個(gè)數(shù)多。圖19所示，本發(fā)明差模誤差校準(zhǔn)電路中控制器模塊190包括校準(zhǔn)控制邏輯191、 校準(zhǔn)碼產(chǎn)生電路192、M位寄存器193、信號(hào)處理器194和糾錯(cuò)碼產(chǎn)生電路195。當(dāng)差模誤 差校準(zhǔn)電路開始進(jìn)入校準(zhǔn)模式時(shí)，系統(tǒng)給校準(zhǔn)控制邏輯191輸入一個(gè)啟動(dòng)信號(hào)，控制器模 塊190開始工作；校準(zhǔn)控制邏輯191首先產(chǎn)生一組校準(zhǔn)碼和一組初始糾錯(cuò)碼分別供差模誤 差檢測(cè)模塊196和誤差糾正電路模塊197使用；經(jīng)過一定時(shí)鐘周期的處理，誤差量化模塊將會(huì)反饋回一組M位的差模誤差量化結(jié)果并存儲(chǔ)在M位寄存器193中；信號(hào)處理器194將存 儲(chǔ)在寄存器193中的M位的差模誤差量化結(jié)果進(jìn)行處理判斷，若判斷M位的差模誤差量化 結(jié)果達(dá)不到目標(biāo)要求，則信號(hào)處理器會(huì)觸發(fā)糾錯(cuò)碼產(chǎn)生電路195產(chǎn)生一組新的糾錯(cuò)碼供誤 差糾正電路進(jìn)行再一次校準(zhǔn)，經(jīng)校準(zhǔn)之后，誤差量化模塊將會(huì)反饋回一組新的M位的差模 誤差量化結(jié)果并重新存儲(chǔ)在M位寄存器193中，信號(hào)處理器194將存儲(chǔ)在寄存器193中的 M位的差模誤差量化結(jié)果再一次進(jìn)行處理判斷，若量化結(jié)果仍然達(dá)不到目標(biāo)要求，則控制器 模塊重復(fù)上述步驟，直到控制器判斷新量化結(jié)果達(dá)到目標(biāo)要求為止；當(dāng)信號(hào)處理器194判 斷量化結(jié)果達(dá)到目標(biāo)要求時(shí)，信號(hào)處理器194不再修改糾錯(cuò)碼，并將最后一次產(chǎn)生的糾錯(cuò) 碼作為最終糾錯(cuò)碼存儲(chǔ)在存儲(chǔ)器模塊198中保持不變。如前所述，具有誤差校準(zhǔn)功能的電荷耦合流水線模數(shù)轉(zhuǎn)換器300處于校準(zhǔn)模式時(shí) 首先進(jìn)行共模校準(zhǔn)步驟，其次進(jìn)行差模校準(zhǔn)步驟。在完成差模校準(zhǔn)步驟之后模數(shù)轉(zhuǎn)換器300 退出校準(zhǔn)模式，進(jìn)入正常數(shù)據(jù)轉(zhuǎn)換模式。正常數(shù)據(jù)轉(zhuǎn)換模式中，模數(shù)轉(zhuǎn)換器300在其內(nèi)部誤 差校準(zhǔn)控制器模塊34的控制下由輸入共模電壓偏移補(bǔ)償模塊33對(duì)電荷耦合流水線模數(shù)轉(zhuǎn) 換器核30進(jìn)行輸入共模電壓偏移補(bǔ)償。下面介紹輸入共模電壓偏移補(bǔ)償模塊33的實(shí)施方 式。如圖20所示為一種常用的電荷耦合采樣保持電路，該電路包括電荷傳輸控制開 關(guān)、通用M0S開關(guān)、采樣電容和控制電路工作的時(shí)鐘。這里以最簡(jiǎn)單的采樣和保持兩相時(shí)鐘 說明電路的工作原理，實(shí)際電路的工作控制時(shí)鐘將復(fù)雜得多。在采樣時(shí)鐘相位有效時(shí)，輸入 電壓信號(hào)通過開關(guān)Kts輸入，將輸入電壓Vinp和Virm連接到采樣電容的頂極板，采樣電容 的底板通過開關(guān)Kbs連接到共模電壓Vcmi，輸入電壓就以一定量電荷的形式存儲(chǔ)在采樣電 容上；保持時(shí)鐘相位有效時(shí)，采樣電容的頂極板通過開關(guān)Kth連接到共模電壓Vcmi，采樣電 容的底極板通過電荷傳輸控制開關(guān)將前半時(shí)鐘相位采樣得到的電荷包傳輸給第一級(jí)子級(jí) 流水線電路，完成采樣保持功能。整個(gè)采樣保持過程中，輸入全差分電壓信號(hào)大小分別為Vinp和Virm，輸出對(duì)應(yīng)電 荷包大小為Qp和Qn，在理想情況下它們之間具有如下關(guān)系式Qd = Qp-Qn = Vd*Cs = (Vinp-Vinn) *CsQcm = (Vim+2V一 + Y^pL 一 2Vcmi) * Cs其中Cs為采樣電容大?。籚cmi為基準(zhǔn)共模復(fù)位信號(hào)，與輸入信號(hào)大小無關(guān)；Vop/Von為輸出基準(zhǔn)共模復(fù)位信號(hào)，與輸入信號(hào)大小無關(guān)。通過上式可以看出，在理想情況下采樣保持電路得到的差分電荷包Qd的大小 與輸入全差分電壓信號(hào)Vd大小成正比關(guān)系。同樣在理想情況下，輸入共模電壓信號(hào)
保持不變，輸出共模電壓信號(hào)=也保持不變，這樣電荷耦合
采樣保持電路所得到的共模輸出電荷Qcm就保持不變。實(shí)際電路中，全差分輸入信號(hào)一般是通過單端信號(hào)經(jīng)片外輸入采樣耦合電路處理 得到相位差180°的差分互補(bǔ)信號(hào)。由于該輸入采樣耦合電路存在各類非理想特性，其輸出 的差分互補(bǔ)信號(hào)的共模電平會(huì)出現(xiàn)一定幅度的波動(dòng)，同時(shí)其輸出差分信號(hào)的相位差也會(huì)出
19現(xiàn)一定的誤差，這樣ADC輸入全差分信號(hào)就可能會(huì)存在一定的共模偏移誤差。對(duì)于高動(dòng)態(tài) 性能的ADC來說，這種輸入信號(hào)所引起的共模誤差的影響必須被消除或補(bǔ)償。對(duì)于圖20中所示的電荷耦合采樣保持電路，輸入共模電壓信號(hào)
的變化將會(huì)直接影響輸出共模電荷量Qcm。若輸入共模電壓信號(hào)Vcm的變化量為AVcm，則 采樣保持電路輸出電荷包中所引入的共模電荷變化量AQcm: AVCm*CS。在電荷耦合流水 線模數(shù)轉(zhuǎn)換器中，電荷耦合采樣保持電路采樣得到的電荷包將會(huì)送到后續(xù)各級(jí)電荷耦合子 級(jí)流水線電路中進(jìn)行逐級(jí)比較量化處理。而后續(xù)各級(jí)電荷耦合子級(jí)流水線電路對(duì)輸入電荷 包進(jìn)行處理時(shí)其共模電荷包大小一般保持不變并且其值大小被設(shè)置為和電荷耦合采樣保 持電路理想狀態(tài)下的輸出共模電荷包相等。以第一級(jí)電荷耦合子級(jí)流水線電路為例，若ADC 片外輸入信號(hào)引起了電荷耦合采樣保持電路輸出共模電荷包由Qcm變化量了 AQcm，而此 時(shí)的第一級(jí)子級(jí)流水線電路所設(shè)定的共模電荷大小仍然為Qcm，這樣電荷耦合采樣保持電 路輸出和第一級(jí)電荷耦合子級(jí)流水線電路之間就存在一個(gè)共模電荷差量AQcm。在該采樣 得到的電荷包由電荷耦合采樣保持電路的輸出向第一級(jí)電荷耦合子級(jí)流水線電路傳輸時(shí)， 由于該共模電荷差值A(chǔ)Qcm的存在，電荷傳輸節(jié)點(diǎn)之間的在開始電荷傳輸時(shí)所存在的初始 電勢(shì)差就會(huì)出現(xiàn)相應(yīng)的變化，而該電勢(shì)差的變化會(huì)影響電荷包的傳輸效率和傳輸速度，從 而引起電荷傳輸誤差。若采用一種方法在上述電荷耦合采樣保持電路輸出和第一級(jí)電荷耦合子級(jí)流水 線電路之間電荷傳輸之前，在第一級(jí)電荷耦合子級(jí)流水線電路中補(bǔ)償一個(gè)共模電荷差值 AQcm，使第一級(jí)電荷耦合子級(jí)流水線電路的共模電荷大小與電荷耦合采樣保持電路輸出 共模電荷大小相等。那么在電荷傳輸時(shí)，電荷耦合采樣保持電路輸出與第一級(jí)電荷耦合子 級(jí)流水線電路兩個(gè)電荷傳輸節(jié)點(diǎn)之間的電勢(shì)差就可以恢復(fù)到理想的初始設(shè)定值，從而保證 電荷傳輸精度。要實(shí)現(xiàn)上述通過對(duì)后續(xù)各電荷耦合子級(jí)流水線電路中共模電荷進(jìn)行補(bǔ)償達(dá)到調(diào) 整各電荷耦合子級(jí)流水線電路的共模大小與采樣保持電路采樣得到共模信號(hào)大小相等，從 而達(dá)到抑制和補(bǔ)償片外輸入共模電壓偏移誤差的功能。需要提供一個(gè)對(duì)電路中輸入共模電 壓的偏移量AVcm進(jìn)行檢測(cè)的電路、一個(gè)對(duì)電路中輸入共模電壓的偏移量AVcm進(jìn)行量化 的電路和一個(gè)對(duì)由該輸入共模電壓的偏移所引起的共模電荷量誤差A(yù)Qcm進(jìn)行補(bǔ)償?shù)碾?路。如圖21所示為本發(fā)明中輸入共模電壓偏移誤差檢測(cè)和補(bǔ)償電路結(jié)構(gòu)框圖。所述 輸入共模偏移誤差檢測(cè)和補(bǔ)償電路結(jié)構(gòu)包括輸入共模偏移檢測(cè)模塊211、共模偏移誤差 量化模塊212、移位及控制器模塊23和誤差補(bǔ)償模塊214。其中，輸入共模偏移檢測(cè)模塊211 用于對(duì)輸入信號(hào)的共模電平進(jìn)行檢測(cè)并進(jìn)行處理，得到輸入共模信號(hào)的偏移誤差量；共模 偏移誤差量化模塊212用于將輸入共模偏移檢測(cè)模塊211產(chǎn)生的輸入共模信號(hào)的偏移誤差 量進(jìn)行量化；移位及控制器模塊213作用在于控制整個(gè)共模檢測(cè)及補(bǔ)償電路的工作，提供 誤差補(bǔ)償模塊214工作所需要的糾錯(cuò)碼；誤差補(bǔ)償模塊214作用在于根據(jù)移位及控制器模 塊提供的糾錯(cuò)碼對(duì)電荷耦合流水線模數(shù)轉(zhuǎn)換器中各電荷耦合子級(jí)流水線電路的共模電荷 信號(hào)進(jìn)行補(bǔ)償。圖21中電路的工作原理為輸入共模偏移檢測(cè)模塊211首先對(duì)輸入信號(hào)的共模電平進(jìn)行檢測(cè)得到輸入共模電平，并將該輸入共模電平與基準(zhǔn)共模電平進(jìn)行比較處理得到 輸入共模信號(hào)的偏移誤差量，并將輸入共模偏移誤差傳輸給共模偏移誤差量化模塊212 ； 共模偏移誤差量化模塊212將接收到的共模偏移誤差進(jìn)行量化，并將量化結(jié)果輸出到移位 及控制器模塊213 ；控制器模塊213對(duì)該量化結(jié)果進(jìn)行處理判斷，并產(chǎn)生誤差補(bǔ)償模塊214 工作所需要的糾錯(cuò)碼EN ；誤差補(bǔ)償模塊214根據(jù)移位及控制器模塊提供的糾錯(cuò)碼對(duì)電荷耦 合流水線模數(shù)轉(zhuǎn)換器中各電荷耦合子級(jí)流水線電路進(jìn)行共模誤差補(bǔ)償，移位及控制器模塊 控制誤差補(bǔ)償電路逐級(jí)對(duì)各電荷耦合流水線共模電荷大小進(jìn)行補(bǔ)償，先補(bǔ)償?shù)谝患?jí)子級(jí)電 路，然后補(bǔ)償?shù)诙?jí)子級(jí)電路，依次補(bǔ)償，直到補(bǔ)償完最后一級(jí)子級(jí)電路。圖22為本發(fā)明輸入共模電壓偏移誤差補(bǔ)償電路在電荷耦合流水線模數(shù)轉(zhuǎn)換器信 號(hào)處理通道中的應(yīng)用框圖。模數(shù)轉(zhuǎn)換器中信號(hào)處理通路220包括電荷耦合采樣保持電路 2200、n級(jí)基于電荷耦合信號(hào)處理技術(shù)的流水線子級(jí)電路(2201 2203)、最后一級(jí)(第n+1 級(jí))電荷耦合子級(jí)流水線電路2204。電路工作原理說明同樣采用最簡(jiǎn)單的采樣和保持兩相 時(shí)鐘說明。當(dāng)電路控制時(shí)鐘開始進(jìn)入采樣相時(shí)，輸入差分模擬信號(hào)Vinp和Virm在進(jìn)入信號(hào) 處理通路220的同時(shí)進(jìn)入本發(fā)明之共模偏移補(bǔ)償電路的輸入共模偏移檢測(cè)模塊。輸入差分 模擬信號(hào)Vinp和Virm在被電荷耦合采樣保持電路2200處理的同時(shí)，也被輸入共模偏移檢 測(cè)電路221和共模偏移誤差量化電路222檢測(cè)處理并產(chǎn)生N-bit的誤差量化碼D (0)。并且 在電荷耦合采樣保持電路將采樣得到的電荷包由采樣保持電路的輸出向第一級(jí)電荷耦合 子級(jí)流水線電路傳輸之前，共模偏移誤差量化電路222應(yīng)已經(jīng)將產(chǎn)生的N-bit誤差量化碼 D(0)傳輸給移位及控制器模塊使之產(chǎn)生有效的糾錯(cuò)碼E0(0)，并且在E0(0)的控制下誤差 補(bǔ)償模塊224已經(jīng)準(zhǔn)備好了第一級(jí)電荷耦合子級(jí)流水線電路的補(bǔ)償輸出信號(hào)。即電荷耦合 采樣保持電路2200在由采樣相向保持相切換時(shí)，電荷包所要傳輸?shù)哪繕?biāo)節(jié)點(diǎn)(第一級(jí)電荷 耦合子級(jí)流水線電路2201)的共模電荷大小已經(jīng)經(jīng)過補(bǔ)償。當(dāng)電路控制時(shí)鐘開始進(jìn)入保持相時(shí)，在電荷耦合采樣保持電路2200完成由采樣 相向保持相切換后，電荷耦合采樣保持電路將采樣相采樣得到的電荷包由采樣保持電路的 輸出向第一級(jí)電荷耦合子級(jí)流水線電路傳輸；整個(gè)保持相過程中，誤差補(bǔ)償模塊對(duì)第一級(jí) 子級(jí)流水線電路的補(bǔ)償信號(hào)將保持不變；但同時(shí)，移位及控制器模塊223將電路在采樣相 得到的N-bit誤差量化碼D(0)由第一級(jí)子級(jí)流水線電路數(shù)據(jù)寄存器組向第二級(jí)子級(jí)流水 線電路數(shù)據(jù)寄存器組移動(dòng)，產(chǎn)生用于對(duì)第二級(jí)電荷耦合子級(jí)流水線電路進(jìn)行補(bǔ)償所需要的 糾錯(cuò)碼E1 (0)，并且在E1 (0)的控制下誤差補(bǔ)償模塊224將準(zhǔn)備好用于第二級(jí)電荷耦合子級(jí) 流水線電路的共模補(bǔ)償輸出信號(hào)。當(dāng)電路控制時(shí)鐘開始進(jìn)入下一個(gè)時(shí)鐘周期的采樣相時(shí)，電荷耦合采樣保持電路 2200、輸入共模偏移檢測(cè)電路221和共模偏移誤差量化電路222重復(fù)前一個(gè)時(shí)鐘周期的工 作，并得到一組新的N-bit誤差量化碼D(l)；新產(chǎn)生的N-bit誤差量化碼D(l)將會(huì)被傳輸 到移位及控制器模塊33并產(chǎn)生一組用于對(duì)第一級(jí)子級(jí)流水線電路進(jìn)行共模補(bǔ)償所需要的 新的糾錯(cuò)碼E0 (1)，并且在E0 (1)的控制下誤差補(bǔ)償模塊224將準(zhǔn)備好用于第一級(jí)電荷耦合 子級(jí)流水線電路的新的補(bǔ)償輸出信號(hào)；同時(shí)第一級(jí)電荷耦合子級(jí)流水線電路將前一保持時(shí) 鐘相進(jìn)行電荷余量處理之后的余量電荷包向共模電荷已經(jīng)經(jīng)過糾錯(cuò)碼E1 (0)補(bǔ)償后的第 二級(jí)電荷耦合子級(jí)流水線電路傳輸。
當(dāng)電路控制時(shí)鐘開始進(jìn)入下一個(gè)時(shí)鐘周期的保持相時(shí)，電荷耦合采樣保持電路 2200、輸入共模偏移檢測(cè)電路221和共模偏移誤差量化電路222重復(fù)前一個(gè)時(shí)鐘周期的工 作，電荷耦合采樣保持電路將采樣相采樣得到的電荷包由采樣保持電路的輸出向第一級(jí)電 荷耦合子級(jí)流水線電路傳輸；同樣，整個(gè)保持相過程中，誤差補(bǔ)償模塊對(duì)第一級(jí)子級(jí)流水線 電路的補(bǔ)償信號(hào)將保持不變；但同時(shí)，移位及控制器模塊223將電路在第二個(gè)時(shí)鐘采樣相 得到的新N-bit誤差量化碼D(I)由第一級(jí)子級(jí)流水線電路數(shù)據(jù)寄存器組向第二級(jí)子級(jí)流 水線電路數(shù)據(jù)寄存器組移動(dòng)，產(chǎn)生用于對(duì)第二級(jí)電荷耦合子級(jí)流水線電路進(jìn)行補(bǔ)償所需要 的糾錯(cuò)碼El(I)，并且在El(I)的控制下誤差補(bǔ)償模塊224將準(zhǔn)備好用于第二級(jí)電荷耦合子 級(jí)流水線電路的一個(gè)新的共模補(bǔ)償輸出信號(hào)。當(dāng)?shù)谌齻€(gè)時(shí)鐘周期到來時(shí)，電荷耦合采樣保持電路和各級(jí)級(jí)子級(jí)流水線電路采用 相同的方式工作；輸入共模偏移檢測(cè)電路221和共模偏移誤差量化電路222同樣重復(fù)前一 時(shí)鐘周期的工作，并產(chǎn)生一組新的N-bit共模誤差量化碼D (2)；移位及控制器模塊223在 根據(jù)誤差量化碼D(2)產(chǎn)生新的糾錯(cuò)碼E0(2)的同時(shí)，還將前兩個(gè)時(shí)鐘周期產(chǎn)生的誤差量 化碼D(I)和D(O)向后移位，產(chǎn)生El(I)和E2(0)；誤差補(bǔ)償模塊34產(chǎn)生由D(2)、D(1)和 D (0)控制的用于第一、第二和第三級(jí)電荷耦合子級(jí)流水線電路所需要的共模補(bǔ)償信號(hào)。當(dāng)后續(xù)時(shí)鐘周期到來時(shí)，電荷耦合采樣保持電路2200、各級(jí)電荷耦合子級(jí)流水線 電路、輸入共模偏移檢測(cè)電路221和共模偏移誤差量化電路222同樣重復(fù)前一時(shí)鐘周期的 工作，并陸續(xù)產(chǎn)生各組新的N-bit共模誤差量化碼D (3)、D(4)、D(5)……；移位及控制器模 塊223在根據(jù)各組新誤差量化碼D (3)、D (4)、D (5)……以及以往時(shí)鐘周期產(chǎn)生的誤差量化 碼D (0)、D (1)、D (2)……不斷向后移位產(chǎn)生誤差補(bǔ)償模塊224所需要的新糾錯(cuò)碼；誤差補(bǔ)償 模塊224根據(jù)移位及控制器模塊223所提供的不斷更新的新糾錯(cuò)碼產(chǎn)生各級(jí)電荷耦合子級(jí) 流水線電路所需要的共模補(bǔ)償信號(hào)。圖23所示為本發(fā)明中輸入共模電壓偏移誤差檢測(cè)模塊的一種實(shí)現(xiàn)電路原理圖。 電路包括兩大功能模塊，第一功能模塊為共模電壓檢測(cè)模塊，第二功能模塊為共模電壓偏 移誤差檢測(cè)電路。第一功能模塊由兩個(gè)一端連接到Vci、另外一端分別連接到差分輸入信號(hào) Vinn和Vinp的阻值大小相等的電阻Rc組成，其作用在于對(duì)差分輸入信號(hào)Virm和Vinp的
共模電壓進(jìn)行檢測(cè)，得到大小為Vci= Vtnn +2 VinP的輸入共模電壓信號(hào)。第二功能模塊為具
有放大作用的有源減法器電路，電路由4個(gè)電阻Rl、R2、R3和Rf借助一個(gè)采用全差分結(jié)構(gòu) 運(yùn)算放大器負(fù)反饋實(shí)現(xiàn)減法及放大功能，得到大小為Vci和基準(zhǔn)共模信號(hào)Vcm_ref差值被 放大之后的輸出偏移誤差量Vcm_in輸出。之所以將共模偏移誤差量進(jìn)行放大，是因?yàn)槠?量Vcm_in的值一般較小，若不進(jìn)行放大，則緊隨其后的誤差量化電路在對(duì)偏移誤差量Vcm_ in進(jìn)行高精度量化的難度將會(huì)很大。圖24所示為本發(fā)明中一種可以使用的對(duì)檢測(cè)得到的輸入共模電壓偏移誤差進(jìn)行 量化的電路。電路實(shí)際上就是一個(gè)N位的全并行結(jié)構(gòu)模數(shù)轉(zhuǎn)換器電路。選擇全并行結(jié)構(gòu) 模數(shù)轉(zhuǎn)換器電路是因?yàn)樵摻Y(jié)構(gòu)模數(shù)轉(zhuǎn)換器可以實(shí)現(xiàn)最快的量化速度，而本發(fā)明中共模檢測(cè) 和補(bǔ)償電路的速度要求較高，共模檢測(cè)電路的速度應(yīng)高于所補(bǔ)償電荷耦合模數(shù)轉(zhuǎn)換器的速 度。但是，采用該結(jié)構(gòu)量化器電路在實(shí)現(xiàn)高精度量化精度時(shí)會(huì)消耗較多的功耗，因此實(shí)際應(yīng) 用時(shí)對(duì)于量化器精度的選擇應(yīng)該綜合考慮功耗、速度、精度等多種因素進(jìn)行折中選擇。
圖25所示，整個(gè)移位及控制器模塊250包括一個(gè)控制器251和一個(gè)M位寄存器陣 列，其中M位寄存器陣列由n+1級(jí)M位寄存器(2521、2522、···、252η、252η+1)組成。控制器 模塊251控制n+1級(jí)M位寄存器的工作存儲(chǔ)狀態(tài)，控制各組M位寄存器根據(jù)輸入的M位數(shù) 據(jù)產(chǎn)生糾錯(cuò)碼EO En+1，并不斷將本級(jí)M位寄存器中存儲(chǔ)的M位數(shù)據(jù)轉(zhuǎn)移到緊隨其后的后 一組M位寄存器中。控制器的實(shí)現(xiàn)可以采用一個(gè)高性能狀態(tài)機(jī)實(shí)現(xiàn)，也可以采用一個(gè)嵌入 式MCU控制，控制器的控制時(shí)鐘應(yīng)與電荷耦合流水線模數(shù)轉(zhuǎn)換器中各子級(jí)流水線電路控制 時(shí)鐘同步。上述說明中，M為寄存器的位數(shù)，其取值可以是任意正整數(shù)。前面所述的N-bit 誤差量化碼D (0)的N應(yīng)當(dāng)1彡N彡M。圖25中電路工作情況如下。當(dāng)控制時(shí)鐘開始進(jìn)入第一個(gè)時(shí)鐘周期的采樣相時(shí)，共 模偏移誤差量化電路252產(chǎn)生的N-bit誤差量化碼D (0)被輸入到第一級(jí)M位寄存器2521 中，并且在時(shí)鐘相位切換之前產(chǎn)生第一級(jí)M位寄存器2521的輸出糾錯(cuò)碼EO(O)；此時(shí)其他 所有奇數(shù)級(jí)M位寄存器工作狀態(tài)相同，處于接收前級(jí)電路輸出數(shù)據(jù)碼的并產(chǎn)生新輸出糾錯(cuò) 碼的狀態(tài)；而所有偶數(shù)級(jí)M位寄存器在向其后一級(jí)M位寄存器電路傳輸誤差量化碼的同時(shí) 保持其輸出糾錯(cuò)碼不變；只不過此時(shí)除第一級(jí)M位寄存器之外所有其他各級(jí)M位寄存器電 路的輸出均為初始碼，因?yàn)檩斎牍材Ｆ普`差量化信號(hào)僅傳輸?shù)降谝患?jí)寄存器，內(nèi)部其他 各級(jí)寄存器電路所使用的共模偏移誤差量化信號(hào)均為初始值。在時(shí)鐘相位由采樣相向保持 相切換后，所有奇數(shù)級(jí)和偶數(shù)級(jí)M位寄存器的狀態(tài)發(fā)生互換；第一級(jí)M位寄存器2521 —方 面保持其輸出糾錯(cuò)碼EO(O)保持不變，一方面將誤差量化碼D(O)傳輸給其后的第二級(jí)M位 寄存器2522，此時(shí)，所有奇數(shù)級(jí)M位寄存器的工作狀態(tài)相同；而所有偶數(shù)級(jí)M位寄存器則處 于接收前級(jí)電路輸出數(shù)據(jù)碼并產(chǎn)生新輸出糾錯(cuò)碼的狀態(tài)。當(dāng)下一時(shí)鐘周期到來時(shí)，整個(gè)移位寄存器陣列重復(fù)前一周期的工作，不過前一時(shí) 鐘周期時(shí)輸入的誤差量化碼D (0)數(shù)據(jù)已經(jīng)被傳輸?shù)降诙?jí)M位移位寄存器，而第一級(jí)M位 移位寄存器接收共模偏移誤差量化電路222新產(chǎn)生的誤差量化碼D(I)，其他各級(jí)寄存器的 與前一時(shí)鐘周期數(shù)據(jù)狀態(tài)相同。整個(gè)移位及控制器模塊223在電路每經(jīng)歷一個(gè)時(shí)鐘周期之后，存儲(chǔ)在各級(jí)M位寄 存器中的數(shù)據(jù)向后級(jí)M位寄存器移位傳輸一次(最后一級(jí)除外)。電路工作狀態(tài)的切換和 各級(jí)電荷耦合子級(jí)流水線電路的工作狀態(tài)切換同步，且M位寄存器陣列中寄存器的級(jí)數(shù)和 電荷耦合模數(shù)轉(zhuǎn)換器中電荷耦合子級(jí)流水線電路的級(jí)數(shù)相同。圖26所示，誤差補(bǔ)償模塊260包括n+1個(gè)共模補(bǔ)償單元(261、262、-,26η, 26η+1)，共模補(bǔ)償單元的個(gè)數(shù)和電荷耦合模數(shù)轉(zhuǎn)換器中電荷耦合子級(jí)流水線電路的級(jí)數(shù)相 同。n+1個(gè)共模補(bǔ)償單元(261、262、···、26η、26η+1)分別根據(jù)移位及控制器模塊提供的n+1 組糾錯(cuò)碼(E0、E1、-,En-UEn)產(chǎn)生用于各級(jí)電荷耦合子級(jí)流水線電路的共模補(bǔ)償信號(hào)。 圖26中所述的共模補(bǔ)償單元電路可以采用圖13所示的共模誤差糾正單元電路實(shí)現(xiàn)。由上可見，本實(shí)施例具有如下優(yōu)點(diǎn)能夠自動(dòng)檢測(cè)全差分結(jié)構(gòu)電荷耦合流水線模 數(shù)轉(zhuǎn)換器中由于非理想特性而引起的差模誤差、共模誤差和輸入共模電壓偏移誤差，并對(duì) 這些誤差進(jìn)行校準(zhǔn)，將這些誤差的影響控制在模數(shù)轉(zhuǎn)換器的最低分辨率要求以內(nèi)，以克服 各類非理想特性所造成的誤差對(duì)現(xiàn)有電荷耦合流水線模數(shù)轉(zhuǎn)換器的精度限制的問題，進(jìn)一 步提高現(xiàn)有電荷耦合流水線模數(shù)轉(zhuǎn)換器的轉(zhuǎn)換精度。
2權(quán)利要求
一種具有誤差校準(zhǔn)功能的電荷耦合流水線模數(shù)轉(zhuǎn)換器，其特征是，包括一個(gè)電荷耦合流水線模數(shù)轉(zhuǎn)換器核，用于將模擬輸入信號(hào)轉(zhuǎn)換為數(shù)字輸出碼；一個(gè)共模誤差校準(zhǔn)模塊，用于對(duì)所述電荷耦合流水線模數(shù)轉(zhuǎn)換器核進(jìn)行共模誤差校準(zhǔn)；一個(gè)差模誤差校準(zhǔn)模塊，用于對(duì)所述電荷耦合流水線模數(shù)轉(zhuǎn)換器核進(jìn)行差模誤差校準(zhǔn)；一個(gè)輸入共模電壓偏移補(bǔ)償模塊，用于對(duì)電荷耦合流水線模數(shù)轉(zhuǎn)換器芯片外部輸入到所述電荷耦合流水線模數(shù)轉(zhuǎn)換器核的輸入差分信號(hào)共模電壓偏移誤差進(jìn)行補(bǔ)償；一個(gè)誤差校準(zhǔn)控制器模塊，用于控制電荷耦合流水線模數(shù)轉(zhuǎn)換器的工作模式，同時(shí)還控制共模誤差校準(zhǔn)模塊、差模誤差校準(zhǔn)模塊和輸入共模電壓偏移補(bǔ)償模塊的工作狀態(tài)。
2.根據(jù)權(quán)利要求1所述具有誤差校準(zhǔn)功能的電荷耦合流水線模數(shù)轉(zhuǎn)換器，其特征在于 整個(gè)電荷耦合流水線模數(shù)轉(zhuǎn)換器的工作狀態(tài)有校準(zhǔn)模式和正常數(shù)據(jù)轉(zhuǎn)換模式兩種；上電復(fù) 位時(shí)，電荷耦合流水線模數(shù)轉(zhuǎn)換器首先進(jìn)入校準(zhǔn)模式，當(dāng)完成校準(zhǔn)模式的工作之后進(jìn)入正 常數(shù)據(jù)轉(zhuǎn)換模式；在所述校準(zhǔn)模式中，電荷耦合流水線模數(shù)轉(zhuǎn)換器在所述誤差校準(zhǔn)控制器模塊的控制下 由共模誤差校準(zhǔn)模塊和差模誤差校準(zhǔn)模塊對(duì)所述電荷耦合流水線模數(shù)轉(zhuǎn)換器核分別進(jìn)行 共模和差模誤差校準(zhǔn)；輸入共模電壓偏移補(bǔ)償模塊在校準(zhǔn)模式中將不會(huì)被啟動(dòng)；在整個(gè)校 準(zhǔn)模式中，整個(gè)電荷耦合流水線模數(shù)轉(zhuǎn)換器的量化輸出碼為無效狀態(tài)；在所述正常數(shù)據(jù)轉(zhuǎn)換模式中，電荷耦合流水線模數(shù)轉(zhuǎn)換器在所述誤差校準(zhǔn)控制器模塊 的控制下由輸入共模電壓偏移補(bǔ)償模塊對(duì)所述電荷耦合流水線模數(shù)轉(zhuǎn)換器核進(jìn)行輸入共 模電壓偏移補(bǔ)償；所述共模誤差校準(zhǔn)模塊和差模誤差校準(zhǔn)模塊在整個(gè)正常數(shù)據(jù)轉(zhuǎn)換模式中 不會(huì)被啟動(dòng)僅保持其校準(zhǔn)結(jié)果不變；在整個(gè)正常數(shù)據(jù)轉(zhuǎn)換模式中，整個(gè)電荷耦合流水線模 數(shù)轉(zhuǎn)換器的量化輸出碼為有效狀態(tài)。
3.根據(jù)權(quán)利要求2所述具有誤差校準(zhǔn)功能的電荷耦合流水線模數(shù)轉(zhuǎn)換器，其特征是在 所述校準(zhǔn)模式中首先，誤差校準(zhǔn)控制器模塊發(fā)出控制碼CtrlO控制所述電荷耦合流水線 模數(shù)轉(zhuǎn)換器核進(jìn)入校準(zhǔn)模式；然后，誤差校準(zhǔn)控制器模塊輸出控制碼Ctrll啟動(dòng)共模誤差 校準(zhǔn)模塊，共模誤差校準(zhǔn)模塊在控制碼Ctrll的控制下產(chǎn)生糾錯(cuò)信號(hào)Call對(duì)所述電荷耦合 流水線模數(shù)轉(zhuǎn)換器核進(jìn)行共模誤差校準(zhǔn)，在完成共模誤差校準(zhǔn)工作時(shí)，控制碼Ctrll將不 再有效，但是糾錯(cuò)信號(hào)Cal 1將會(huì)保持不變；隨后，誤差校準(zhǔn)控制器模塊輸出控制碼Ctrl2啟 動(dòng)差模誤差校準(zhǔn)模塊，差模誤差校準(zhǔn)模塊在控制碼Ctrl2的控制下產(chǎn)生糾錯(cuò)信號(hào)Cal2對(duì)電 荷耦合流水線模數(shù)轉(zhuǎn)換器核進(jìn)行差模誤差校準(zhǔn)，在完成差模誤差校準(zhǔn)工作時(shí)，控制碼Ctrl2 將不再有效，但是糾錯(cuò)信號(hào)Cal2將會(huì)保持不變；最后，所述誤差校準(zhǔn)控制器模塊改變控制 碼CtrlO控制所述電荷耦合流水線模數(shù)轉(zhuǎn)換器核退出校準(zhǔn)模式，進(jìn)入正常數(shù)據(jù)轉(zhuǎn)換模式。
4.根據(jù)權(quán)利要求1所述具有誤差校準(zhǔn)功能的電荷耦合流水線模數(shù)轉(zhuǎn)換器，其特征在于 所述校準(zhǔn)控制器模塊包括:MCU模塊、ROM模塊、SRAM模塊、共模校準(zhǔn)控制邏輯、差模校準(zhǔn)控 制邏輯和輸入共模電壓偏移補(bǔ)償控制邏輯；所述MCU模塊起總體控制作用，所有校準(zhǔn)工作的控制指令均由MCU模塊發(fā)出；ROM模塊用于存儲(chǔ)校準(zhǔn)控制程序，在電荷耦合流水線模數(shù)轉(zhuǎn)換器芯片加工出來以后，存 儲(chǔ)在ROM上的校準(zhǔn)控制程序固定不變；SRAM模塊用于存儲(chǔ)校準(zhǔn)過程中產(chǎn)生的數(shù)據(jù)，起到數(shù)據(jù)緩存的作用； 共模校準(zhǔn)控制邏輯、差模校準(zhǔn)控制邏輯和輸入共模電壓偏移補(bǔ)償控制邏輯分別在誤差 校準(zhǔn)工作步驟進(jìn)行到共模校準(zhǔn)、差模校準(zhǔn)和輸入共模電壓偏移補(bǔ)償步驟時(shí)工作，分別為對(duì) 應(yīng)校準(zhǔn)步驟的控制邏輯。
全文摘要
本發(fā)明提供了一種具有誤差校準(zhǔn)功能的電荷耦合流水線模數(shù)轉(zhuǎn)換器，該模數(shù)轉(zhuǎn)換器包括一個(gè)電荷耦合流水線模數(shù)轉(zhuǎn)換器核、一個(gè)共模誤差校準(zhǔn)模塊、一個(gè)差模誤差校準(zhǔn)模塊、一個(gè)輸入共模電壓偏移補(bǔ)償模塊和一個(gè)誤差校準(zhǔn)控制器模塊。所述具有誤差校準(zhǔn)功能的電荷耦合流水線模數(shù)轉(zhuǎn)換器能夠自動(dòng)檢測(cè)全差分結(jié)構(gòu)電荷耦合流水線模數(shù)轉(zhuǎn)換器中由于非理想特性而引起的差模誤差、共模誤差和輸入共模電壓偏移誤差，并對(duì)這些誤差進(jìn)行校準(zhǔn)，將這些誤差的影響控制在模數(shù)轉(zhuǎn)換器的最低分辨率要求以內(nèi)，以克服各類非理想特性所造成的誤差對(duì)現(xiàn)有電荷耦合流水線模數(shù)轉(zhuǎn)換器的精度限制的問題，進(jìn)一步提高現(xiàn)有電荷耦合流水線模數(shù)轉(zhuǎn)換器的轉(zhuǎn)換精度。
文檔編號(hào)H03M1/10GK101888246SQ20101022053
公開日2010年11月17日 申請(qǐng)日期2010年6月30日 優(yōu)先權(quán)日2010年6月30日
發(fā)明者于宗光, 季惠才, 虞致國, 錢宏文, 陳珍海, 黃嵩人 申請(qǐng)人:中國電子科技集團(tuán)公司第五十八研究所