專利名稱：數(shù)字時鐘數(shù)據(jù)恢復(fù)器及其相關(guān)收發(fā)器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及串行數(shù)據(jù)通信方式中從數(shù)據(jù)位流(bit stream)輸入恢復(fù)時鐘信號及數(shù)據(jù)的時鐘數(shù)據(jù)恢復(fù)器(clock data recovery ;CDR)及其相關(guān)收發(fā)器(transceiver)，尤其是時鐘數(shù)據(jù)恢復(fù)器的所有電路中無模擬電路，僅由數(shù)字電路組成。
背景技術(shù)：
最近每秒千兆位(GB/s)的高速串行接口(serial link)通信方式開始普及，串行接口收發(fā)器被裝在單一芯片內(nèi)，這些串行接口方式芯片對芯片(chip-to-chip)通信中為了防止收信側(cè)另行傳送時鐘信號，通過通信頻道只傳送數(shù)據(jù)。因此，為了處理每秒千兆位的串行數(shù)據(jù)位輸入需要從串行數(shù)據(jù)位取出時鐘信息與數(shù)據(jù)信息的時鐘數(shù)據(jù)恢復(fù)(CDR)?，F(xiàn)在業(yè)界一般采用通過模擬電路組成電壓控制振蕩器(VCO voltage controlled oscillator)與電荷栗 1 才目環(huán)電各(CPPLL ；charge pump phase-locked loop)方式。圖1說明業(yè)界通常使用的電荷泵鎖相環(huán)。參考圖1就可得知，傳統(tǒng)方式時鐘數(shù)據(jù)恢復(fù)(CDR)電路由相位檢波器(10)、頻率檢測器00)與電壓控制振蕩器(VC0;VOltage controlled oscillator ；30)及電荷激勵電路G0)組成，傳統(tǒng)方式時鐘數(shù)據(jù)恢復(fù)電路的相位檢波器(10)通過VC0(30)提供的時鐘對串行數(shù)據(jù)位流進(jìn)行采樣，檢測數(shù)據(jù)與邊緣值以及采樣數(shù)據(jù)的相位。此時，若相位測值發(fā)生延遲則說明當(dāng)前的時鐘頻率慢，發(fā)生上升(UP)信號，開啟晶體管(42)，起動電荷泵，增大電容的兩端電壓。結(jié)果，電壓控制振蕩器(30)的施加電壓變大，因此振蕩器的恢復(fù)時鐘頻率經(jīng)調(diào)諧變大。與此相反，若相位檢波器(10)采樣時刻的相位太快，就需使時鐘頻率變小，發(fā)生下降(DN)信號，電荷激勵電路G0)為了降低電容Gl)的兩端電壓起著電荷引出(pull down)作用。如上所述，傳統(tǒng)方式時鐘數(shù)據(jù)恢復(fù)電路反饋(feedback)電壓控制振蕩器(30)的輸出，監(jiān)控串行數(shù)據(jù)信號的檢測相位，從而對恢復(fù)時鐘進(jìn)行細(xì)調(diào)。此時，若信號輸入端恢復(fù)時鐘的頻率與串行數(shù)據(jù)輸入頻率之間有顯著誤差，頻率檢測器00)就跟通過鎖定(lock) 及參考(reference)時鐘頻率對數(shù)據(jù)進(jìn)行強(qiáng)制采樣。如上所述的傳統(tǒng)CPPLL(charge pump phase-locked loop)方式時鐘數(shù)據(jù)恢復(fù)電路由模擬電路或模擬-數(shù)字混合電路組成。即，傳統(tǒng)方式中相位檢波器(10)與頻率檢測器(20)由數(shù)字電路組成，圖1中的右側(cè)塊電壓控制振蕩器(VC0 ；30)及驅(qū)動電荷激勵電路 (40)通常為由模擬電路所組成的模擬-數(shù)字混合電路。但隨著最近半導(dǎo)體集成電路的集成度變得越來越復(fù)雜，設(shè)計規(guī)則(design rule) 將被縮小為一百納米以下，邏輯門氧化膜厚度也按照比例法則被減小為數(shù)納米或十納米范圍。半導(dǎo)體集成電路上的電容通常為邏輯門氧化膜電容，若邏輯門氧化膜的厚度被減小為納米級別，傳統(tǒng)方式構(gòu)成電荷激勵電路00)的電容將發(fā)生泄漏電流(leakagecurrent)顯著增加的問題。因此，電壓控制振蕩器(30)的控制電壓會受到泄漏電流的影響，納米級別的半導(dǎo)體工程中通過細(xì)調(diào)恢復(fù)時鐘的工程極不容易。況且，適用一百納米以下比例縮小設(shè)計規(guī)則的半導(dǎo)體集成電路中電源電壓小于 1.0V，結(jié)果將無法生成圖1所示電荷激勵電路00)所需的電流源(current source ；45)。若想利用MOS晶體管生成電流源，應(yīng)使晶體管工作在飽和模式(saturation mode)下，為此電源線與接地線之間至少需要1.0V以上電壓。因此，限制使用1.0V以下電源電壓的一百納米以下集成電路工程中將很難構(gòu)成模擬電路方式電荷激勵電路。

發(fā)明內(nèi)容
技術(shù)課題因此，本發(fā)明的第一目的為，提供通過數(shù)字電路組成模擬電路方式電荷激勵電路及電壓控制振蕩器電路并對所有時鐘數(shù)據(jù)恢復(fù)器進(jìn)行數(shù)字電路化的技術(shù)。本發(fā)明的第二目的為，當(dāng)通過數(shù)字電路或數(shù)字濾波器把電荷激勵電路及電壓控制振蕩器電路變換成數(shù)字電路時，為量化誤差造成的抖動(jitter)問題與數(shù)字濾波器自身動作特性慢等問題提供解決方案及其構(gòu)成結(jié)構(gòu)。本發(fā)明的第三目的為，提供通過硬件方式控制數(shù)控振蕩器的電路塊大小的電路構(gòu)成與最小化尖峰脈沖并以相同間隔均衡(equalize)頻率調(diào)諧步驟的方法及其電路。本發(fā)明說明對所有時鐘數(shù)據(jù)恢復(fù)器進(jìn)行數(shù)字電路化的方法，解決模擬半導(dǎo)體集成電路中由泄漏電流(leakage current)所引起的抖動(jitter)問題，即使電源電壓設(shè)計被限制為小于1. 0V,電路動作也不發(fā)生任何問題。另外，本發(fā)明為時鐘數(shù)據(jù)恢復(fù)器的數(shù)字電路化過程中發(fā)生的諸多技術(shù)課題提供解決方法。為了達(dá)到上述目的，本發(fā)明中的時鐘數(shù)據(jù)恢復(fù)器數(shù)字濾波器構(gòu)成電荷激勵電路， 用數(shù)控振蕩器(DCO digitally controlled oscillator)構(gòu)成電壓控制振蕩器，本發(fā)明中的數(shù)控振蕩器由多個反相器鏈(multistage inverter chain)組成，向各反相器的供電電壓與反相器之間生成可變電阻切換矩陣，調(diào)整電阻，結(jié)果，使用對振蕩頻率進(jìn)行調(diào)諧的方式。


圖1說明傳統(tǒng)電荷泵鎖相環(huán)(CPPLL ；charge pump phase-locked loop)收信器。圖2說明用數(shù)字電路構(gòu)成本發(fā)明時鐘數(shù)據(jù)恢復(fù)器(CDR ；clock data recovery)。圖3說明根據(jù)本發(fā)明的典型實(shí)施例用數(shù)字電路組成時鐘數(shù)據(jù)恢復(fù)器。圖4說明本發(fā)明時鐘數(shù)據(jù)恢復(fù)器構(gòu)成因素中二進(jìn)制-段(Binary-to-Segment)溫度計變換器(B2T)的動作原理。圖5及圖6說明根據(jù)本發(fā)明的典型實(shí)施例事先防止尖峰脈沖(glitch)的算法與數(shù)字電路的組成方法。圖7說明根據(jù)本發(fā)明的典型實(shí)施例在可變電阻切換矩陣的行間添加垂直電阻 (vertical resistor)的過程，其目的在于電阻變化均等化(equalize)。圖8說明本發(fā)明時鐘數(shù)據(jù)恢復(fù)器中直接向前路徑(direct forward path)的構(gòu)成
圖9及圖10說明根據(jù)本發(fā)明的典型實(shí)施例在切換矩陣的行間另插入電阻后取得的頻率調(diào)諧結(jié)果。圖11說明根據(jù)本發(fā)明的典型實(shí)施例構(gòu)成時鐘數(shù)據(jù)恢復(fù)器塊的積分路徑 (integral path)0圖12及圖13說明利用本發(fā)明中的時鐘數(shù)據(jù)恢復(fù)器恢復(fù)時鐘的實(shí)施例。圖14為本發(fā)明的實(shí)施例，說明1.2V電源及2.5(ib/S位傳送速度條件下的 PRBS(231-1)模式。
具體實(shí)施例方式作為本發(fā)明具有代表性的實(shí)施例，PMOS晶體管陣列(array)由可變電阻切換矩陣組成，PMOS晶體管根據(jù)邏輯門的輸入信號其電流將受到控制，將起到可變電阻作用。此時， 本發(fā)明為了均等化低位頻率調(diào)諧步驟與高位頻率調(diào)諧步驟提出了在切換矩陣的行間插入垂直電阻的方法。很顯然，垂直電阻由PMOS晶體管組成，邏輯門接地。另外，為了解除數(shù)控振蕩器(DCO)與模擬方式電壓控制振蕩器(VCO)相比較時量化誤差所引起的抖動，本發(fā)明中通過第一次增量總和調(diào)制器(1st Σ Δ modulator)進(jìn)行抖動(dithering)算法，比如，為了確保17位分辨率對10位MSB與7位LSB進(jìn)行抖動處理后的數(shù)字信號輸入中即使沒有脈沖變化也可防止出錯。當(dāng)本發(fā)明中的時鐘數(shù)據(jù)恢復(fù)器以二進(jìn)制方式輸入數(shù)控振蕩器振蕩頻率控制碼時控制電路規(guī)模就會變大，芯片大小也被增大，本發(fā)明采用了分段溫度計(segmented thermometer)方式，以少量敷設(shè)線對數(shù)控振蕩器進(jìn)行調(diào)諧。本發(fā)明在申請項第一項乃至第七項中有詳細(xì)記載，本發(fā)明中的數(shù)據(jù)時鐘恢復(fù)器帶有當(dāng)前時鐘，對串行輸入數(shù)據(jù)進(jìn)行采樣，輸出數(shù)據(jù)與邊緣數(shù)字信號序列的相位檢波器；對上述相位檢波器的輸出數(shù)據(jù)與邊緣值的數(shù)字信號序列以各η位總線信號方式進(jìn)行1 η變換的串并轉(zhuǎn)換器(deserializer)；由多級反相器鏈(multi-stage inverter chain)組成且向構(gòu)成上述反相器鏈的各反相器的供電電壓與各反相器之間對供給電流進(jìn)行數(shù)控的可變電阻切換矩陣，對供給電源的電流進(jìn)行外部數(shù)控、發(fā)生經(jīng)頻率調(diào)整的時鐘并提供給上述相位檢波器的數(shù)控振蕩器(DCO)；接收上述串并轉(zhuǎn)換器的η位輸出數(shù)據(jù)與η位邊緣數(shù)據(jù)，生成溫度計代碼狀數(shù)控代碼并提供給上述數(shù)控振蕩器的數(shù)字合成控制邏輯電路；接收上述相位檢波器的輸出數(shù)據(jù)與邊緣并組成2位直接向前路徑，以上述數(shù)字合成控制邏輯電路的η倍速度直接控制上述數(shù)控振蕩器時鐘頻率的直接向前路徑電路，上述構(gòu)成因素都由數(shù)字電路組成，本發(fā)明提供以上述內(nèi)容為特征的時鐘數(shù)據(jù)恢復(fù)器。另外，本發(fā)明中構(gòu)成時鐘數(shù)據(jù)恢復(fù)器的數(shù)字合成控制邏輯電路包括接收上述串并轉(zhuǎn)換器的η位輸出數(shù)據(jù)與η位邊緣數(shù)據(jù)并以-η +η范圍級別輸出頻率增減命令代碼的脈沖信號發(fā)生器；對上述脈沖信號發(fā)生器的脈沖信號輸出進(jìn)行積分并生成(m+k)位數(shù)字碼的UR數(shù)字濾波器；對上述IIR數(shù)字濾波器的(m+k)位輸出數(shù)字碼中的低位LSB k位進(jìn)行抖動(dithering)并輸出由高位MSB組成的具有m位數(shù)字碼(m+k)位分辨率的第一次增量總和調(diào)制器；把相當(dāng)于上述第一次增量總和調(diào)制器的m位輸出代碼的共2">個頻率調(diào)諧級別變換成2m/2+(2m/2-l)位溫度計代碼提供給構(gòu)成上述數(shù)控振蕩器的可變電阻切換矩陣的行與行敷設(shè)線的二進(jìn)制-段溫度計變換器；上述數(shù)控振蕩器的時鐘頻率輸出發(fā)生參考頻率選定值以上的誤差時，強(qiáng)制輸入相當(dāng)于上述參考頻率數(shù)字碼的頻率檢測器。另外，本發(fā)明中為了去除進(jìn)行可變電阻切換矩陣數(shù)據(jù)變換時發(fā)生的尖峰脈沖，可變電阻切換矩陣的第一行元件在其所在的行碼為"1"時變?yōu)?on"態(tài)，偶數(shù)行元件在其行碼為"1"時變成"on"態(tài)，奇數(shù)行元件在其行碼為"0"時變成"on"態(tài)。另外，為了對頻率調(diào)諧步驟進(jìn)行均等化本發(fā)明中構(gòu)成數(shù)控振蕩器的可變電阻切換矩陣為了頻率調(diào)諧具備2m/2X2m/2元件與通電(power-up)時控制初期振蕩的元件，上述元件由PMOS門電壓控制電阻矩陣組成，最好在在行間插入邏輯門被接地的PMOS門電壓控制電阻。以下通過圖2乃至圖14詳細(xì)說明本發(fā)明中時鐘數(shù)據(jù)恢復(fù)器的典型實(shí)施例及其特征。圖2說明本發(fā)明中時鐘數(shù)據(jù)恢復(fù)器的構(gòu)成，如圖2所示，作為本發(fā)明具有代表性的實(shí)施例，由相位檢波器(PD ；10)、頻率檢測器(20)、數(shù)字濾波器(100)與數(shù)控振蕩器(DC0 ； 200)組成。但在使用如圖2所示的數(shù)字濾波器(100)與數(shù)控振蕩器(DC0 ；200)的情況下通過數(shù)字電路組成時鐘發(fā)生電路時實(shí)際上須解決技術(shù)問題。即，構(gòu)成本發(fā)明中CDR的數(shù)控振蕩器(200)按其特性實(shí)際上無法避開由量化誤差(quantization error)所引起的抖動 (jitter)，為了減輕時間不確定性(time uncertainty)應(yīng)當(dāng)設(shè)計高分辨率數(shù)控振蕩器。另外，當(dāng)被輸入到相位檢波器(10)的串行數(shù)據(jù)(serial data)位流中沒有脈沖變化時，例如，當(dāng)11111111000...等〃 1"信號或〃 0〃信號沒有連續(xù)脈沖變化時，相位及頻率檢測將發(fā)生誤差累積現(xiàn)象。因此，本發(fā)明中的ADPLL(all_digital phase-locked loop)時鐘數(shù)據(jù)恢復(fù)器為前述的量化誤差發(fā)生問題與相位及頻率檢測累積誤差發(fā)生問題等數(shù)字電路化過程提示技術(shù)解決方法。另外，如圖2所示，構(gòu)成本發(fā)明中時鐘數(shù)據(jù)恢復(fù)器數(shù)字濾波器(100)塊的動作速度很慢，約為數(shù)百M(fèi)Hz，很難對處理每秒數(shù)千兆位(GBPQ流串行輸入數(shù)據(jù)的相位檢波器(10) 進(jìn)行同步。數(shù)字濾波器電路的動作速度慢，因此很難組成數(shù)字電路，對此本發(fā)明提示解決方案，具體如下。圖3說明根據(jù)本發(fā)明中典型實(shí)施例的時鐘數(shù)據(jù)恢復(fù)器的構(gòu)成，如圖3所示，本發(fā)明中時鐘數(shù)據(jù)恢復(fù)器的特征具有千兆位傳送速度的直接向前路徑(direct forward path) 與數(shù)百兆赫左右低速積分路徑(integral path)，即其組成區(qū)分合成控制邏輯電路(600) 塊，合成控制邏輯電路(600)塊通過1 8串并轉(zhuǎn)換器(deserializer ;8)把串行數(shù)據(jù) (serial data)變換成8位并行數(shù)據(jù)總線形態(tài)，進(jìn)行八倍分頻并傳給數(shù)字濾波器邏輯電路。 這樣，令數(shù)字合成控制邏輯電路(600)塊的時鐘速度減小為8分之一，結(jié)果數(shù)字濾波器電路可準(zhǔn)確跟蹤頻率。圖3為了便于說明本發(fā)明的構(gòu)想進(jìn)行1 8串并轉(zhuǎn)換，17位中的7位被用于抖動用LSB，并生成10位數(shù)控代碼，實(shí)施例舉例說明了 32位溫度計代碼的生成，但本發(fā)明并不局限于此。數(shù)據(jù)采樣器及重定時器(data sampler&retimer ；9)對串行數(shù)據(jù)輸入進(jìn)行采樣，通過采樣數(shù)據(jù)與邊緣值進(jìn)行XOR演算(65)，再通過積分器(66)對相位信息進(jìn)行積分，控制數(shù)控振蕩器O00)，在時鐘恢復(fù)階段起到適當(dāng)?shù)淖枘嶙饔?。S卩，通過如圖3所示的直接向前路徑(direct forward part)檢測串行輸入數(shù)據(jù)每秒千兆位數(shù)字?jǐn)?shù)據(jù)流的采樣數(shù)據(jù)與邊緣相位，直接控制振蕩器，并起到一種阻尼因素 (damping factor)效果，從而確保電路的調(diào)諧穩(wěn)定性。同時，根據(jù)本發(fā)明的典型實(shí)施例以1 8比率進(jìn)行串并轉(zhuǎn)換(deserialize)的8 位總線輸入數(shù)據(jù)及邊緣信號將被輸入到脈沖及加法器(up/dn&sum ；28)-8 +8之間的16 個級別被輸出為4位信息，相乘4位相位的跟蹤信息與濾波器系數(shù)，通過積分器09)進(jìn)行積分，再通過數(shù)字積分器09)進(jìn)行加法演算。同時，數(shù)字積分器09)的17位輸出信息通過第一次增量總和調(diào)制器(300)被變換為10位信息，第一次增量總和調(diào)制器(300)不僅進(jìn)行所謂的抖動(dithering)處理，如前所述，當(dāng)檢測結(jié)果顯示輸入串行數(shù)據(jù)信號為連續(xù)等值且無相位變化時解決頻率誤差累積問題。根據(jù)本發(fā)明的典型實(shí)施例，17位信息中高位10位表示正數(shù)，剩下7位表示小數(shù)點(diǎn)以下的值，并解決頻率累積誤差。即，當(dāng)數(shù)字?jǐn)?shù)據(jù)被連續(xù)輸入為111···時，抖動電路將其值提供給小數(shù)點(diǎn)以下值并對量化誤差進(jìn)行補(bǔ)償。同時，從第一次增量總和調(diào)制器(300)輸出的10位數(shù)字信號通過二進(jìn)制-段溫度計變換器(400)被分成5位，并被變換為32位溫度計(thermometer)總線，這樣，10位數(shù)據(jù)經(jīng)5位分段后變成32位x32位溫度計信號，并可使硬件變小。圖4說明本發(fā)明中構(gòu)成時鐘數(shù)據(jù)恢復(fù)器的二進(jìn)制-段溫度計變換器的動作原理， 如圖4所示，反相器(inverter ;350)由反饋鏈所相連的環(huán)形振蕩器組成。同時，可通過可變電阻(351)對環(huán)形振蕩器反相器(350)的供給電流進(jìn)行控制，調(diào)大可變電阻(351)大小， 環(huán)形發(fā)電機(jī)的振蕩頻率將隨著供給電流發(fā)生變化，相反，若調(diào)低可變電阻(351)大小，振蕩頻率將發(fā)生增大。本發(fā)明中的二進(jìn)制-段溫度計變換器(400)著重把第一次增量總和調(diào)制器(300) 的10位總線輸出信息，即210 = 1024級別輸入為25X 25，即著重體現(xiàn)32 X 32切換矩陣。即， 本發(fā)明用32X 32切換矩陣代替IOM個控制線并對振蕩頻率進(jìn)行調(diào)諧控制，比如，當(dāng)表現(xiàn)級別 131 時為 131 = 32X4+3，4 為 MSB，行(row)顯示〃 1111000…00"，所剩下的 3 為 LSB， 列(column)顯示〃 11100··· 000〃。如圖4所示，MSB 4 為共 32 位"11100... 000 〃，行顯示，LSB 3 為"1110000... 000"，行顯示，此時，當(dāng)行數(shù)據(jù)為1時切換矩陣變?yōu)?N，當(dāng)行數(shù)據(jù)為0時參照行數(shù)據(jù)，為1時變成0N，為0時變成0FF，就變成如圖4所示。這樣，10 個級別可由32 X 32切換矩陣所表現(xiàn)，這樣，用64個左右規(guī)模的硬件代替了 10M級別硬件方式，就可大大減小硬件大小。但本發(fā)明中切換矩陣方式的分段溫度計變換器的情況，當(dāng)行代碼由1變?yōu)?時或由0變?yōu)?時可發(fā)生尖峰脈沖(glitch)。即，比如在級別127 (127 = 32 X 3+31) - > 128 (128 =32X4+0)變換時控制數(shù)控振蕩器(200)輸入電流的分段溫度計(400)切換矩陣的MSB 從(11100…0)變換為(11110000…0)，同時LSB由(11111…1)變換為(000···0)，此時LSB 所有位1 — 0，可發(fā)生信號噪音尖峰脈沖(glitch)，本發(fā)明中為了防止上述尖峰脈沖提示了解決方案。
圖5及圖6說明根據(jù)本發(fā)明的典型實(shí)施例可防止尖峰脈沖的切換矩陣方式分段溫度計變換器的算法與組成方法，如圖6所示，在MSB行(row)中區(qū)分偶數(shù)行與奇數(shù)行且翻轉(zhuǎn) (inverting)輸入奇數(shù)行控制邏輯電路的輸入端行數(shù)據(jù)，結(jié)果在MSB由0變?yōu)?時防止多數(shù) LSB 同時由(1111··· 1)變換為(00···0)。如圖6 所示，偶數(shù)行(even row cell)組成 OAI (OR-AND-1NVERT ；88)電路，OR 門輸入當(dāng)前的行On)與行(m)，當(dāng)行碼為"1"時開關(guān)變成"0N"態(tài)，相反，對奇數(shù)行(odd row cell)翻轉(zhuǎn)(89)輸入OAI行輸入，當(dāng)行碼為"0"時開關(guān)變成"0N"態(tài)，這樣，可確保常時只能對一個開關(guān)進(jìn)行狀態(tài)切換。S卩，本發(fā)明中構(gòu)成數(shù)控振蕩器的可變電阻切換矩陣為了頻率調(diào)諧具備2m/2x2m/2 元件與通電(power-up)時控制初期振蕩的元件，上述元件由PMOS門電壓控制電阻矩陣組成，在行間插入邏輯門被接地的PMOS門電壓控制電阻，第一行元件的邏輯門中輸入被翻轉(zhuǎn)的行數(shù)據(jù)，偶數(shù)行元件的邏輯門中輸入行數(shù)據(jù)與行數(shù)據(jù)的OR演算結(jié)果與先行行數(shù)據(jù)的AND演算結(jié)果的OAKor-and-invert)演算結(jié)果，奇數(shù)行元件的邏輯門中輸入被翻轉(zhuǎn)(invert)的行數(shù)據(jù)與行數(shù)據(jù)的OR演算結(jié)果與先行行數(shù)據(jù)的AND演算結(jié)果的 not-0AI (not-or-and-invert)演算結(jié)果。本發(fā)明利用32X32位切換矩陣變更與供給電源相連的電阻，并控制振蕩器的輸入電流，但10M個電流級別中發(fā)生1- > 2轉(zhuǎn)換時電流變化為100%，相反，發(fā)生1023- > 10M級別轉(zhuǎn)換時其變化僅為0. 1%，因此需要變化量均等化(equalize)作業(yè)。這樣，為了在切換矩陣中減小高位開關(guān)的影響并使其與低位開關(guān)影響均等，本發(fā)明中為了體現(xiàn)可變電阻因素(9Γ )而構(gòu)成的第一 PMOS晶體管(91)的陣列把顯示垂直電阻(92')的第二 PMOS晶體管(9 另插入行間，從而對電流變化率進(jìn)行均等化 (equalize)0圖7說明根據(jù)本發(fā)明的典型實(shí)施例向構(gòu)成切換矩陣的電阻陣列添加到第一 PMOS 晶體管(91)，把第二 PMOS晶體管(92)插入到行間，從而實(shí)現(xiàn)電阻變化均等化的構(gòu)成。圖8說明本發(fā)明中構(gòu)成時鐘數(shù)據(jù)恢復(fù)器直接向前路徑的塊，如前所述，本發(fā)明中的時鐘數(shù)據(jù)恢復(fù)器通過1 8串并轉(zhuǎn)換器(8)對數(shù)控振蕩器(200)進(jìn)行調(diào)頻，8位數(shù)據(jù)與8 位邊緣信息被輸入到控制邏輯電路(無圖示)且輸出32+32位溫度計代碼，為了確保反饋回路的穩(wěn)定性2位向前路徑連接相位檢波器(9)與數(shù)控振蕩器000)。本發(fā)明的特征為用電荷泵PLL取代傳統(tǒng)方式電荷激勵電路與RC回路濾波器，如圖8所示的數(shù)控振蕩器可由三極反相器鏈(3-stage inverter chain)組成，電源可由數(shù)控方式可變電阻(digitally controlled)組成。作為本發(fā)明具有代表性的實(shí)施例，數(shù)控可變電阻由10M個PMOS晶體管開關(guān)組成以便進(jìn)行頻率調(diào)諧，當(dāng)電力上升時為了控制初期振蕩構(gòu)成96個開關(guān)。本發(fā)明中時鐘數(shù)據(jù)恢復(fù)器的數(shù)控振蕩器O00)為2位直接路徑另具備調(diào)諧元件 (700)，并從相位檢波器(9)接收脈沖信號，直接向前路徑的調(diào)諧元件(700)與積分路徑 (無圖示)相比其速度快八倍，直接控制數(shù)控振蕩器O00)的頻率，從而確保電路穩(wěn)定性。數(shù)控振蕩器(200)根據(jù)CPROP值在1乃至8調(diào)諧元件之間對脈沖(UP/DNb)信號進(jìn)行控制，從環(huán)路穩(wěn)定性與頻帶寬度觀點(diǎn)分析數(shù)控振蕩器O00)的調(diào)諧步驟(fstep = fn+1/ fn)最好為均等。頻率調(diào)諧步驟均等意味著隨著數(shù)控代碼增加頻率以指數(shù)函數(shù)形式fn =fOfStepn發(fā)生增加。為此本發(fā)明在行間另插入PMOS晶體管并形成切換矩陣，這樣，以近似于指數(shù)函數(shù)行碼(row code)的方式調(diào)整電阻，令頻率調(diào)諧接近于指數(shù)函數(shù)。圖9及圖10說明根據(jù)本發(fā)明在切換矩陣的行間另插入電阻時所取得的頻率調(diào)諧結(jié)果，如圖9所示，當(dāng)本發(fā)明中構(gòu)成時鐘數(shù)據(jù)恢復(fù)器的數(shù)字振蕩器把數(shù)控代碼從0變換成 IOM級別時幾乎等于理想值，另外，如圖10所示，本發(fā)明中構(gòu)成時鐘數(shù)據(jù)恢復(fù)器的數(shù)控振蕩器對控制代碼的級別變化具有幾乎均等的變化率。作為本發(fā)明中具有代表性的實(shí)施例，圖11說明構(gòu)成時鐘數(shù)據(jù)恢復(fù)器塊的積分路徑，圖11說明圖3中合成控制邏輯電路(600)的動作原理，合成控制邏輯電路(fully synthesized control logic ；600)由脈沖(UP/DN)信號發(fā)生器 08)、IIR 濾波器(29) Jl 量總和調(diào)制器(300)、二進(jìn)制-段溫度計變換(400)頻率檢測器(31)組成。脈沖信號發(fā)生器08)從前端的1 8串并轉(zhuǎn)換器(8)傳送的16位信號生成_8 +8脈沖信號，同時，IIR濾波器09)對被輸入的-8 +8范圍的相位信息進(jìn)行積分并生成 17位頻率代碼，用硬件構(gòu)成具有17位分辨率的數(shù)控振蕩器(DC0;200)極不容易，因此利用第一次增量總和調(diào)制器(IstOrder Σ Amodulator ；300)對17位中的LSB 7位進(jìn)行抖動 (dithering)處理并生成MSB 10位頻率控制代碼。這樣，適用抖動算法，當(dāng)串行輸入數(shù)據(jù)沒有脈沖變化時可利用LSB 7位生成控制小數(shù)點(diǎn)以下的代碼。圖12及圖13為利用本發(fā)明中的時鐘數(shù)據(jù)恢復(fù)器恢復(fù)時鐘的實(shí)施例。參考圖12 及圖13就可得知，中心頻率的分辨率為8ppm，這相當(dāng)于UR濾波器的17位分辨率，如圖12 所示，雜散(spur)抖動頻率也出現(xiàn)在312. 5MHz，這與輸入串行數(shù)據(jù)的位傳送率為2. 5Gb/s 時抖動邏輯電路以1/8速度動作相一致。量化效果在其領(lǐng)域?qū)⒈蛔儞Q成抖動(gitter)，圖14說明1. 2V電源及2. 5Gb/s位傳送速度下的PRBS 231-1模式，如圖11所示，RMS抖動為7. 2PS，峰間抖動為47. 2PS，這對千兆位收發(fā)器的應(yīng)用目的來說很充分。上述內(nèi)容可幫助用戶易于理解以下說明的發(fā)明專利申請范圍，以下具體說明組成本發(fā)明專利申請范圍的附加特征等，本發(fā)明相關(guān)領(lǐng)域的從事人員應(yīng)記住本發(fā)明的概念與特定實(shí)施例可被應(yīng)用到采用本發(fā)明及類似目的的其他結(jié)構(gòu)設(shè)計或修改。另外，本發(fā)明相關(guān)領(lǐng)域的熟練人員為了實(shí)現(xiàn)本發(fā)明的相同目的可參考本發(fā)明的概念與實(shí)施例并使其應(yīng)用到其他結(jié)構(gòu)，另外，由相關(guān)技術(shù)領(lǐng)域的從事人員所主導(dǎo)的修改或變更等等價結(jié)構(gòu)在不超出專利申請范圍中技術(shù)的發(fā)明概念或范圍可進(jìn)行各種改進(jìn)、替換及變更。產(chǎn)業(yè)應(yīng)用可能性如上所述，本發(fā)明用數(shù)字電路組成了時鐘數(shù)據(jù)恢復(fù)器的所有電路，在適用一百納米以下設(shè)計規(guī)則的半導(dǎo)體工程中解決了傳統(tǒng)方式模擬電荷泵PLL電路的VCO泄漏電流問題與難以體現(xiàn)電流源的問題。況且，本發(fā)明通過數(shù)字濾波器與數(shù)控振蕩器(DCO)實(shí)現(xiàn)了調(diào)頻用塊，能克服傳統(tǒng)方式模擬電路中由泄漏電流所引起的抖動問題與電源電壓比例縮小所造成的電路設(shè)計難的問題，還具有可編程濾波器系數(shù)的特點(diǎn)。另外，本發(fā)明為了改善數(shù)字濾波器的動作速度分開確保環(huán)路穩(wěn)定性的直接向前路徑與積分路徑，可通過附屬時鐘運(yùn)作積分路徑，通過抖動電路解決了量化噪音問題與調(diào)諧不均等問題。本發(fā)明中的時鐘數(shù)據(jù)恢復(fù)器可在1.0V以下電源電壓下被應(yīng)用到千兆位傳送速度收發(fā)器上。
權(quán)利要求
1.一種時鐘數(shù)據(jù)恢復(fù)器，接收串行數(shù)據(jù)后恢復(fù)數(shù)據(jù)及時鐘，其特征在于，上述數(shù)據(jù)時鐘恢復(fù)器通過當(dāng)前時鐘對串行數(shù)據(jù)輸入進(jìn)行采樣，輸出數(shù)據(jù)與邊緣數(shù)字信號序列的相位檢波器；對上述相位檢波器的輸出數(shù)據(jù)與邊緣值的數(shù)字信號序列以η位總線信號進(jìn)行1η變換的串并轉(zhuǎn)換器；由多級反相器鏈組成且在上述反相器鏈各反相器的供電電壓與各反相器之間為了電流數(shù)字控制而調(diào)整電阻的可變電阻切換矩陣，通過外部數(shù)控控制電流、發(fā)生經(jīng)頻率調(diào)整的時鐘并提供給上述相位檢波器的數(shù)控振蕩器；接收串并轉(zhuǎn)換器的η位輸出數(shù)據(jù)與η位邊緣數(shù)據(jù)、生成溫度計代碼形態(tài)的數(shù)控代碼后提供給上述數(shù)控振蕩器的數(shù)字合成控制邏輯電路；接收上述相位檢波器的輸出數(shù)據(jù)與邊緣并構(gòu)成2位直接向前路徑，以上述數(shù)字合成控制邏輯電路的η倍速度直接控制上述數(shù)控振蕩器時鐘頻率的直接向前路徑電路， 上述構(gòu)成因素都由數(shù)字電路組成。
2.根據(jù)權(quán)利要求1所述的時鐘數(shù)據(jù)恢復(fù)器，其特征在于，上述數(shù)字合成控制邏輯電路， 接收上述串并轉(zhuǎn)換器的η位輸出數(shù)據(jù)與η位邊緣數(shù)據(jù)后輸出-η +η范圍內(nèi)頻率增減命令代碼的脈沖信號發(fā)生器；對上述脈沖信號發(fā)生器的脈沖信號輸出進(jìn)行積分并生成(m+k)位數(shù)字碼的UR數(shù)字濾波器；對上述UR數(shù)字濾波器輸出的(m+k)位數(shù)字碼中低位LSB k位進(jìn)行抖動處理，輸出由高位MSB所組成的m位數(shù)字碼，具有(m+k)位分辨率的第一次增量總和調(diào)制器；把相當(dāng)于上述第一次增量總和調(diào)制器m位輸出代碼的共2n個頻率調(diào)諧級別變換成2^+(2^4)位溫度計代碼并提供給組成上述數(shù)控振蕩器的可變電阻切換矩陣的行及行敷設(shè)線的二進(jìn)制-段溫度計變換器；上述數(shù)控振蕩器的時鐘頻率輸出與參考頻率相比發(fā)生選定值以上的誤差時，包括強(qiáng)制輸入相當(dāng)于上述參考頻率數(shù)字碼的頻率檢測器。
3.根據(jù)權(quán)利要求1所述的時鐘數(shù)據(jù)恢復(fù)器，其特征在于，第一項中，構(gòu)成上述數(shù)控振蕩器的可變電阻切換矩陣為了頻率調(diào)諧具備2s/2X2x/2元件與通電時控制初期振蕩的元件， 第一行元件在其行(row)值為"1"時變成"on"態(tài)，偶數(shù)行元件在其行碼為"1"時變?yōu)椤?on"態(tài)，奇數(shù)行元件在其行碼為〃 0〃時變?yōu)椤?on"態(tài)。
4.根據(jù)權(quán)利要求1所述的時鐘數(shù)據(jù)恢復(fù)器，其特征在于，構(gòu)成上述數(shù)控振蕩器的可變電阻切換矩陣為了頻率調(diào)諧具備2x/2X2m/2元件與通電時控制初期振蕩的元件，上述元件由 PMOS門電壓控制電阻矩陣組成，在行間插入邏輯門被接地的PMOS門電壓控制電阻。
5.根據(jù)權(quán)利要求1所述的時鐘數(shù)據(jù)恢復(fù)器，其特征在于，第一項中，構(gòu)成上述數(shù)控振蕩器的可變電阻切換矩陣為了頻率調(diào)諧具有2m/2X2m/2個元件與通電時為了控制初期振蕩另具備元件，上述元件由PMOS門電壓控制電阻矩陣組成，在行間插入邏輯門被接地的PMOS門電壓控制電阻，第一行元件的邏輯門中輸入被翻轉(zhuǎn)的行(row)數(shù)據(jù)，偶數(shù)行元件的邏輯門中輸入對行數(shù)據(jù)與行數(shù)據(jù)的OR演算結(jié)果以及先行行數(shù)據(jù)AND演算結(jié)果被翻轉(zhuǎn)的OAI演算結(jié)果，奇數(shù)行元件的邏輯門中輸入被翻轉(zhuǎn)的行數(shù)據(jù)與行數(shù)據(jù)OR演算結(jié)果與先行行數(shù)據(jù)AND演算結(jié)果的not-OAI演算結(jié)果。
6.根據(jù)權(quán)利要求1所述的時鐘數(shù)據(jù)恢復(fù)器，其特征在于，第一項中，上述直接向前路徑電路對相位檢波器的數(shù)據(jù)與邊緣值進(jìn)行XOR演算，生成脈沖信號，向上述數(shù)控振蕩器可變電阻切換矩陣最下行的2m/2元件邏輯門提供脈沖信號，其速度與上述數(shù)字合成控制邏輯電路相比快η倍，對上述數(shù)控振蕩器的頻率進(jìn)行調(diào)諧。
7.—種收發(fā)器，其特征在于，具備權(quán)利要求1至6中任一項所述的時鐘數(shù)據(jù)恢復(fù)器。
全文摘要
本發(fā)明涉及使用數(shù)字濾波器電路(digital filter)與數(shù)控振蕩器(DCO；digitally controlled oscillator)對所有電路進(jìn)行數(shù)字電路化的時鐘數(shù)據(jù)恢復(fù)器，本發(fā)明中的數(shù)控振蕩器具備多個反相器鏈，向各反相器的供電電壓與反相器之間組成可變電阻切換矩陣，調(diào)整供給電源并對振蕩頻率進(jìn)行調(diào)諧?？勺冸娮枨袚Q矩陣使用PMOS晶體管陣列，但為了相互均等化低位頻率調(diào)諧步驟與高位頻率調(diào)諧步驟在切換矩陣的行間另插入垂直電阻。另外，為了解決抖動用第一次增量總和調(diào)制器組成抖動電路，適用分段溫度計方式，以少量敷設(shè)線對數(shù)控振蕩器進(jìn)行調(diào)諧。
文檔編號H03L7/08GK102484476SQ200980153861
公開日2012年5月30日 申請日期2009年1月22日 優(yōu)先權(quán)日2009年1月22日
發(fā)明者吳道煥, 鄭德均 申請人:株式會社環(huán)球網(wǎng)絡(luò)系統(tǒng), 首爾大學(xué)校產(chǎn)學(xué)協(xié)力團(tuán)