專(zhuān)利名稱(chēng)：：數(shù)字時(shí)鐘劃分電路的制作方法
技術(shù)領(lǐng)域：
：本發(fā)明涉及用于劃分時(shí)鐘信號(hào)的邏輯電路，使得節(jié)點(diǎn)上的輸出在每時(shí)鐘周期可改變少于一次。
背景技術(shù)：
：大多數(shù)數(shù)字邏輯電路需要時(shí)鐘信號(hào)以與其他電路協(xié)同操作。在現(xiàn)代通信中尤為如此，其中信號(hào)采樣、信道反饋參數(shù)以及用于對(duì)所傳輸消息解擴(kuò)和解碼的信息都高度依賴(lài)設(shè)備中的精確定時(shí)。在通信領(lǐng)域中，從模擬到數(shù)字的轉(zhuǎn)換通常描述為移動(dòng)轉(zhuǎn)換器(用于發(fā)射的模擬到數(shù)字，以及用于接收的數(shù)字到模擬)盡可能地接近天線，接近意味著在電子路徑意義中。隨著電子子系統(tǒng)已經(jīng)變得數(shù)字化，它們?cè)灰媾c裝配式電路芯片集成。單純的互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)處理正成為用于越來(lái)越多的應(yīng)用的標(biāo)準(zhǔn)平臺(tái)，該應(yīng)用包括用于射頻(RF)通信的硬件。隨著工程師們學(xué)著更精確地操縱晶片制造，CMOS硅處理的線寬繼續(xù)縮小。其導(dǎo)致單個(gè)芯片上更密集裝配的設(shè)備，其增加電子學(xué)速度，同時(shí)減小實(shí)現(xiàn)電子裝置的物理大小并且減少芯片成本。RFASIC中的一個(gè)電子學(xué)瓶頸是在小于由高頻振蕩器輸出的頻率的頻率的時(shí)鐘信號(hào)的生成。在任一單獨(dú)電子設(shè)備中的許多不同的處理為了無(wú)縫實(shí)時(shí)通信而必須同步地操作，該處理例如移動(dòng)臺(tái)的采樣和解碼處理。因此希望單個(gè)系統(tǒng)時(shí)鐘維持不同子電路中的同步操作，盡管那些子電路可以以不同的時(shí)鐘速度操作。通過(guò)為那些在小于振蕩器頻率的頻率操作的子電路劃分(divide)系統(tǒng)時(shí)鐘信號(hào)而獲得同步操作。例如，在2000年6月2日公開(kāi)的共有國(guó)際專(zhuān)利公開(kāi)號(hào)WO00/31885和無(wú)線通信系統(tǒng)中相關(guān)RF信號(hào)處理，描述了一種用于劃分合成器信號(hào)的劃分器(divider)，使得所接收的混合信號(hào)對(duì)應(yīng)于所選擇的頻率接收帶。該參考文獻(xiàn)在此并入作為參考用于本發(fā)明的特定適當(dāng)環(huán)境，如下文所描述。例如，4GHz合成器可以通過(guò)分別以二或四劃分而使得同一接收器能夠接收2GHz頻帶或者1GHz頻帶中的傳輸。在同一系統(tǒng)的傳輸期間，所公布的應(yīng)用描述了用于劃分器的類(lèi)似功能。在本領(lǐng)域中已知模擬劃分器，但其占據(jù)較大物理空間并且占用大量功率，這兩點(diǎn)對(duì)于移動(dòng)技術(shù)設(shè)備為而言是不利的。它們經(jīng)常要求作用一些偏壓，并且通常對(duì)處理偏差更敏感。相反地，傳統(tǒng)的數(shù)字劃分器遭遇信號(hào)不對(duì)稱(chēng)，其中時(shí)鐘信號(hào)劃分器具有相位不平衡的(平衡為匹配的或者相反的相位)輸出。數(shù)字時(shí)鐘劃分器還具有展現(xiàn)的高噪聲、具有信號(hào)處理中強(qiáng)加的延遲以及與其他更多處理強(qiáng)度電路相比通常占用較大電流。出于上述原因，時(shí)鐘劃分繼續(xù)代表"數(shù)字革命"中的瓶頸。一種用于數(shù)字地劃分時(shí)鐘信號(hào)的周知的現(xiàn)有技術(shù)電路20示于圖1中。時(shí)鐘信號(hào)22驅(qū)動(dòng)計(jì)時(shí)(clocked)存儲(chǔ)元件24(CME)。CME24位于具有反相器28的數(shù)據(jù)回路26中。沿著數(shù)據(jù)回路26的第一輸出節(jié)點(diǎn)30和第二輸出節(jié)點(diǎn)32分別用30和32標(biāo)注。CME是例如觸發(fā)器電路，其中時(shí)鐘脈沖的上升沿致使存儲(chǔ)在觸發(fā)器中的數(shù)據(jù)位被輸出，以及同一時(shí)鐘脈沖的下降沿致使下一數(shù)據(jù)位被輸入并且存儲(chǔ)在其中。反相器是一種簡(jiǎn)單的邏輯門(mén)，通常經(jīng)由晶體管以CMOS實(shí)施。指示符"M，，表示存儲(chǔ)在圖1的CME24中的數(shù)據(jù)位。假設(shè)高數(shù)據(jù)狀態(tài)和低數(shù)據(jù)狀態(tài)分別是1和0，存儲(chǔ)在CME24中的初始數(shù)據(jù)位(例如，跟著時(shí)鐘的第一下降沿)為高(1)。在時(shí)鐘的下一上升沿上，高位(1)從CME24輸出并且位于第一輸出節(jié)點(diǎn)30,并且被輸入到反相器28,在該處其改變?yōu)榈?0)并且被輸出以位于第二輸出節(jié)點(diǎn)32。在時(shí)鐘的下一下降沿處，低位(0)從第二節(jié)點(diǎn)32輸入到CME24，并且第一節(jié)點(diǎn)30和第二節(jié)點(diǎn)32處的位保持不變。在時(shí)鐘的下一上升沿處，來(lái)自CME24的低數(shù)據(jù)位(0)被輸出到第一節(jié)點(diǎn)30，并且也在反相器28處反相以作為高位(1)位于第二節(jié)點(diǎn)32處。下文的真值表示出了上述結(jié)果并且明確了第一節(jié)點(diǎn)或者第二節(jié)點(diǎn)上的輸出是以時(shí)鐘信號(hào)速率的一半。通過(guò)使用多個(gè)計(jì)時(shí)存儲(chǔ)元件24,劃分系數(shù)可以從2增加到任何2的倍數(shù)(即4、6、8...)。奇數(shù)劃分(如3、5、7等)可以通過(guò)使用更復(fù)雜的反饋邏輯而獲得。然而，圖1的電路具有固有缺陷。隨著時(shí)鐘脈沖的每個(gè)上升沿，在具有反相器28的反相節(jié)點(diǎn)30中有延遲，導(dǎo)致第一節(jié)點(diǎn)和第二節(jié)點(diǎn)(30和32)處的輸出彼此異相。即時(shí)鐘的第一上升沿將第一節(jié)點(diǎn)從O改變?yōu)?，并且第二上升沿將第一節(jié)點(diǎn)從1改變?yōu)?;等等。所以輸入時(shí)鐘的兩個(gè)上升沿僅產(chǎn)生輸出時(shí)鐘處的一個(gè)上升沿(0到1)，其意味著輸出時(shí)鐘被以2劃分。<table>tableseeoriginaldocumentpage9</column></row><table>本領(lǐng)域所需要的是用于數(shù)字地劃分時(shí)鐘信號(hào)的一種電路和方法，其噪聲低、功耗低、適合于以任意分?jǐn)?shù)對(duì)時(shí)鐘信號(hào)進(jìn)行劃分，并且其保持電路的各種輸出之間的相位關(guān)系。如果電路在移動(dòng)通信的實(shí)時(shí)信號(hào)處理中沒(méi)有強(qiáng)加電路延遲的情況下操作，以及如果其由已經(jīng)使用的和容易制造的電路器件制成，則這種電路將尤其有益
發(fā)明內(nèi)容本發(fā)明的一個(gè)方面是一種數(shù)字地劃分時(shí)鐘信號(hào)的方法。在該方法中，至少第一和第二計(jì)時(shí)存儲(chǔ)元件CME沿著數(shù)據(jù)回路串聯(lián)地布置。時(shí)鐘信號(hào)應(yīng)用于第一和第二CME的每一個(gè)，盡管每個(gè)可以在整個(gè)時(shí)鐘信號(hào)的不同時(shí)鐘沿上操作。另外在該方法中，檢查存儲(chǔ)在第一和第二CME中的數(shù)字值之間的關(guān)系，其可以是存儲(chǔ)的數(shù)字值的、相位的值，或者這兩者的值。信號(hào)在小于時(shí)鐘信號(hào)的頻率從數(shù)據(jù)回路輸出。在另一方面中，本發(fā)明是一種數(shù)字時(shí)鐘劃分電路(dividingcircuit)，其具有數(shù)據(jù)回路，第一和第二節(jié)點(diǎn)、以及第一和第二計(jì)時(shí)存儲(chǔ)元件CME沿著該數(shù)據(jù)回路布置。輸出節(jié)點(diǎn)可以布置在CME之間或者可以是CME本身的數(shù)據(jù)存儲(chǔ)器。第一和第二CME彼此串聯(lián)，每個(gè)CME具有與沿著數(shù)據(jù)回路的其他CME的輸出相連接的輸入。多個(gè)或者許多其他CME對(duì)還可以沿著數(shù)據(jù)回路布置以i更實(shí)現(xiàn)不同的整數(shù)劃分因子(divisor),其具有或者沒(méi)有附加的輸出節(jié)點(diǎn)。電路還具有時(shí)鐘，該時(shí)鐘本身具有循環(huán)輸出，其輸入到第一和第二CME中的每一個(gè)，盡管其可以不是同一輸出(例如;^人同一時(shí)鐘到不同CME的不同時(shí)鐘沿)。CME之間的子電路限定路徑，該路徑與數(shù)據(jù)回路分開(kāi)，該路徑具有與第一和第二節(jié)點(diǎn)相連接的第一和第二端。子電路用于針對(duì)存儲(chǔ)在第二CME中的數(shù)字值而檢查一次或者基于每次時(shí)鐘循環(huán)(其包括連續(xù)地監(jiān)控)檢查存儲(chǔ)在第一CME中的數(shù)字值。該才企查可以是單向的或者優(yōu)選地雙向的以<更相對(duì)于4皮此而交叉4企查存儲(chǔ)的數(shù)字值。在一些示例中，優(yōu)選的是子電路基于每個(gè)時(shí)鐘脈沖進(jìn)行檢查。優(yōu)選地，四個(gè)CME沿著數(shù)據(jù)回路布置，以及四個(gè)輸出節(jié)點(diǎn)經(jīng)由存儲(chǔ)內(nèi)容檢查子電路被耦合成對(duì)置對(duì)。在另一方面中，本發(fā)明是一種無(wú)線收發(fā)器(wirelessradiotransceiver)，其具有與混頻器相連接的天線，以及具有與鎖相環(huán)連接的振蕩器的合成器。合成器的輸出與混頻器的輸入相連接，并且鎖相環(huán)具有反饋回路。反饋回路具有數(shù)字劃分器電路。數(shù)字劃分器電路具有至少兩個(gè)相對(duì)的計(jì)時(shí)存儲(chǔ)元件，它們沿著數(shù)據(jù)回路彼此相連接。每個(gè)存儲(chǔ)單元具有與振蕩器的輸出相連接的輸入。劃分器電路進(jìn)一步具有提供路徑的存儲(chǔ)檢查電路，該路徑與數(shù)據(jù)回路相分離，通過(guò)該路徑可以針對(duì)沿著數(shù)據(jù)回路的第二節(jié)點(diǎn)處的數(shù)據(jù)值而檢查沿著數(shù)據(jù)回路的第一節(jié)點(diǎn)處的數(shù)據(jù)值。本發(fā)明的又一方面是一種無(wú)線收發(fā)器，其具有與混頻器相連接的天線，以及具有通過(guò)數(shù)字劃分器電路與混頻器的輸入相連接的輸出的振蕩器。數(shù)字劃分器電路具有至少兩個(gè)相對(duì)的計(jì)時(shí)存儲(chǔ)單元，它們沿著數(shù)據(jù)回路彼此連接，并且每個(gè)存儲(chǔ)單元具有與振蕩器的輸出相連接的輸入。劃分器電路進(jìn)一步具有提供路徑的存儲(chǔ)檢查電路，該路徑與數(shù)據(jù)回路相分離，通過(guò)該路徑可以針對(duì)沿著數(shù)據(jù)回路的第二節(jié)點(diǎn)處的數(shù)據(jù)值而檢查沿著數(shù)據(jù)回路的第一節(jié)點(diǎn)處的數(shù)據(jù)值。在另一方面，本發(fā)明是一種直接轉(zhuǎn)換無(wú)線收發(fā)器，其具有用于接收RF信號(hào)的天線、具有與該天線相連接的混頻器、以及與劃分電路串聯(lián)的振蕩器，該振蕩器用于為混頻器提供對(duì)應(yīng)于RF信號(hào)的載波頻率的頻率信號(hào)。在這方面，改進(jìn)包括劃分電路具有至少兩個(gè)相對(duì)的計(jì)時(shí)存儲(chǔ)單元，其沿著數(shù)據(jù)回路彼此相連接。每個(gè)存儲(chǔ)單元具有與振蕩器的輸出相連接的輸入。劃分電路進(jìn)一步具有存儲(chǔ)檢查電路，其具有路徑，該路徑與數(shù)據(jù)回路相分離，通過(guò)該路徑可以針對(duì)沿著數(shù)據(jù)回路的第二節(jié)點(diǎn)處的數(shù)據(jù)值而檢查沿著數(shù)據(jù)回路的第一節(jié)點(diǎn)處的數(shù)據(jù)值。在另一方面，本發(fā)明是一種數(shù)字時(shí)鐘劃分器電路，其包括多個(gè)計(jì)時(shí)反相器，它們沿著數(shù)據(jù)回路彼此串聯(lián)地布置。每個(gè)沿著數(shù)據(jù)回路的計(jì)時(shí)反相器在不同于每個(gè)相鄰計(jì)時(shí)反相器操作于其上的時(shí)鐘沿的正或負(fù)時(shí)鐘沿之一上操作。新電路進(jìn)一步包括存儲(chǔ)檢查子電路，其連接在兩個(gè)非相鄰計(jì)時(shí)反相器的輸出之間。這些非相鄰計(jì)時(shí)反相器的每一個(gè)均在公共時(shí)鐘沿上操作。存儲(chǔ)檢查子電路用于比較那些非相鄰計(jì)時(shí)反相器的輸出。在又一方面，本發(fā)明是一種用于劃分輸出時(shí)鐘信號(hào)的方法。該方法包括對(duì)多個(gè)存儲(chǔ)元件施加時(shí)鐘信號(hào)，該存儲(chǔ)元件沿著數(shù)據(jù)回路彼此串聯(lián)地布置。在時(shí)鐘信號(hào)的每個(gè)沿上，第一數(shù)據(jù)位沿著串聯(lián)的存儲(chǔ)元件移動(dòng)，第一數(shù)據(jù)位的值在每個(gè)時(shí)鐘沿上反相，并且第一數(shù)據(jù)位的相位在每個(gè)時(shí)鐘沿上移位。進(jìn)而在該方法中，針對(duì)第二數(shù)據(jù)位的值來(lái)檢查第一數(shù)據(jù)位的值，其中第二數(shù)據(jù)位沿著數(shù)據(jù)回路的分離部分處串聯(lián)的存儲(chǔ)元件移動(dòng)。根據(jù)指定實(shí)施，該檢查可以或者可以不發(fā)生在時(shí)鐘沿上，并且可以?xún)H發(fā)生在電路的初始通電處。在任何實(shí)施中，當(dāng)?shù)谝粩?shù)據(jù)位到達(dá)沿著數(shù)據(jù)回路的輸出節(jié)點(diǎn)時(shí)，第一數(shù)據(jù)位被輸出。即使僅具有沿著電路布置的兩個(gè)存儲(chǔ)元件，輸出節(jié)點(diǎn)處輸出的數(shù)據(jù)位以時(shí)鐘信號(hào)速率的一半。根據(jù)電路范圍，該速率可以是時(shí)鐘信號(hào)速率的四分之一、八分之一等。參考結(jié)合附圖的下文描述，本發(fā)明的實(shí)施方式的這些和其他特征、方面以及優(yōu)勢(shì)將變得明顯。然而，應(yīng)該理解到這些附圖僅為了說(shuō)明而設(shè)計(jì)，而不是作為本發(fā)明界限的限定。圖1是現(xiàn)有技術(shù)時(shí)鐘劃分器的電路圖；圖2是根據(jù)本發(fā)明的優(yōu)選實(shí)施方式的時(shí)鐘劃分器的電路圖，其用于將信號(hào)劃分為二；圖3是示出了存儲(chǔ)內(nèi)容檢查電路的一個(gè)實(shí)施的圖2的電路圖；圖4類(lèi)似于圖3，但圖4具有對(duì)稱(chēng)的檢查電路回路。具體實(shí)施方式以下縮寫(xiě)在此公開(kāi)中使用ASICC1K(P/N)CMECMOSIC專(zhuān)用集成電路時(shí)鐘(正沿/負(fù)沿)計(jì)時(shí)存〗渚元件互補(bǔ)金屬氧化物半導(dǎo)體.集成電路IP、IN同相信號(hào)(正和負(fù))IV反相器IT三態(tài)反相器LO本地振蕩器M存儲(chǔ)器MCC存儲(chǔ)內(nèi)容檢查電路N負(fù)P正QP、QN正交信號(hào)(正和負(fù))圖2是根據(jù)本發(fā)明的優(yōu)選實(shí)施方式的時(shí)鐘劃分器電路40的電路圖。時(shí)鐘信號(hào)42分別輸入到第一44和第二48計(jì)時(shí)存儲(chǔ)元件CME1(44)和CME2(48)的每一個(gè)中。存儲(chǔ)元件是可以存儲(chǔ)離散信息的電子電路元件，并且CME具有時(shí)鐘作為輸入，使得不同的信息基于時(shí)鐘信號(hào)而存儲(chǔ)。第一44和第二48存儲(chǔ)元件沿著數(shù)據(jù)回路46布置，其限定了第一50和第二52節(jié)點(diǎn)，在該處的輸出可以被取出，其以小于輸入時(shí)鐘信號(hào)42的速率的速率計(jì)時(shí)。在圖2的電路中，如圖1的現(xiàn)有技術(shù)電路，每個(gè)節(jié)點(diǎn)50、52處的輸出信號(hào)的速率是輸入時(shí)鐘信號(hào)42的速率的一半。布置在存儲(chǔ)元件44、48之間的是存儲(chǔ)內(nèi)容檢查塊(MCC)54，在下文將參考圖3詳細(xì)描述該電路，其是本發(fā)明的示例而不是窮舉。值得注意的是MCC54不沿著數(shù)據(jù)回路46放置，而沿著分離路徑56與CME44、CME48中的每一個(gè)相連接。分離路徑56是可識(shí)別的，因?yàn)槌送ㄟ^(guò)CME44、CME48該分離路徑不與任何輸出節(jié)點(diǎn)50、52相連接。數(shù)據(jù)回路46是可識(shí)別的，因?yàn)槠溥B接一個(gè)CME44、CME48的輸出到另一CME48、CME44的輸入，并且還為輸出節(jié)點(diǎn)50、52提供數(shù)據(jù)。值得注意的是在圖2中，將數(shù)據(jù)以一個(gè)時(shí)鐘(例如負(fù)時(shí)鐘沿)鎖存到存儲(chǔ)器中并且其他時(shí)鐘(例如正時(shí)鐘沿)將數(shù)據(jù)從存儲(chǔ)器傳送到輸出(即節(jié)點(diǎn)50、52)。根據(jù)本發(fā)明的優(yōu)選實(shí)施方式，數(shù)據(jù)回路46僅包括計(jì)時(shí)存儲(chǔ)元件44、48。代替如圖1中的分立反相器28,來(lái)自一個(gè)計(jì)時(shí)存儲(chǔ)元件44的數(shù)據(jù)輸出與另一計(jì)時(shí)存儲(chǔ)元件反相。在存儲(chǔ)內(nèi)容檢查塊54中，檢查CME44、48的內(nèi)容使得獲得反相功能。換言之，MCC54比較并且才全查一個(gè)CME44中的數(shù)據(jù)位和另一CME48中的凄t據(jù)位。圖3是類(lèi)似于圖2中的電路圖，但圖3示出了具有存儲(chǔ)內(nèi)容檢查子電路54的一個(gè)實(shí)施方式的電路40。CME44和CME48每個(gè)是一對(duì)具有存儲(chǔ)在它們之間的數(shù)據(jù)位M的三態(tài)反相器(44a/44b和48a/48b)。CME44、48的每個(gè)三態(tài)反相器與正時(shí)鐘沿和負(fù)時(shí)鐘沿(分別為C1K(P)和C1K(N))中之一協(xié)同4乘作。CME44、48的每個(gè)三態(tài)反相器將它們的輸入數(shù)據(jù)位(存儲(chǔ)在反相器對(duì)44a/44b和48a/48b之間)計(jì)時(shí)到最近的向前輸出節(jié)點(diǎn)(用于CME1,44的節(jié)點(diǎn)50;以及用于CME2，48的節(jié)點(diǎn)52)。存儲(chǔ)內(nèi)容檢查子電路MCC54將相對(duì)的CME對(duì)44、48沿著與數(shù)據(jù)路徑46分開(kāi)的分離路徑56彼此相連接。在沿著該分離路徑的每個(gè)方向上的是另一三態(tài)反相器54a、56b,其操作以便確認(rèn)存儲(chǔ)在第一CME44中的數(shù)據(jù)位與存儲(chǔ)在第二CME48中的數(shù)據(jù)位相反。根據(jù)時(shí)鐘沿，存儲(chǔ)在CME44、48中的數(shù)據(jù)位由于CME44、48的三態(tài)反相器44a、48b的高阻抗態(tài)而在該點(diǎn)鎖定。通過(guò)存儲(chǔ)內(nèi)容檢查子電路54的時(shí)鐘三態(tài)反相器54a、56b針對(duì)相對(duì)CME44、48中的一個(gè)而才企查來(lái)自另一個(gè)CME44、48的鎖定凄t據(jù)位。在該方式中，強(qiáng)加電路40—種模式，其中數(shù)字級(jí)構(gòu)成回路，使得存儲(chǔ)在相對(duì)CME44、48中的數(shù)據(jù)總是處于不同的態(tài)。圖3的電路40的操作如下文所述。假設(shè)在第一三態(tài)反相器44中的數(shù)據(jù)位存儲(chǔ)在節(jié)點(diǎn)44m處，在第二三態(tài)反相器48中的數(shù)據(jù)位存儲(chǔ)在節(jié)點(diǎn)48m處，以及最初高數(shù)據(jù)位位于第一輸出節(jié)點(diǎn)50處并且低數(shù)據(jù)位位于第二輸出節(jié)點(diǎn)52處。在為負(fù)的第一時(shí)鐘沿處，第一輸出節(jié)點(diǎn)50的高數(shù)據(jù)位在反相器48a處反相并且作為低數(shù)據(jù)位放置在節(jié)點(diǎn)48m處。在同一負(fù)時(shí)鐘沿處，第二輸出節(jié)點(diǎn)52的低數(shù)據(jù)位在反相器44a處反相并且作為高數(shù)據(jù)位放置在節(jié)點(diǎn)44m處。在為正的后繼時(shí)鐘沿上，節(jié)點(diǎn)44m處的高數(shù)據(jù)位在反相器54a處反相，以及節(jié)點(diǎn)48m處的低數(shù)據(jù)位在反相器54b處反相。一個(gè)MCC反相器54a的輸出是低數(shù)據(jù)位，然后其位于節(jié)點(diǎn)48m處的第二CME中，其是同一節(jié)點(diǎn)處緊接當(dāng)前正時(shí)鐘沿之前的相同數(shù)據(jù)位值，因此在一個(gè)方向上檢查數(shù)據(jù)。另一MCC反相器54b的輸出是高數(shù)據(jù)位，其然后放置在節(jié)點(diǎn)44m處的第一CME中，其是同一節(jié)點(diǎn)處緊接當(dāng)前正時(shí)鐘沿之前的相同數(shù)據(jù)位值，由此在相反方向中檢查數(shù)據(jù)。在此值得注意的是，如上文所描述的MCC在上升沿處才喿作，而且CME44和CME48b在上升沿處操作。使得在輸出改變的同時(shí)檢查數(shù)據(jù)。在同一上升沿上，來(lái)自節(jié)點(diǎn)44m的高數(shù)據(jù)位在反相器44b處反相并且位于第一輸出節(jié)點(diǎn)50作為低數(shù)據(jù)位。同時(shí)，來(lái)自節(jié)點(diǎn)48m的低數(shù)據(jù)位在反相器44b處反相并且位于第二輸出節(jié)點(diǎn)52處作為高數(shù)據(jù)位。兩個(gè)全時(shí)鐘循環(huán)在第一輸出節(jié)點(diǎn)50再次傳送另一低數(shù)據(jù)位之前期滿(mǎn)，以及兩個(gè)全時(shí)鐘循環(huán)在第二輸出節(jié)點(diǎn)再次傳送高數(shù)據(jù)位之前期滿(mǎn)。有效的時(shí)鐘速率減半，并且在每個(gè)正時(shí)鐘沿上在MCC54處4企查CME44和CME48之間的數(shù)據(jù)。如所描述的，每個(gè)反相器僅在每個(gè)時(shí)鐘脈沖的一個(gè)時(shí)鐘沿上啟動(dòng)，而不是在兩個(gè)上。例如，在圖3中反相器44a和48a在負(fù)時(shí)鐘沿上操作并且所有其他的在正沿上操作。而所有反相器可以具有每個(gè)時(shí)鐘沿輸入，在特定操作的模式期間，每個(gè)僅以每個(gè)時(shí)鐘循環(huán)一個(gè)時(shí)鐘沿來(lái)啟動(dòng)。進(jìn)一步，對(duì)于沿著數(shù)據(jù)回路46的每個(gè)反相器而言，每個(gè)連續(xù)的反相器在與沿著回路46的相鄰反相器相反形式的時(shí)鐘沿上啟動(dòng)。圖3中MCC的反相器54a、54b(這些反相器在單個(gè)MCC回路中)在同一時(shí)鐘沿上操作。圖4類(lèi)似于圖3,但圖4具有四個(gè)輸出節(jié)點(diǎn)并且MCC54適合于在每個(gè)相對(duì)的節(jié)點(diǎn)對(duì)之間進(jìn)行檢查。相同參考標(biāo)號(hào)指示前文所描述的相同元件，并且圖4是本發(fā)明電路40的實(shí)施劃分為二的優(yōu)選實(shí)施方式。對(duì)于圖4的復(fù)制了圖3的反相器的那些反相器，操作的時(shí)鐘沿被反向以示出設(shè)計(jì)的靈活性。對(duì)先前詳細(xì)描述的電路40添加的是第二分離路徑56b,沿著該路徑56b布置了第三54c和第四54d三態(tài)反相器，每個(gè)沿著當(dāng)前流的一個(gè)方向。這些保留在MCC54中。該第二分離路徑56b與先前描述的第一50和第二52輸出節(jié)點(diǎn)相連接，盡管這些現(xiàn)在是正交輸出節(jié)點(diǎn)，其具有例如在給定時(shí)刻置于其上的數(shù)據(jù)值QN和QP。如前文所描述的，存儲(chǔ)在三態(tài)反相器對(duì)44a/44b、48a/48b之間的CME44、CME48中的數(shù)據(jù)位，現(xiàn)在修改為還分別構(gòu)成第三58和第四60輸出節(jié)點(diǎn)。存在同相節(jié)點(diǎn)，其在給定時(shí)刻分別傳送相對(duì)的同相數(shù)據(jù)值IN和IP。存儲(chǔ)內(nèi)容檢查子電路54的一部分，具有沿著第二分離路徑56b的第三54c和第四54d三態(tài)反相器，檢查沿著正交輸出節(jié)點(diǎn)50、52的數(shù)據(jù)在值上相反。存儲(chǔ)內(nèi)容檢查子電路MCC54的另一部分，具有沿著第一分離路徑56a的第一54a和第二54b三態(tài)反相器，檢查沿著同相輸出節(jié)點(diǎn)58、60的數(shù)據(jù)在值上相反。將在相對(duì)存儲(chǔ)節(jié)點(diǎn)放置不同態(tài)，使得例如第三58和第四60節(jié)點(diǎn)為相反值(例如1和0)并且彼此同相；第一50和第二52節(jié)點(diǎn)也處于相反值彼此同相。實(shí)施的一個(gè)重要方面是第一和第二節(jié)點(diǎn)50、52與第三和第四節(jié)點(diǎn)58、60相位相反。與同相信號(hào)(IP和IN)相比，利用不同的時(shí)鐘沿對(duì)正交信號(hào)(QP和QN)進(jìn)行計(jì)時(shí)。如所描述的，第一和第二節(jié)點(diǎn)50(QN)和52(QP)在正時(shí)鐘沿上獲得新正交相位值，而第三和第四節(jié)點(diǎn)58(IN)和60(IP)在負(fù)時(shí)鐘沿上獲得新同相值。其導(dǎo)致的結(jié)果是每個(gè)輸出在時(shí)序(timewise)上被以二劃分，并且所有輸出與IP相比處于不同的相位(例如QP延遲了90度(正交信號(hào)))，因?yàn)橛貌煌臅r(shí)鐘觸發(fā)同相和正交輸出。具體地，與IP相比QP延遲90度；與QP相比IN延遲90度；與IN相比QN延遲90度；以及最后，與QN相比(全360度)IP延遲90度。現(xiàn)在描述圖4的操作。假設(shè)第一輸出節(jié)點(diǎn)50(QN)處的低數(shù)據(jù)位和第二輸出節(jié)點(diǎn)52(QP)處的高數(shù)據(jù)位的初始態(tài)，每個(gè)處于相位Q,以及觸發(fā)的負(fù)時(shí)鐘沿(ClkN)實(shí)施方式。在第一正時(shí)鐘沿處，來(lái)自QN的低數(shù)據(jù)值在44a處反相并且位于第三輸出節(jié)點(diǎn)58(IN)處作為相位I處的高數(shù)據(jù)值，該相位I從節(jié)點(diǎn)QN的Q相位移動(dòng)了90°。在同一正時(shí)鐘沿上，來(lái)自第二輸出節(jié)點(diǎn)52(QP)的高數(shù)據(jù)值在48a處反相并且位于第四節(jié)點(diǎn)60(IP)處作為具有相位I的低數(shù)據(jù)值，其也從節(jié)點(diǎn)QP的Q相位移動(dòng)90。。在隨后的負(fù)時(shí)鐘沿上，來(lái)自第三節(jié)點(diǎn)58的具有相位I的高數(shù)據(jù)值在54a處反相并且順利地與第四節(jié)點(diǎn)60處的低數(shù)據(jù)值相比較。相同情況在沿著第一分離數(shù)據(jù)路徑56a的相反方向中發(fā)生。在該點(diǎn)處，放置在第一節(jié)點(diǎn)50處的數(shù)據(jù)是具有相位Q的高，并且放置在第二節(jié)點(diǎn)上的數(shù)據(jù)是具有相位Q的低。在下一正時(shí)鐘沿上，使用第二分離數(shù)據(jù)路徑56b以便通過(guò)54c和53d順利地比較第一50和第二52輸出節(jié)點(diǎn)的數(shù)據(jù)值。檢查同相數(shù)據(jù)值(IN和IP)的反相器54a、54b在時(shí)鐘沿上操作，該時(shí)鐘沿相反于檢查正交相位數(shù)據(jù)值(QN和QP)的反相器54c、54d的時(shí)鐘沿。在每個(gè)輸出節(jié)點(diǎn)處，數(shù)據(jù)位的值可以改變而相位保持相同。根據(jù)上文顯然，數(shù)據(jù)值在沿著數(shù)據(jù)路徑46的回路中移動(dòng)，在每個(gè)輸出節(jié)點(diǎn)處改變相位和值。經(jīng)由MCC54才企查相對(duì)的輸出節(jié)點(diǎn)對(duì)以確保相同相位的相反數(shù)據(jù)值位于分離路徑56a、56b的相對(duì)側(cè)處。每個(gè)輸出節(jié)點(diǎn)以輸出時(shí)鐘頻率的一半的頻率同步地改變?？梢哉J(rèn)為在此描述的新劃分器如圓盤(pán)傳送帶(carousel)那樣旋轉(zhuǎn)數(shù)據(jù)。輸入時(shí)鐘[ClkN，ClkP]用于同步地旋轉(zhuǎn)該圓盤(pán)傳送帶。可以認(rèn)為這些輸入時(shí)鐘驅(qū)動(dòng)圓盤(pán)傳送帶，給予圓盤(pán)傳送帶旋轉(zhuǎn)更快的速度(更多能量)。輸出在沿著周邊圓盤(pán)傳動(dòng)帶，數(shù)據(jù)回路46的節(jié)點(diǎn)處。該圓盤(pán)傳送帶僅旋轉(zhuǎn)沿著電路結(jié)構(gòu)移動(dòng)的數(shù)據(jù)值，所以彼此之間的相對(duì)距離可以改變，并且沿著周邊的任何輸出可以滯后或者超速運(yùn)行在平均圓盤(pán)傳送帶運(yùn)動(dòng)前。可以認(rèn)為存儲(chǔ)內(nèi)容檢查子電路(MCC)將是一個(gè)通過(guò)圓盤(pán)傳送帶中心的管道，移動(dòng)額外的能量到圓盤(pán)傳送帶的滯后部分和/或從超速部分提取能量。連續(xù)的存儲(chǔ)內(nèi)容檢查操作為旋轉(zhuǎn)校正器，保持分離(具體地是相反的)數(shù)據(jù)值彼此在相同的相位和速度。在一些應(yīng)用中，優(yōu)勢(shì)地是僅在啟動(dòng)或者劃分器電路40初始通電時(shí)執(zhí)行存儲(chǔ)內(nèi)容檢查。如果在啟動(dòng)時(shí)正確地設(shè)置數(shù)據(jù)路徑46、CME以及輸出節(jié)點(diǎn)，則在這種情況下存儲(chǔ)回路也開(kāi)起并且在長(zhǎng)時(shí)間段內(nèi)應(yīng)該保持穩(wěn)定，以便作為最期望的操作條件。還可以配置MCC使得僅當(dāng)"圓盤(pán)傳送帶，，角開(kāi)始變得太慢/太快時(shí)有安文，^口下文戶(hù)斤述。如果通過(guò)MCC54的檢查失敗，調(diào)整失敗的存儲(chǔ)節(jié)點(diǎn)使得它們具有期望的態(tài)。一個(gè)簡(jiǎn)單的存儲(chǔ)檢查可以是，例如如果前饋路徑中的確定計(jì)時(shí)數(shù)據(jù)節(jié)點(diǎn)的存儲(chǔ)態(tài)是一個(gè)值，則對(duì)應(yīng)的反饋存儲(chǔ)節(jié)點(diǎn)(該是前饋數(shù)據(jù)結(jié)點(diǎn)中的存儲(chǔ)態(tài)的反相。當(dāng)然反之還是正確的，并且通過(guò)雙向分離路徑56a、56b中任一實(shí)現(xiàn)前饋存儲(chǔ)內(nèi)容必須是反饋存儲(chǔ)內(nèi)容的反相。因?yàn)楸景l(fā)明的電路40僅執(zhí)行存儲(chǔ)檢查而不執(zhí)行每個(gè)時(shí)鐘循環(huán)上的存儲(chǔ)轉(zhuǎn)換，與現(xiàn)有技術(shù)的數(shù)字劃分器相比，它的操作在功耗中更有效、對(duì)稱(chēng)而且更快，其中對(duì)稱(chēng)是因?yàn)橄鄬?duì)的節(jié)點(diǎn)傳送相同相位，較快是因?yàn)榘溯^少的電路(認(rèn)為MCC電路54僅當(dāng)其主動(dòng)改變CME中的數(shù)據(jù)值時(shí)強(qiáng)加速度代價(jià))。本發(fā)明還進(jìn)一步幫助向移動(dòng)臺(tái)的天線移動(dòng)數(shù)字邏輯，允許更多組件被數(shù)字化。雖然圖3和圖4僅描述了劃分為二的電路，但是它們可以被容易地?cái)U(kuò)展為劃分為2n的電路(n是任何正整數(shù))，是通過(guò)沿著數(shù)據(jù)回路46添加額外的相對(duì)計(jì)時(shí)存4諸元件對(duì)，并且經(jīng)由分離路徑56通過(guò)存儲(chǔ)內(nèi)容檢查子電路54連接相對(duì)的CME。不是每對(duì)相對(duì)的CME都必須通過(guò)存儲(chǔ)內(nèi)容檢查子電路而彼此連接；可能失去一些準(zhǔn)確性，但是劃分為四的電路可以包括沿著數(shù)據(jù)路徑46的四個(gè)CME以及將其中兩個(gè)相連接的存儲(chǔ)內(nèi)容檢查子電路54。劃分為四(或者更多)還可以通過(guò)級(jí)聯(lián)兩個(gè)諸如那些特定描述的劃分為二的電路而實(shí)現(xiàn)。例如，在圖4中輸出IP和IN用于計(jì)時(shí)下一個(gè)劃分為二的電路(ClkP和clkN)。還可以建立如上文所述的單個(gè)劃分為四的電路，但是級(jí)聯(lián)兩個(gè)劃分為二的電路被認(rèn)為是更實(shí)際的實(shí)施，因?yàn)榧?jí)聯(lián)電路僅以非級(jí)聯(lián)電路速度的一半操作，并且因此利用較小電流操作，對(duì)于移動(dòng)臺(tái)或者任何利用電池供電的電源操作的設(shè)備而言，這是重要的考慮。MCC54包括與圖3-圖4中所示不同的邏輯電路，例如可以在AND門(mén)處比較相反的數(shù)據(jù)值，并且如果輸出不是數(shù)字"1"則進(jìn)行校正(在系統(tǒng)中僅使用"0"和"1"作為數(shù)據(jù)值)。類(lèi)似實(shí)施可以利用NAND門(mén)、NOR門(mén)、OR門(mén)或者它們的各種組合來(lái)進(jìn)行。所示出和描述的三態(tài)反相器被認(rèn)為是最佳模式，但是許多其他的是可用的。存儲(chǔ)內(nèi)容檢查子電路54中的單個(gè)邏輯門(mén)可以是計(jì)時(shí)的或者非計(jì)時(shí)的，差分的或者單端的。代替三態(tài)反相器，CME還可以利用后面是傳輸門(mén)的純反相器形成，其功能是相同的。MCC可以用于任何種類(lèi)的劃分器電路中。在移動(dòng)電話電路中，在上混頻和下混頻中需要具有差分IQ-輸出的時(shí)鐘信號(hào)的偶數(shù)劃分。IQ-劃分器劃分適合于上和下混頻器的電壓控制振蕩器信號(hào)。然而，通過(guò)使用更復(fù)雜的MCC電路，可以建立奇數(shù)個(gè)劃分(例如劃分為三)和多比率無(wú)線劃分器(例如劃分為4或者5),如在相鎖定回路中的預(yù)劃分器中。然而，在預(yù)劃分器情況下，輸出信號(hào)(差分IQ-信號(hào))中的對(duì)稱(chēng)不像確定蜂窩手機(jī)的混頻中的嚴(yán)格，所以MCC54不需要連接到CME的每個(gè)對(duì)置對(duì)。MCC拓樸實(shí)現(xiàn)非常有效的劃分器。例如，在圖4所示的對(duì)稱(chēng)劃分為2的拓樸情況中，劃分器主要數(shù)據(jù)回路46僅由四個(gè)三態(tài)反相器構(gòu)成。在操作中，每個(gè)劃分相位(IP、IN、QP、QN)僅有一個(gè)三態(tài)反相器。這個(gè)布置使用較少的元件用于對(duì)稱(chēng)差分輸出，產(chǎn)生更有效的實(shí)施，較少的固有噪聲，以及較低的能耗。當(dāng)相對(duì)的CME對(duì)不傳送相反數(shù)據(jù)值和共同相位時(shí)，如果布置了存儲(chǔ)檢查使得僅當(dāng)被需要時(shí)啟動(dòng)(例如，MCC改變了CME中的數(shù)據(jù)值)，則性能進(jìn)一步提高。其使用MCC子電路54中的簡(jiǎn)單數(shù)字電路(例如NOR和NAND門(mén))來(lái)完成。目前，發(fā)明者認(rèn)為當(dāng)使用作為I-Q劃分器時(shí)，用于本發(fā)明的最佳模式如圖4中所示，例如國(guó)際專(zhuān)利公布號(hào)WO00/31885(先前引用的)的塊11和塊12。其還可以用于該公開(kāi)的圖2中所示的接收器的合成器10的所示塊鎖相環(huán)的反饋回路中。在后一實(shí)施方式中，劃分器可以包括后跟有可編程劃分器的具有固定劃分的預(yù)定標(biāo)器。有時(shí)數(shù)字劃分器可以很好地安放到整個(gè)集成電路的數(shù)字邏輯中，所以視覺(jué)上很難從電路設(shè)計(jì)中認(rèn)出。劃分器主要數(shù)據(jù)回路46的實(shí)施優(yōu)選地僅具有計(jì)時(shí)存儲(chǔ)元件(三態(tài)反相器(IT)或者后跟有傳輸門(mén)(TG)的反相器(IV))。劃分器主數(shù)據(jù)回路46適當(dāng)工作所需的存儲(chǔ)內(nèi)容檢查子電路54的實(shí)施可以變化。本發(fā)明對(duì)于下一代移動(dòng)電話的多帶收發(fā)器中尤其有益。然而，通常其是進(jìn)行信號(hào)劃分的非常有效的方式，并且可以用于多個(gè)應(yīng)用中。雖然已經(jīng)示出和描述了目前被認(rèn)為是要求保護(hù)的發(fā)明的優(yōu)選和可選的實(shí)施方式，可以理解到對(duì)于本領(lǐng)域的技術(shù)人員而言多個(gè)改變和修改可以發(fā)生。所附權(quán)利要求書(shū)旨在覆蓋所有那些落入要求保護(hù)的發(fā)明的精神和范圍內(nèi)的改變和修改。權(quán)利要求1.一種數(shù)字地劃分時(shí)鐘信號(hào)的方法，包括提供數(shù)據(jù)回路，所述回路使第一和第二計(jì)時(shí)存儲(chǔ)元件CME互相連接；施加時(shí)鐘信號(hào)給所述第一和所述第二CME的每個(gè)；檢查存儲(chǔ)在所述第一和第二CME中的數(shù)字值之間的關(guān)系；以及以小于所述時(shí)鐘信號(hào)的頻率從所述回路輸出信號(hào)。2.根據(jù)權(quán)利要求1所述的方法，其中檢查存儲(chǔ)在所述第一和第二CME中的數(shù)字值之間的關(guān)系包括檢查所述數(shù)字值在值上相反。3.根據(jù)權(quán)利要求1所述的方法，其中檢查存儲(chǔ)在所述第一和第二CME中的數(shù)字值之間的關(guān)系包括檢查所述數(shù)字值的相位相同。4.根據(jù)權(quán)利要求1所述的方法，其中所述數(shù)據(jù)回路進(jìn)一步使第一、第二、第三和第四存儲(chǔ)元件彼此串聯(lián)連接，并且施加時(shí)鐘信號(hào)包括施加時(shí)鐘信號(hào)給每個(gè)CME。5.根據(jù)權(quán)利要求4所述的方法，進(jìn)一步包括檢查存儲(chǔ)在所述第三和第四CME中的數(shù)字值之間的關(guān)系。6.根據(jù)權(quán)利要求4所述的方法，其中檢查存儲(chǔ)在所述第三和第四CME中的數(shù)字值之間的關(guān)系發(fā)生在上升時(shí)鐘沿和下降時(shí)鐘沿中之一上，以及檢查存儲(chǔ)在所述第一和第二CME中的數(shù)字值之間的關(guān)系發(fā)生在上升時(shí)鐘沿和下降時(shí)鐘沿中的另一個(gè)上。7.根據(jù)權(quán)利要求1所述的方法，其中檢查存儲(chǔ)在所述第一和第二CME中的數(shù)字值之間的關(guān)系包括針對(duì)上升和下降時(shí)鐘沿中之一上的所述第二CME的數(shù)字值而纟企查所述第一CME的數(shù)字值，以及進(jìn)一步包括針對(duì)上升和下降時(shí)鐘沿中的同一個(gè)上的所述第一CME的數(shù)字值而檢查所述第二CME的數(shù)字值。8.根據(jù)權(quán)利要求1所述的方法，其中所述檢查連續(xù)發(fā)生。9.根據(jù)權(quán)利要求1所述的方法，進(jìn)一步包括在其中檢查關(guān)系結(jié)果發(fā)現(xiàn)期望的關(guān)系不存在的情況中，使用存儲(chǔ)在所述第一和第二CME中之一的數(shù)字值改變?cè)谒龅谝缓偷诙﨏ME中的另一個(gè)處的數(shù)字值。10.—種數(shù)字時(shí)鐘劃分電路，包括數(shù)據(jù)回路，定義第一和第二輸出節(jié)點(diǎn)；第一和第二計(jì)時(shí)存儲(chǔ)元件CME，每個(gè)CME具有與沿著所述數(shù)據(jù)回路的另一CME的輸出相連接的輸入；時(shí)鐘，具有輸入到所述第一和第二CME中的每一個(gè)的循環(huán)輸出；子電路，包括與所述數(shù)據(jù)回路相分離的路徑，所述數(shù)據(jù)回路具有與所述第一和第二CME相連接的第一和第二端，用于針對(duì)所述第一和第二CME中的一個(gè)而檢查存儲(chǔ)在所述第一和第二CME中的另一個(gè)中的數(shù)字值。11.根據(jù)權(quán)利要求10所述的數(shù)字時(shí)鐘劃分電路，其中所述子電路進(jìn)一步用于通過(guò)利用存儲(chǔ)在所述第二CME中的數(shù)字值的版本替換在所述第一CME處的數(shù)字值來(lái)改變?cè)谒龅谝籆ME處的數(shù)字值。12.根據(jù)權(quán)利要求10所述的數(shù)字時(shí)鐘劃分電路，進(jìn)一步包括由所述第一CME所定義的第三節(jié)點(diǎn)和由所述第二CME所定義的第四節(jié)點(diǎn)；所述子電路進(jìn)一步包括與所述數(shù)據(jù)回路相分離的第二路徑，所述數(shù)據(jù)回路具有與所述第三和第四節(jié)點(diǎn)相連接的第一和第二端，用于針對(duì)在所述第四節(jié)點(diǎn)處的數(shù)字值而檢查在所述第三節(jié)點(diǎn)處的數(shù)字值。13.根據(jù)權(quán)利要求10所述的數(shù)字時(shí)鐘劃分電路，其中所述子電路包括至少一個(gè)沿著所述分離路徑的反相器。14.根據(jù)權(quán)利要求13所述的數(shù)字時(shí)鐘劃分電路，其中所述子電路包括沿著數(shù)據(jù)檢查回路彼此串聯(lián)的兩個(gè)計(jì)時(shí)反相器，所述計(jì)時(shí)反相器中的每一個(gè)在共同時(shí)鐘沿上操作。15.根據(jù)權(quán)利要求10所述的數(shù)字時(shí)鐘劃分電路，其中所述第一和第二CME中的每個(gè)CME包括彼此串聯(lián)的一對(duì)計(jì)時(shí)反相器，所述時(shí)鐘反相器對(duì)中的每一個(gè)在不同時(shí)鐘沿上操作。16.—種無(wú)線收發(fā)器，包括與混頻器相連接的天線；合成器，包括與具有反饋回路的鎖相回路相連接的振蕩器，其中所述合成器的輸出與所述混頻器的輸入相連接；以及其中所述反饋回路包括數(shù)字劃分器電路，所述數(shù)字劃分器電路包括至少兩個(gè)相對(duì)的計(jì)時(shí)存儲(chǔ)元件CME,它們沿著數(shù)據(jù)回路彼此相連接，每個(gè)CME具有與所述振蕩器的輸出相連接的輸入，以及所述劃分器電路進(jìn)一步包括存儲(chǔ)檢查電路，所述存儲(chǔ)檢查電路提供與所述數(shù)據(jù)回路相分離的路徑，通過(guò)該路徑可以針對(duì)沿著所述數(shù)據(jù)回路的第二節(jié)點(diǎn)處的數(shù)字值而檢查沿著所述數(shù)據(jù)回路的第一節(jié)點(diǎn)處的數(shù)字值。17.—種無(wú)線收發(fā)器，包括與混頻器相連接的天線；以及具有通過(guò)數(shù)字劃分器電路與所述混頻器的輸入相連接的輸出的振蕩器；其中所述數(shù)字劃分器電路包括至少兩個(gè)相對(duì)的計(jì)時(shí)存儲(chǔ)元件CME,它們沿著數(shù)據(jù)回路彼此相連接，每個(gè)CME具有與所述振蕩器的輸出相連接的輸入，并且所述劃分器電路進(jìn)一步包括存儲(chǔ)檢查電路，所述存儲(chǔ)檢查電路提供與所述數(shù)據(jù)回路相分離的路徑，通過(guò)該路徑可以針對(duì)沿著所述數(shù)據(jù)回路的第二節(jié)點(diǎn)處的數(shù)字值而檢查沿著所述數(shù)據(jù)回路的第一節(jié)點(diǎn)處的數(shù)字值。18.在直接轉(zhuǎn)換無(wú)線收發(fā)器中，其具有用于接收RF信號(hào)的天線，具有與所述天線相連接的輸入的混頻器，以及與劃分電路串聯(lián)的振蕩器，該振蕩器用于提供對(duì)應(yīng)于所述RF信號(hào)的載波頻率的頻率信號(hào)給所述混頻器，所述改進(jìn)包括所述劃分電路作為數(shù)字劃分電路，其包括至少兩個(gè)相對(duì)的計(jì)時(shí)存儲(chǔ)元件CME，它們沿著數(shù)據(jù)回路彼此相連接，每個(gè)CME具有與所述振蕩器的輸出相連接的輸入；以及存儲(chǔ)檢查電路，提供與所述數(shù)據(jù)回路相分離的路徑，通過(guò)該路徑可以針對(duì)沿著所述數(shù)據(jù)回路的第二節(jié)點(diǎn)處的數(shù)字值而檢查沿著所述數(shù)據(jù)回路的第一節(jié)點(diǎn)處的數(shù)字值。19.一種數(shù)字時(shí)鐘劃分器電路，包括沿著數(shù)據(jù)回路彼此相串聯(lián)的布置的多個(gè)計(jì)時(shí)反相器，數(shù)據(jù)回路的每個(gè)計(jì)時(shí)反相器在上升或者下降時(shí)鐘沿中之一上操作，所述上升或者下降時(shí)鐘沿中之一不同于每個(gè)相鄰計(jì)時(shí)反相器在其上操作的時(shí)鐘沿；存儲(chǔ)檢查子電路，連接在兩個(gè)非相鄰計(jì)時(shí)反相器的輸出之間，所述兩個(gè)非相鄰計(jì)時(shí)反相器在公共時(shí)鐘沿上操作用于比較所述輸出。20.—種用于劃分輸入時(shí)鐘信號(hào)的方法，包括施加時(shí)鐘信號(hào)給沿著數(shù)據(jù)回路彼此串聯(lián)的布置的多個(gè)存儲(chǔ)元件；在時(shí)鐘信號(hào)的每個(gè)沿上，沿著所述串聯(lián)的存儲(chǔ)元件移動(dòng)第一數(shù)據(jù)位，使所述第一數(shù)據(jù)位的值反相，以及移位所述第一數(shù)據(jù)位的相位；針對(duì)第二數(shù)據(jù)位的值檢查所述第一數(shù)據(jù)位的值，其中所述第二數(shù)據(jù)沿著所述數(shù)據(jù)回路的分離部分處的所述串聯(lián)的存儲(chǔ)元件而移動(dòng)；當(dāng)所述第一數(shù)據(jù)位到達(dá)沿著所述數(shù)據(jù)回路的輸出節(jié)點(diǎn)時(shí)，輸出所述第一數(shù)據(jù)位。21.根據(jù)權(quán)利要求20所述的方法，進(jìn)一步包括在檢查所述值之后，在下一個(gè)隨后的時(shí)鐘沿之前用所述第一數(shù)據(jù)位的反相版本代替所述第二數(shù)據(jù)位的值。22.—種時(shí)鐘劃分電路，包括數(shù)據(jù)電路，定義數(shù)據(jù)值沿其移動(dòng)的連續(xù)回路；第一和第二數(shù)字存儲(chǔ)裝置，其沿著所述數(shù)據(jù)電路而布置，用于暫時(shí)存儲(chǔ)所述數(shù)據(jù)值；能量輸入裝置，用于提供能量給所述第一和第二數(shù)字存儲(chǔ)裝置的每一個(gè)，因此將速度給予沿著所述數(shù)據(jù)電路的所述數(shù)據(jù)值移動(dòng)；以及檢查裝置，連接在與所述數(shù)據(jù)回路相分離的所述第一和第二數(shù)字存儲(chǔ)裝置之間，用于將存儲(chǔ)在所述第一和第二數(shù)字存儲(chǔ)裝置中的數(shù)據(jù)值相對(duì)于彼此保持在相同的相位和速度。23.根據(jù)權(quán)利要求22所述的時(shí)鐘劃分電路，其中所述第一和第二數(shù)字存儲(chǔ)裝置的每一個(gè)包括與笫二反相器相串聯(lián)的第一反相器，所述第一反相器在第一時(shí)鐘沿上啟動(dòng)，所述第二反相器在相對(duì)時(shí)鐘沿上啟動(dòng)；所述能量輸入裝置包括用于接收循環(huán)時(shí)鐘信號(hào)的輸入，其中每個(gè)脈沖定義所述第一和相對(duì)時(shí)鐘沿；所述檢查裝置包括一對(duì)反相器，每個(gè)反相器對(duì)同一時(shí)鐘沿敏感，布置在連續(xù)子回路中，所述子回路布置在位于所述第一數(shù)字存儲(chǔ)裝置的所述第一和第二反相器之間的節(jié)點(diǎn)和位于所述笫二數(shù)字存儲(chǔ)裝置的所述第一和第二反相器之間的節(jié)點(diǎn)之間。全文摘要公開(kāi)了一種用于劃分定時(shí)信號(hào)的數(shù)字劃分電路。存儲(chǔ)元件成相對(duì)的對(duì)地布置在數(shù)據(jù)回路的相對(duì)側(cè)。為每個(gè)存儲(chǔ)元件計(jì)時(shí)，以便改變存儲(chǔ)在每個(gè)時(shí)鐘脈沖上的數(shù)據(jù)位。沿著數(shù)據(jù)回路的至少兩個(gè)相對(duì)節(jié)點(diǎn)通過(guò)存儲(chǔ)內(nèi)容檢查MCC子電路彼此連接。MCC檢查節(jié)點(diǎn)之間期望的關(guān)系。如果所期望的關(guān)系存在，則數(shù)據(jù)值和相位在每個(gè)時(shí)鐘循環(huán)期間圍繞數(shù)據(jù)回路旋轉(zhuǎn)一個(gè)步長(zhǎng)。如果所期望的關(guān)系不存在，則一個(gè)節(jié)點(diǎn)上的數(shù)據(jù)值用于校正相對(duì)節(jié)點(diǎn)上的數(shù)據(jù)值，以便獲得期望的關(guān)系?；趪@數(shù)據(jù)回路的存儲(chǔ)元件的數(shù)量劃分時(shí)鐘信號(hào)，并且一部分或者所有相對(duì)的存儲(chǔ)元件可以通過(guò)MCC而連接。文檔編號(hào)H04B1/40GK101133555SQ200580048833公開(kāi)日2008年2月27日申請(qǐng)日期2005年12月13日優(yōu)先權(quán)日2005年1月12日發(fā)明者P·埃利奧申請(qǐng)人:諾基亞公司