專利名稱：電路的內(nèi)部電荷轉(zhuǎn)移的制作方法
技術(shù)領(lǐng)域：
本發(fā)明總體上涉及電路。更具體地說，本發(fā)明涉及(例如，數(shù)字)電路的電荷轉(zhuǎn)移。
背景技術(shù)：
在信息技術(shù)(IT)產(chǎn)業(yè)中，近來朝向能量效率更高的數(shù)據(jù)中心設(shè)計(jì)的趨勢(shì)成為重要課題，省電在電路學(xué)中也成為發(fā)展中的課題。省電中一個(gè)受到關(guān)注的領(lǐng)域是電路模式的改變，如，從正常模式改變到睡眠模式，反之亦然。具體地說，現(xiàn)在已經(jīng)有子系統(tǒng)級(jí)別的待機(jī) (睡眠模式)設(shè)計(jì)可供使用，但是目前的電路設(shè)計(jì)方法并不允許在電路級(jí)別上控制待機(jī)操作。此外，為了提高數(shù)字系統(tǒng)中的功率使用效率，必須能夠在睡眠模式及正常模式之間進(jìn)行快速切換。目前用于睡眠及喚醒的方法被實(shí)施為長期靜態(tài)策略。

發(fā)明內(nèi)容
除了其他功能以外，本發(fā)明使諸如數(shù)字電路之類的電路能夠在睡眠模式及正常模式之間快速轉(zhuǎn)變。本發(fā)明利用芯片內(nèi)部電荷轉(zhuǎn)移操作來使電路進(jìn)入快速睡眠。本發(fā)明減少了外部功率的涉入，而且本發(fā)明通過將電荷轉(zhuǎn)移限于電路內(nèi)來加速睡眠模式轉(zhuǎn)變時(shí)間。 本文陳述的本發(fā)明使用高級(jí)電路塊支持，且因此本發(fā)明適用于所有諸如數(shù)字電路之類的電路?？焖偎呒翱焖賳拘咽瓜到y(tǒng)的功率管理更敏捷。此功能性還最大化了功率性能并提供了能量效率更高的計(jì)算架構(gòu)。根據(jù)本發(fā)明的電路可包括電源電壓節(jié)點(diǎn)；接地電壓節(jié)點(diǎn)；一組背柵電壓節(jié)點(diǎn)；以及電荷轉(zhuǎn)移機(jī)構(gòu)，其與所述電源電壓節(jié)點(diǎn)、所述接地電壓節(jié)點(diǎn)以及所述一組背柵電壓節(jié)點(diǎn)耦合，所述電荷轉(zhuǎn)移機(jī)構(gòu)配置為在所述電源電壓節(jié)點(diǎn)、所述接地電壓節(jié)點(diǎn)以及所述一組背柵電壓節(jié)點(diǎn)之間轉(zhuǎn)移電荷。這允許電路的迅速喚醒和/或睡眠及較低的功耗。
本發(fā)明的第一方面提供了一種電路，包含電源電壓節(jié)點(diǎn)；接地電壓節(jié)點(diǎn)；一組背柵電壓節(jié)點(diǎn)；以及電荷轉(zhuǎn)移機(jī)構(gòu)，其與所述電源電壓節(jié)點(diǎn)、所述接地電壓節(jié)點(diǎn)以及所述一組背柵電壓節(jié)點(diǎn)耦合，所述電荷轉(zhuǎn)移機(jī)構(gòu)配置為在所述電源電壓節(jié)點(diǎn)、所述接地電壓節(jié)點(diǎn)以及所述一組背柵電壓節(jié)點(diǎn)之間轉(zhuǎn)移電荷。本發(fā)明的第二方面提供了一種數(shù)字電路，包含電源電壓節(jié)點(diǎn)；接地電壓節(jié)點(diǎn)； PFET背柵電壓節(jié)點(diǎn)；NFET背柵電壓節(jié)點(diǎn)；以及一組開關(guān)，其與所述一組背柵電壓節(jié)點(diǎn)、所述電源電壓節(jié)點(diǎn)以及所述接地電壓節(jié)點(diǎn)耦合，所述一組開關(guān)配置為在所述電源電壓節(jié)點(diǎn)與所述接地電壓節(jié)點(diǎn)之間轉(zhuǎn)移電荷；在所述PFET背柵電壓節(jié)點(diǎn)與所述電源電壓節(jié)點(diǎn)之間轉(zhuǎn)移電荷，及在所述NFET背柵電壓節(jié)點(diǎn)與所述接地電壓節(jié)點(diǎn)之間轉(zhuǎn)移電荷。本發(fā)明的第三方面提供了一種轉(zhuǎn)移電路中的電荷的方法，包含將電源電壓電荷從電源電壓節(jié)點(diǎn)轉(zhuǎn)移至接地電壓節(jié)點(diǎn)以使所述電路進(jìn)入睡眠模式；以及將背柵電壓電荷從一組背柵電壓節(jié)點(diǎn)轉(zhuǎn)移至所述電源電壓節(jié)點(diǎn)和所述接地電壓節(jié)點(diǎn)以使所述電路退出睡眠模式。本發(fā)明的第四方面提供了一種改變數(shù)字電路的模式的方法，包含閉合所述數(shù)字電路中的第一開關(guān)；使用所述第一開關(guān)將電源電壓電荷從電源電壓節(jié)點(diǎn)轉(zhuǎn)移至接地電壓節(jié)點(diǎn)以使所述數(shù)字電路進(jìn)入睡眠模式；斷開所述第一開關(guān)；閉合所述數(shù)字電路中的第二開關(guān)及第三開關(guān)；以及使用所述第二開關(guān)及所述第三開關(guān)將背柵電壓電荷從一組背柵電壓節(jié)點(diǎn)轉(zhuǎn)移至所述電源電壓節(jié)點(diǎn)及所述接地電壓節(jié)點(diǎn)以使所述數(shù)字電路退出睡眠模式。


結(jié)合附圖參考本發(fā)明各種方面的詳細(xì)說明，可容易地理解本發(fā)明的這些及其他特性，其中圖1示出了一種電路；圖2示出了一種使電路進(jìn)入及退出睡眠模式的方法；圖3示出了根據(jù)本發(fā)明的電荷轉(zhuǎn)移機(jī)構(gòu)的示意圖；圖4示出了一種使用圖3中根據(jù)本發(fā)明的示意圖使電路進(jìn)入睡眠模式的方法；圖5示出了一種使用圖3中根據(jù)本發(fā)明的示意圖使電路退出睡眠模式的方法；以及圖6示出了常規(guī)方法與本發(fā)明的方法相對(duì)照的結(jié)果。附圖無需成比例。附圖只是示意性的表示，并非旨在描繪本發(fā)明的特定參數(shù)。附圖旨在只是示出本發(fā)明的典型實(shí)施例，因此不應(yīng)被看作限制本發(fā)明的范圍。在附圖中，相同的標(biāo)號(hào)表示相同的元素。
具體實(shí)施例方式如上文所指出的(除了其他功能以外)，本發(fā)明使諸如數(shù)字電路之類的電路能夠在睡眠模式及正常模式之間快速轉(zhuǎn)變。本發(fā)明利用芯片內(nèi)部電荷轉(zhuǎn)移操作來使電路進(jìn)入快速睡眠。本發(fā)明減少了外部功率的涉入，而且本發(fā)明通過將電荷轉(zhuǎn)移限于電路內(nèi)來加速睡眠模式轉(zhuǎn)變時(shí)間。本文陳述的本發(fā)明使用高級(jí)電路塊支持，且因此本發(fā)明適用于所有諸如數(shù)字電路之類的電路?？焖偎呒翱焖賳拘咽瓜到y(tǒng)的功率管理更敏捷。此功能性還最大化了功率性能并提供了能量效率更高的計(jì)算架構(gòu)。除了其他項(xiàng)目以外，根據(jù)本發(fā)明的電路可包括電源電壓節(jié)點(diǎn)；接地電壓節(jié)點(diǎn)；一組背柵電壓節(jié)點(diǎn)；以及電荷轉(zhuǎn)移機(jī)構(gòu)，其與所述電源電壓節(jié)點(diǎn)、所述接地電壓節(jié)點(diǎn)以及所述一組背柵電壓節(jié)點(diǎn)耦合，所述電荷轉(zhuǎn)移機(jī)構(gòu)配置為在所述電源電壓節(jié)點(diǎn)、所述接地電壓節(jié)點(diǎn)以及所述一組背柵電壓節(jié)點(diǎn)之間轉(zhuǎn)移電荷。這允許電路的迅速喚醒和/或睡眠及較低的功耗?，F(xiàn)在參考圖1，其中示出了電路10。如所示出的，電路10包含芯片12、電壓漏極 (VDD) 14、接地漏極(GND) 16、電壓源18、邏輯系統(tǒng)20、電感器22A-D、電阻器24A-D及電源洸和觀。圖2示出了一種使電路10進(jìn)入及退出睡眠模式的方法。如圖所示，所述方法示出了電壓控制節(jié)點(diǎn)30、接地控制節(jié)點(diǎn)32、PFET背柵控制節(jié)點(diǎn)34、NFET背柵控制節(jié)點(diǎn)36及CMOS 反相器38。在此方法下，所有電壓電平控件均由外部供電。因此，在睡眠及喚醒之間的轉(zhuǎn)變涉及外部功率尖波(spike)。本發(fā)明通過提供內(nèi)部電荷轉(zhuǎn)移機(jī)構(gòu)來解決這些問題，使得電壓電平控制由內(nèi)部供電。參考圖3，詳細(xì)示出了內(nèi)部電荷轉(zhuǎn)移機(jī)構(gòu)。應(yīng)理解，本發(fā)明的電路可包括圖1的部分或全部組件(連同附加和/或改變的特性)。另外，圖1及3通常涉及數(shù)字電路，盡管并非必然如此。在任何情況下，如所示出的，電路40包括電源電壓節(jié)點(diǎn)42、接地電壓節(jié)點(diǎn)44、PFET 背柵電壓節(jié)點(diǎn)46、NFET背柵電壓節(jié)點(diǎn)48以及反相器(數(shù)字邏輯系統(tǒng)50)。還示出了一組 (至少一個(gè))開關(guān)52A-C，其將這些組件耦合在一起，用作電路40的內(nèi)部電荷轉(zhuǎn)移機(jī)構(gòu)。開關(guān)52A置于電源電壓節(jié)點(diǎn)42與接地電壓節(jié)點(diǎn)44之間。開關(guān)52B-C分別置于PFET背柵電壓控制節(jié)點(diǎn)46與電源電壓節(jié)點(diǎn)42之間及置于NFET背柵電壓控制節(jié)點(diǎn)48及接地電壓節(jié)點(diǎn) 44之間。因此，一組開關(guān)使以下組件直接耦合在一起電源電壓節(jié)點(diǎn)42及接地電壓節(jié)點(diǎn)44 ； PFET背柵電壓節(jié)點(diǎn)46及電源電壓節(jié)點(diǎn)42 ；以及NFET背柵電壓節(jié)點(diǎn)48及接地電壓節(jié)點(diǎn)44。所述一組開關(guān)52A-C的功能將具體參考圖4-5來說明。首先參考圖4，當(dāng)需要使電路40進(jìn)入睡眠模式時(shí)，閉合開關(guān)52A。此時(shí)，在電源電壓節(jié)點(diǎn)42中的電荷在內(nèi)部被轉(zhuǎn)移至接地電壓節(jié)點(diǎn)44，直到節(jié)點(diǎn)44達(dá)到為低功率電路操作預(yù)先定義或適應(yīng)性定義的VDD-GND 差。VDD-GND縮減減少待機(jī)功率，并且其余背柵反向偏壓增強(qiáng)甚至更低的泄漏功率。圖5示出了涉及從睡眠模式進(jìn)入正常模式的機(jī)構(gòu)。如所示出的，開關(guān)52A敞開，而開關(guān)52B-C閉合。 開關(guān)52B-C的閉合致使電荷從PFET背柵電壓節(jié)點(diǎn)46轉(zhuǎn)移至電源電壓節(jié)點(diǎn)42 ；及從NFET 背柵電壓節(jié)點(diǎn)48轉(zhuǎn)移至接地電壓節(jié)點(diǎn)44。此內(nèi)部電荷轉(zhuǎn)移在若干納秒內(nèi)即可提供50%的性能。圖6示出了圖2的常規(guī)方法的結(jié)果以及圖1、3至5的本發(fā)明方法的結(jié)果。如所示出的，常規(guī)方法在轉(zhuǎn)變模式時(shí)歷時(shí)超過150納秒，而本發(fā)明的方法則歷時(shí)不到20納秒。除了其他優(yōu)點(diǎn)，本發(fā)明還提供以下優(yōu)點(diǎn)-快速及高效率的睡眠/活動(dòng)模式轉(zhuǎn)變管理方法-最小電流尖波-快速睡眠模式轉(zhuǎn)變-沒有電流尖波，完全在內(nèi)部進(jìn)行-快速喚醒-50%內(nèi)部，無電流尖波-50%外部，逐漸供電的最小尖波-對(duì)器件損壞較小
-避免存儲(chǔ)器內(nèi)容污染-在20納秒內(nèi)快7倍以上的睡眠模式-適用于一般的數(shù)字電路-展現(xiàn)優(yōu)化高性能/功率高效數(shù)字系統(tǒng)的方式。出于示例和說明目的給出了對(duì)本發(fā)明的各方面的以上描述。所述描述并非旨在是窮舉的或是將本發(fā)明限于所公開的精確形式，顯而易見的是，可以做出許多修改和變化。對(duì)本領(lǐng)域技術(shù)人員顯而易見的此類修改和變化旨在被包括在如所附權(quán)利要求限定的本發(fā)明的范圍之內(nèi)。
權(quán)利要求
1.一種電路，包含電源電壓節(jié)點(diǎn)；接地電壓節(jié)點(diǎn)；一組背柵電壓節(jié)點(diǎn)；以及電荷轉(zhuǎn)移機(jī)構(gòu)，其與所述電源電壓節(jié)點(diǎn)、所述接地電壓節(jié)點(diǎn)以及所述一組背柵電壓節(jié)點(diǎn)耦合，所述電荷轉(zhuǎn)移機(jī)構(gòu)配置為在所述電源電壓節(jié)點(diǎn)、所述接地電壓節(jié)點(diǎn)以及所述一組背柵電壓節(jié)點(diǎn)之間轉(zhuǎn)移電荷。
2.如權(quán)利要求1中所述的電路，所述電荷轉(zhuǎn)移機(jī)構(gòu)配置為將電荷從所述電源電壓節(jié)點(diǎn)轉(zhuǎn)移至所述接地電壓節(jié)點(diǎn)以使所述電路進(jìn)入睡眠模式。
3.如權(quán)利要求1中所述的電路，所述電荷轉(zhuǎn)移機(jī)構(gòu)配置為將電荷從所述一組背柵電壓節(jié)點(diǎn)轉(zhuǎn)移至所述接地電壓節(jié)點(diǎn)和所述電源電壓節(jié)點(diǎn)以使所述電路退出睡眠模式。
4.如權(quán)利要求1中所述的電路，還包含與所述一組背柵電壓節(jié)點(diǎn)、所述電源電壓節(jié)點(diǎn)以及所述接地電壓節(jié)點(diǎn)通信的邏輯系統(tǒng)。
5.如權(quán)利要求1中所述的電路，所述電荷轉(zhuǎn)移機(jī)構(gòu)包含一組開關(guān)，所述一組開關(guān)在閉合時(shí)將所述一組背柵電壓節(jié)點(diǎn)、所述電源電壓節(jié)點(diǎn)以及所述接地電壓節(jié)點(diǎn)耦合在一起。
6.如權(quán)利要求5中所述的電路，所述一組背柵電壓節(jié)點(diǎn)包含PFET背柵電壓節(jié)點(diǎn)和 NFET背柵電壓節(jié)點(diǎn)。
7.如權(quán)利要求6中所述的電路，所述一組開關(guān)包含置于所述電源電壓節(jié)點(diǎn)與所述接地電壓節(jié)點(diǎn)之間的第一開關(guān)；置于所述PFET背柵電壓節(jié)點(diǎn)與所述電源電壓節(jié)點(diǎn)之間的第二開關(guān)；以及置于所述NFET背柵電壓節(jié)點(diǎn)與所述接地電壓節(jié)點(diǎn)之間的第三開關(guān)。
8.如權(quán)利要求7中所述的數(shù)字電路，所述一組開關(guān)轉(zhuǎn)移電荷以使所述數(shù)字電路進(jìn)入和退出睡眠模式。
9.一種轉(zhuǎn)移電路中的電荷的方法，包含將電源電壓電荷從電源電壓節(jié)點(diǎn)轉(zhuǎn)移至接地電壓節(jié)點(diǎn)以使所述電路進(jìn)入睡眠模式；以及將背柵電壓電荷從一組背柵電壓節(jié)點(diǎn)轉(zhuǎn)移至所述電源電壓節(jié)點(diǎn)和所述接地電壓節(jié)點(diǎn)以使所述電路退出睡眠模式。
10.如權(quán)利要求9中所述的方法，還包含與所述一組背柵電壓節(jié)點(diǎn)、所述電源電壓節(jié)點(diǎn)以及所述接地電壓節(jié)點(diǎn)通信的邏輯系統(tǒng)。
11.如權(quán)利要求9中所述的方法，經(jīng)由所述電路中的一組開關(guān)實(shí)現(xiàn)所述電源電壓電荷和所述背柵電壓電荷的轉(zhuǎn)移，所述一組開關(guān)將所述一組背柵電壓節(jié)點(diǎn)、所述電源電壓節(jié)點(diǎn)以及所述接地電壓節(jié)點(diǎn)耦合在一起。
12.如權(quán)利要求11中所述的方法，所述一組背柵電壓節(jié)點(diǎn)包含PFET背柵電壓節(jié)點(diǎn)和 NFET背柵電壓節(jié)點(diǎn)。
13.如權(quán)利要求12中所述的方法，所述一組開關(guān)包含置于所述電源電壓節(jié)點(diǎn)與所述接地電壓節(jié)點(diǎn)之間的第一開關(guān)；置于所述PFET背柵電壓節(jié)點(diǎn)與所述電源電壓節(jié)點(diǎn)之間的第二開關(guān)；以及置于所述NFET背柵電壓節(jié)點(diǎn)與所述接地電壓節(jié)點(diǎn)之間的第三開關(guān)。
14.如權(quán)利要求13中所述的方法，所述電源電壓電荷的轉(zhuǎn)移包含閉合所述第一開關(guān)。
15.如權(quán)利要求13中所述的方法，所述背柵電壓電荷的轉(zhuǎn)移包含閉合所述第二開關(guān)和所述第三開關(guān)。
全文摘要
本發(fā)明使諸如數(shù)字電路之類的電路能夠在睡眠模式及正常模式之間快速轉(zhuǎn)變。本發(fā)明利用芯片內(nèi)部電荷轉(zhuǎn)移操作來使電路進(jìn)入快速睡眠。本發(fā)明減少了外部功率的涉入，而且本發(fā)明通過將電荷轉(zhuǎn)移限于電路內(nèi)來加速睡眠模式轉(zhuǎn)變時(shí)間。快速睡眠及快速喚醒使系統(tǒng)的功率管理更有效。此功能性還最大化了功率性能并提供了能量效率更高的計(jì)算架構(gòu)。
文檔編號(hào)H03K19/00GK102224677SQ200980146312
公開日2011年10月19日 申請(qǐng)日期2009年9月9日 優(yōu)先權(quán)日2008年11月21日
發(fā)明者C·肖, D·金, E·K·科爾賓, M·J·金 申請(qǐng)人:國際商業(yè)機(jī)器公司