專(zhuān)利名稱(chēng)：電子器件、配置可重編程邏輯元件的方法及圖像形成裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及電子器件、配置可重編程邏輯元件的方法以及圖像形成裝置。
背景技術(shù)：
已知諸如PGA (可編程門(mén)陣列)、FPGA (現(xiàn)場(chǎng)可編程門(mén)陣列)、CPLD (復(fù)雜可編程邏 輯器件)以及DRP(動(dòng)態(tài)可重配置處理器)等使用可重編程邏輯元件的電子器件。通過(guò)輸 入電信號(hào)可在事后對(duì)包括在這種可重編程邏輯元件中的邏輯電路重寫(xiě)。因此，這種元件具 有高通用性和功能可更新的優(yōu)點(diǎn)。 例如，日本專(zhuān)利No. 3644590(對(duì)應(yīng)于美國(guó)專(zhuān)利No. 6，976， 118)披露了一種包括 PROM(可編程ROM) 、 EEPROM(電可擦除可編程ROM)以及FPGA的電子器件。當(dāng)對(duì)該電子器 件供電時(shí)，基于存儲(chǔ)在PROM中的數(shù)據(jù)配置(初始化)FPGA，之后基于存儲(chǔ)在EEPROM中的數(shù) 據(jù)再度配置FPGA。 此外，JP 2004-21867A披露了一種包括閃存、配置控制器以及FPGA的電子器件。 當(dāng)對(duì)該電子器件供電時(shí)，配置控制器基于存儲(chǔ)在閃存中的數(shù)據(jù)來(lái)配置FPGA。

發(fā)明內(nèi)容
本發(fā)明的目的在于在使用可重編程邏輯元件的電子器件中跳讀配置數(shù)據(jù)而將啞 數(shù)據(jù)寫(xiě)入可重編程邏輯元件。 [1]根據(jù)本發(fā)明的一方面，提供一種電子器件，其包括可重編程邏輯元件、配置數(shù) 據(jù)存儲(chǔ)器、讀取部分、鵬數(shù)據(jù)生成部分、跳讀判斷部分、寫(xiě)入部分以及控制部分。所述配置數(shù) 據(jù)存儲(chǔ)器存儲(chǔ)用于所述可重編程邏輯元件的配置數(shù)據(jù)。所述讀取部分從所述配置數(shù)據(jù)存儲(chǔ) 器中依次讀取所述配置數(shù)據(jù)。所述鵬數(shù)據(jù)生成部分生成鵬數(shù)據(jù)。所述跳讀判斷部分判斷是 否跳讀所述配置數(shù)據(jù)。所述寫(xiě)入部分將所述配置數(shù)據(jù)或所述啞數(shù)據(jù)寫(xiě)入所述可重編程邏輯 元件。如果所述跳讀判斷部分判定將跳讀所述配置數(shù)據(jù)，則所述控制部分進(jìn)行控制以將由 所述鵬數(shù)據(jù)生成部分生成的所述鵬數(shù)據(jù)發(fā)送到所述寫(xiě)入部分。 根據(jù)第[1]項(xiàng)所述的構(gòu)造，可以跳讀所述配置數(shù)據(jù)而將所述啞數(shù)據(jù)寫(xiě)入所述可重 編程邏輯元件。 [2]在根據(jù)第[1]項(xiàng)所述的電子器件中，如果所述跳讀判斷部分判定不跳讀所述 配置數(shù)據(jù)，則所述控制部分可進(jìn)行控制以將由所述讀取部分讀取的所述配置數(shù)據(jù)發(fā)送到所 述寫(xiě)入部分。 根據(jù)第[2]項(xiàng)所述的構(gòu)造，與所述電子器件連接的裝置可以識(shí)別所述電子器件而 無(wú)需所述電子器件讀取全部配置數(shù)據(jù)。 [3]在根據(jù)第[2]項(xiàng)所述的電子器件中，所述控制部分可執(zhí)行控制以使得在將包 括所述啞數(shù)據(jù)的第一配置數(shù)據(jù)寫(xiě)入所述可重編程邏輯元件之后，將不同于所述第一配置數(shù) 據(jù)的第二配置數(shù)據(jù)寫(xiě)入所述可重編程邏輯元件。 根據(jù)第[3]項(xiàng)所述的構(gòu)造，在與所述電子器件連接的所述裝置能夠識(shí)別所述電子
3器件之后，可在所述可重編程邏輯元件上構(gòu)建邏輯。 [4]在根據(jù)第[3]項(xiàng)所述的電子器件中，所述配置數(shù)據(jù)存儲(chǔ)器可存儲(chǔ)所述第二配 置數(shù)據(jù)并且不存儲(chǔ)所述第一配置數(shù)據(jù)。 根據(jù)第[4]項(xiàng)所述的構(gòu)造，不需要準(zhǔn)備所述第一配置數(shù)據(jù)。 [5]在根據(jù)第[4]項(xiàng)所述的電子器件中，所述配置數(shù)據(jù)存儲(chǔ)器可存儲(chǔ)用于檢查所 述第一配置數(shù)據(jù)是否已正常寫(xiě)入所述可重編程邏輯元件的數(shù)據(jù)。 根據(jù)第[5]項(xiàng)所述的構(gòu)造，即使在所述可重編程邏輯元件檢查是否已正常寫(xiě)入所 述配置數(shù)據(jù)的情況下，也不需要準(zhǔn)備所述第一配置數(shù)據(jù)。 [6]在根據(jù)第[3]項(xiàng)所述的電子器件中，所述控制部分可部分地執(zhí)行所述第二配
置數(shù)據(jù)的寫(xiě)入，以覆蓋包含在所述第一配置數(shù)據(jù)中的所述啞數(shù)據(jù)的至少一部分。 根據(jù)第[6]項(xiàng)所述的構(gòu)造，在與所述電子器件連接的所述裝置能夠識(shí)別所述電子
器件之后，在所述可重編程邏輯元件上構(gòu)建邏輯。 [7]根據(jù)第[1]項(xiàng)所述的電子器件還可包括跳讀信息存儲(chǔ)器，其存儲(chǔ)表示跳讀所 述配置數(shù)據(jù)的位置的跳讀信息。所述跳讀判斷部分可基于存儲(chǔ)在所述跳讀信息存儲(chǔ)器中的 所述跳讀信息來(lái)判斷是否跳讀所述配置數(shù)據(jù)。 根據(jù)第[7]項(xiàng)所述的構(gòu)造，可以任意地設(shè)定跳讀所述配置數(shù)據(jù)的位置。 [8]在根據(jù)第[1]項(xiàng)所述的電子器件中，所述跳讀判斷部分可基于由所述讀取部
分讀取的所述配置數(shù)據(jù)來(lái)判斷是否跳讀所述配置數(shù)據(jù)。 根據(jù)第[8]項(xiàng)所述的構(gòu)造，可以自動(dòng)地識(shí)別跳讀所述配置數(shù)據(jù)的位置。 [9]根據(jù)本發(fā)明的另一方面，提供一種配置可重編程邏輯元件的方法，其包括依
次讀取用于所述可重編程邏輯元件的配置數(shù)據(jù)；判斷是否跳讀所述配置數(shù)據(jù)；如果判定將
跳讀所述配置數(shù)據(jù)，則生成啞數(shù)據(jù)并且將所生成的啞數(shù)據(jù)寫(xiě)入所述可重編程邏輯元件；以
及如果判定不跳讀所述配置數(shù)據(jù)，則將所讀取的配置數(shù)據(jù)寫(xiě)入所述可重編程邏輯元件。 根據(jù)第[9]項(xiàng)所述的方法，可以跳讀所述配置數(shù)據(jù)而將所述啞數(shù)據(jù)寫(xiě)入所述可重
編程邏輯元件。 [10]根據(jù)本發(fā)明的另一方面，提供一種圖像形成裝置，其包括根據(jù)第[1]項(xiàng)所述 的電子器件。 根據(jù)第[10]項(xiàng)所述的構(gòu)造，可以在事后重寫(xiě)用于實(shí)現(xiàn)所述圖像形成裝置功能的 邏輯電路。


下面，將基于附圖詳細(xì)地說(shuō)明本發(fā)明的示例性實(shí)施例，其中
圖1為示出根據(jù)示例性實(shí)施例1的電子器件的示意圖；
圖2為電子器件的功能框圖； 圖3為示出存儲(chǔ)在非易失性存儲(chǔ)器中的配置數(shù)據(jù)的示圖；
圖4為根據(jù)示例性實(shí)施例2的電子器件的功能框圖；以及 圖5為示出存儲(chǔ)在根據(jù)示例性實(shí)施例3的電子器件的非易失性存儲(chǔ)器中的配置數(shù) 據(jù)的示圖。
具體實(shí)施例方式
圖1為示出根據(jù)本發(fā)明示例性實(shí)施例1的電子器件1的示意圖。
電子器件1為PCI E鄧ress卡。用作可重編程邏輯元件的FPGA3、非易失性存儲(chǔ)器 4、控制器5以及端子6安裝在基板2上以便通過(guò)印制布線(xiàn)(未示出)相互連接。附圖標(biāo)記 7表示用于將電子器件1裝載到計(jì)算機(jī)上的托架。盡管在基板2上另外安裝有其他各種電 子部件，但那些部件是公知的，因此這里不進(jìn)行說(shuō)明。在本示例性實(shí)施例中，假定電子器件 1和可重編程邏輯元件分別為PCI E鄧ress卡和FPGA。注意到，為了說(shuō)明的目的只示例出 PCI Express卡和FPGA，而本發(fā)明不限于此。 非易失性存儲(chǔ)器4用作存儲(chǔ)用于FPGA 3的配置數(shù)據(jù)的配置數(shù)據(jù)存儲(chǔ)器。可以使 用諸如閃存等各種PR0M和EEPR0M中的任何一種作為非易失性存儲(chǔ)器4。無(wú)需說(shuō)明，非易失 性存儲(chǔ)器4可以為通常的ROM。 控制器5為當(dāng)對(duì)電子器件1供電時(shí)配置FPGA 3的電子電路。后面將詳細(xì)地說(shuō)明 在控制器5中執(zhí)行的操作。 端子6為符合PCI E鄧ress標(biāo)準(zhǔn)的端子并且用于與計(jì)算機(jī)連接。在本示例性實(shí)施 例中，示例性地示出了 PCI E鄧ress x16卡。然而，本發(fā)明不限于此?？梢允褂弥T如xl、x4 或x8等具有任意通道數(shù)的卡。此外，本發(fā)明不限于PCI E鄧ress標(biāo)準(zhǔn)。端子6可符合諸如 PCI標(biāo)準(zhǔn)、Card Bus標(biāo)準(zhǔn)或Express Card標(biāo)準(zhǔn)等應(yīng)當(dāng)在規(guī)定時(shí)間內(nèi)完成配置的任何標(biāo)準(zhǔn)。
圖2為電子器件1的功能框圖。 由圖2中的虛線(xiàn)包圍的部分對(duì)應(yīng)于控制器5。該部分包括讀取部分51，其從非易 失性存儲(chǔ)器4中依次讀取配置數(shù)據(jù)；鵬數(shù)據(jù)生成部分52，其生成鵬數(shù)據(jù)；寫(xiě)入部分53，其將 配置數(shù)據(jù)或鵬數(shù)據(jù)寫(xiě)入FGPA 3 ;控制部分54 ;跳讀判斷部分55，其判斷是否跳讀配置數(shù)據(jù)； 以及跳讀信息存儲(chǔ)器56，其存儲(chǔ)待跳讀的配置數(shù)據(jù)的位置。通過(guò)在控制器5內(nèi)部運(yùn)行的程 序來(lái)虛擬地實(shí)現(xiàn)這些功能框，并且這些功能框不一定在物理上是可彼此分離的。注意到，可 將程序預(yù)先存儲(chǔ)在控制器5中，或者可以將程序記錄在諸如磁記錄介質(zhì)(例如，磁帶等)或 光學(xué)記錄介質(zhì)(例如，光盤(pán)等)等任意信息記錄介質(zhì)上來(lái)提供該程序，或者可以將程序提供 為計(jì)算機(jī)可讀電信號(hào)。 圖3為示出存儲(chǔ)在非易失性存儲(chǔ)器4中的配置數(shù)據(jù)的示圖。 在本示例性實(shí)施例中，非易失性存儲(chǔ)器4存儲(chǔ)有第一配置數(shù)據(jù)41和第二配置數(shù)據(jù) 42。第一配置數(shù)據(jù)41包括報(bào)頭區(qū)域41a、識(shí)別邏輯區(qū)域41b、啞數(shù)據(jù)區(qū)域41c以及腳注區(qū)域 41d。第二配置數(shù)據(jù)42包括報(bào)頭區(qū)域42a、識(shí)別邏輯區(qū)域42b、功能邏輯區(qū)域42c以及腳注 區(qū)域42d。 報(bào)頭區(qū)域41a和42a分別為包含將配置數(shù)據(jù)寫(xiě)入FPGA 3所需要的數(shù)據(jù)的區(qū)域。識(shí) 別邏輯區(qū)域41b和42b分別為包含這樣的數(shù)據(jù)的區(qū)域S卩，用于構(gòu)建與電子器件l連接的裝 置(例如，本示例性實(shí)施例中的計(jì)算機(jī))來(lái)識(shí)別電子器件l所需的邏輯的數(shù)據(jù)。當(dāng)將包含 在識(shí)別邏輯區(qū)域41b或42b中的數(shù)據(jù)寫(xiě)入FPGA 3時(shí)，電子器件1開(kāi)始響應(yīng)從所連接的裝置 供應(yīng)的信號(hào)并且被所連接的裝置正常識(shí)別。 啞數(shù)據(jù)區(qū)域41c為包含用于構(gòu)建邏輯以使得包括該邏輯的FPGA 3不用于執(zhí)行特 定功能的數(shù)據(jù)的區(qū)域。在本示例性實(shí)施例中，將通過(guò)重復(fù)用于構(gòu)建使FPGA 3不執(zhí)行任何功 能的邏輯(例如稱(chēng)作NOP(無(wú)操作)或空設(shè)計(jì)(null design))的數(shù)據(jù)而得到的數(shù)據(jù)用作這種數(shù)據(jù)。不言而喻，可將用于構(gòu)建任何邏輯的數(shù)據(jù)用作啞數(shù)據(jù)。在任何情況下，由包含在啞 數(shù)據(jù)區(qū)域41c中的數(shù)據(jù)構(gòu)建的邏輯不用作發(fā)揮任何功能的邏輯。包含在啞數(shù)據(jù)區(qū)域41c中 的數(shù)據(jù)可以通過(guò)重復(fù)具有諸如NOP等小尺寸的數(shù)據(jù)而得到的數(shù)據(jù)，或者可以是可由一些算 法生成的數(shù)據(jù)。第一配置數(shù)據(jù)41中的啞數(shù)據(jù)區(qū)域41c的起始位置和結(jié)束位置預(yù)先存儲(chǔ)在 跳讀信息存儲(chǔ)器56中。 功能邏輯區(qū)域42c為包含用于構(gòu)建使FPGA 3發(fā)揮特定功能的邏輯的數(shù)據(jù)的區(qū)域。 當(dāng)將包含在功能邏輯區(qū)域42c中的數(shù)據(jù)寫(xiě)入FPGA 3時(shí)，電子器件1發(fā)揮特定功能。
腳注區(qū)域41d和42d分別為包含結(jié)束將配置數(shù)據(jù)寫(xiě)入FPGA 3所需的數(shù)據(jù)的區(qū)域。 腳注區(qū)域41d和42d分別包含諸如校驗(yàn)和或CRC(循環(huán)冗余校驗(yàn))碼等用于檢查數(shù)據(jù)是否 已正常寫(xiě)入FPGA 3的數(shù)據(jù)。 在本示例性實(shí)施例中，包含在報(bào)頭區(qū)域41a和42a中的數(shù)據(jù)以及包含在識(shí)別邏輯 區(qū)域41b和42b中的數(shù)據(jù)在第一配置數(shù)據(jù)41和第二配置數(shù)據(jù)42中通用。由于包含在啞數(shù) 據(jù)區(qū)域41c中的數(shù)據(jù)不同于包含在功能邏輯區(qū)域42c中的數(shù)據(jù)，因此包含在腳注區(qū)域41d 和42d中的數(shù)據(jù)彼此不相同。 接下來(lái)，將參考圖2和圖3說(shuō)明在配置時(shí)執(zhí)行的電子器件1的操作。
首先，當(dāng)對(duì)電子器件1供電時(shí)，控制部分54控制讀取部分51以使其從非易失性存 儲(chǔ)器4中依次讀取第一配置數(shù)據(jù)41并且將所讀取的數(shù)據(jù)發(fā)送到寫(xiě)入部分53。寫(xiě)入部分53 將所接收到的數(shù)據(jù)寫(xiě)入FPGA 3。由此，將第一配置數(shù)據(jù)41從其開(kāi)頭依次寫(xiě)入FPGA 3。
另一方面，跳讀判斷部分55從跳讀信息存儲(chǔ)器56中讀取跳讀第一配置數(shù)據(jù)41的 位置，即，啞數(shù)據(jù)區(qū)域41c在第一配置數(shù)據(jù)41中的位置，并且判斷讀取部分51將要讀取的 數(shù)據(jù)是否為待跳讀的數(shù)據(jù)，即包含在鵬數(shù)據(jù)區(qū)域41c中的數(shù)據(jù)。然后，跳讀判斷部分55將 判斷結(jié)果通知給控制部分54。 在跳讀判斷部分55仍舊判定不跳讀第一配置數(shù)據(jù)41的期間，控制部分54允許讀 取部分51進(jìn)行讀取。結(jié)果，從非易失性存儲(chǔ)器4中讀取包含在報(bào)頭區(qū)域41a中的數(shù)據(jù)和包 含在識(shí)別邏輯區(qū)域41b中的數(shù)據(jù)并且將這些數(shù)據(jù)寫(xiě)入FPGA 3。 另一方面，如果跳讀判斷部分55判定將跳讀第一配置數(shù)據(jù)41 ，則控制部分54停止 讀取部分51的讀取，并且進(jìn)行控制以將啞數(shù)據(jù)生成部分52所生成的啞數(shù)據(jù)發(fā)送到寫(xiě)入部 分53。 鵬數(shù)據(jù)生成部分52重復(fù)生成構(gòu)成N0P的數(shù)據(jù)作為鵬數(shù)據(jù)。從而，在跳讀判斷部分 55仍舊判定將跳讀第一配置數(shù)據(jù)41的期間，將構(gòu)成NOP的數(shù)據(jù)重復(fù)寫(xiě)入FPGA 3。如此寫(xiě) 入的數(shù)據(jù)變得與包含在啞數(shù)據(jù)區(qū)域41c中的數(shù)據(jù)相同。無(wú)需說(shuō)明，如果包含在啞數(shù)據(jù)區(qū)域 41c中的數(shù)據(jù)不是N0P，則啞數(shù)據(jù)生成部分52生成與包含在啞數(shù)據(jù)區(qū)域41c中的數(shù)據(jù)相同 的數(shù)據(jù)。 如果跳讀判斷部分55再次判定不跳讀第一配置數(shù)據(jù)41，則控制部分54控制讀取 部分51以使其讀取來(lái)自非易失性存儲(chǔ)器4的數(shù)據(jù)，即包含在腳注區(qū)域41d中的數(shù)據(jù)，并且 將所讀取的數(shù)據(jù)發(fā)送到寫(xiě)入部分53。 當(dāng)以此方式將第一配置數(shù)據(jù)41寫(xiě)入FPGA 3時(shí)，F(xiàn)PGA 3檢查是否已正常寫(xiě)入數(shù)據(jù)。 如果檢查結(jié)果顯示已正常寫(xiě)入數(shù)據(jù)，則使電子器件1達(dá)到可由所連接的裝置識(shí)別的狀態(tài)。
從上述說(shuō)明中可以理解，如果跳讀判斷部分55判定將跳讀第一配置數(shù)據(jù)41，則控制器5將由控制器的啞數(shù)據(jù)生成部分52生成的啞數(shù)據(jù)寫(xiě)入FPGA 3。由于以比從非易失性 存儲(chǔ)器4中讀取數(shù)據(jù)的速度更高的速度來(lái)執(zhí)行控制器5的操作，因此與從非易失性存儲(chǔ)器4 中全部讀取第一配置數(shù)據(jù)41并且寫(xiě)入該第一配置數(shù)據(jù)41的情況相比，可以更快速地完成 第一配置數(shù)據(jù)41的寫(xiě)入。 此外，當(dāng)完成第一配置數(shù)據(jù)41的寫(xiě)入時(shí)，控制部分54控制寫(xiě)入部分53以使其將 第二配置數(shù)據(jù)42寫(xiě)入FPGA 3。在這種情況下，從非易失性存儲(chǔ)器4中讀取全部的第二配置 數(shù)據(jù)42并且覆蓋已寫(xiě)入FPGA 3的第一配置數(shù)據(jù)41而寫(xiě)入第二配置數(shù)據(jù)42。結(jié)果，覆蓋 包含在啞數(shù)據(jù)區(qū)域41c中的數(shù)據(jù)而寫(xiě)入包含在功能邏輯區(qū)域42c中的數(shù)據(jù)，因此電子器件 1發(fā)揮特定功能。 盡管在上述說(shuō)明中在將第二配置數(shù)據(jù)42寫(xiě)入FPGA 3時(shí)從非易失性存儲(chǔ)器4中全 部讀取第二配置數(shù)據(jù)42，但可替代的是，可以部分地讀取第二配置數(shù)據(jù)42。具體而言，可以 僅從非易失性存儲(chǔ)器4中讀取第二配置數(shù)據(jù)42中的功能邏輯區(qū)域42c和腳注區(qū)域42d并 且將這些數(shù)據(jù)寫(xiě)入FPGA 3。作為另一種選擇，在FPGA 3不檢查是否已正常寫(xiě)入數(shù)據(jù)的情況 下，可以?xún)H讀取和寫(xiě)入功能邏輯區(qū)域42c。此外作為另一種選擇，在僅將功能邏輯區(qū)域42c 的一部分用于實(shí)現(xiàn)特定功能而不使用功能邏輯區(qū)域42c中例如由N0P占據(jù)的剩余部分的情 況下，例如，可以?xún)H讀取和寫(xiě)入功能邏輯區(qū)域42c中的該一部分。在任何情況下，覆蓋包含 在第一配置數(shù)據(jù)41中的啞數(shù)據(jù)的至少一部分而寫(xiě)入第二配置數(shù)據(jù)42。
此外，讀取部分51可設(shè)置有緩沖區(qū)。如果電子器件1包括緩沖區(qū)并且如果在將啞 數(shù)據(jù)寫(xiě)入FPGA 3的同時(shí)從非易失性存儲(chǔ)器4中讀取數(shù)據(jù)，則可以更快速地完成第一配置數(shù) 據(jù)41的寫(xiě)入。 圖2示出了在控制器中設(shè)置跳讀信息存儲(chǔ)器56。然而，本發(fā)明不限于此。跳讀信 息存儲(chǔ)器56可以設(shè)置在控制器5的外部。作為另一種選擇，非易失性存儲(chǔ)器4也可通過(guò)在 其中一部分存儲(chǔ)跳讀信息而當(dāng)作跳讀信息存儲(chǔ)器56。
現(xiàn)在將參考圖4說(shuō)明本發(fā)明的示例性實(shí)施例2。 圖4為根據(jù)本發(fā)明示例性實(shí)施例2的電子器件1的功能框圖。本示例性實(shí)施例與 示例性實(shí)施例1的不同之處在于跳讀判斷部分55'，該跳讀判斷部分55'基于讀取部分51 所讀取的數(shù)據(jù)而不利用跳讀信息存儲(chǔ)器來(lái)判斷是否跳讀第一配置數(shù)據(jù)41。示例性實(shí)施例2 的其余部分與示例性實(shí)施例1相同。因此，相同的附圖標(biāo)記用于指代與示例性實(shí)施例1相 同的元件，并且省略對(duì)這些元件的說(shuō)明。 在本示例性實(shí)施例中，如附圖標(biāo)記57所示，由讀取部分51依次讀取的第一配置數(shù) 據(jù)41也被發(fā)送到跳讀判斷部分55'。跳讀判斷部分55'基于讀取部分51所讀取的數(shù)據(jù)，即 通過(guò)檢測(cè)諸如NOP等特定數(shù)據(jù)來(lái)判斷是否跳讀第一配置數(shù)據(jù)41。具體而言，跳讀判斷部分 55'判定不跳讀第一配置數(shù)據(jù)41直到讀取到NOP為止，一旦檢測(cè)到NOP則判定跳讀第一配 置數(shù)據(jù)41。當(dāng)待寫(xiě)入FPGA 3的數(shù)據(jù)的位置到達(dá)將寫(xiě)入腳注區(qū)域41d的位置時(shí)，檢測(cè)將跳讀 的數(shù)據(jù)范圍的結(jié)束位置。 由跳讀判斷部分55'檢測(cè)的數(shù)據(jù)不限于NOP，而可以是其他的特定數(shù)據(jù)。
現(xiàn)在將參考圖5說(shuō)明本發(fā)明的示例性實(shí)施例3。 圖5為示出存儲(chǔ)在根據(jù)示例性實(shí)施例3的電子器件1的非易失性存儲(chǔ)器4中的配 置數(shù)據(jù)的示圖。本示例性實(shí)施例與示例性實(shí)施例1的不同之處在于非易失性存儲(chǔ)器4不存儲(chǔ)第一配置數(shù)據(jù)41，而是單獨(dú)存儲(chǔ)第二配置數(shù)據(jù)42。示例性實(shí)施例3的其余部分與示例 性實(shí)施例1相同。因此，相同的附圖標(biāo)記用于指代與示例性實(shí)施例1相同的元件，并且省略 對(duì)這些元件的說(shuō)明。 在圖5中，由附圖標(biāo)記43指示的數(shù)據(jù)是如果第一配置數(shù)據(jù)存在時(shí)應(yīng)當(dāng)為第一配置 數(shù)據(jù)的腳注區(qū)域的數(shù)據(jù)。為了方便起見(jiàn)，這里將該數(shù)據(jù)稱(chēng)作替代數(shù)據(jù)43。本示例性實(shí)施例 的第二配置數(shù)據(jù)42與示例性實(shí)施例1的第二配置數(shù)據(jù)42相同。
在配置時(shí)執(zhí)行的本示例性實(shí)施例的電子器件1的操作如下 再次參考圖2，首先，當(dāng)對(duì)電子器件1供電時(shí)，控制部分54控制讀取部分51以使 其從非易失性存儲(chǔ)器4中依次讀取第二配置數(shù)據(jù)42并且將所讀取的數(shù)據(jù)發(fā)送到寫(xiě)入部分 53。寫(xiě)入部分53將所接收到的數(shù)據(jù)寫(xiě)入FPGA 3。這樣，將第二配置數(shù)據(jù)42從其開(kāi)頭依次 寫(xiě)入FPGA 3。 同時(shí)，跳讀判斷部分55從跳讀信息存儲(chǔ)器56中讀取跳讀第二配置數(shù)據(jù)42的位 置，即如果第一配置數(shù)據(jù)存在時(shí)將與第一配置數(shù)據(jù)的鵬數(shù)據(jù)區(qū)域相對(duì)應(yīng)的位置。然后，跳讀 判斷部分55判斷讀取部分51將要讀取的數(shù)據(jù)是否為待跳讀的數(shù)據(jù)，并且將判斷結(jié)果通知 給控制部分54。 在跳讀判斷部分55仍舊判定不跳讀第二配置數(shù)據(jù)42的期間，控制部分54允許讀 取部分51讀取數(shù)據(jù)。結(jié)果，從非易失性存儲(chǔ)器4中讀取包含在報(bào)頭區(qū)域42a中的數(shù)據(jù)和包 含在識(shí)別邏輯區(qū)域42b中的數(shù)據(jù)并且將這些數(shù)據(jù)寫(xiě)入FPGA 3。 另一方面，當(dāng)跳讀判斷部分55判定將跳讀第二配置數(shù)據(jù)42時(shí)，控制部分54停止 讀取部分51的讀取，并且控制讀取部分51以使其將由啞數(shù)據(jù)生成部分52生成的啞數(shù)據(jù)發(fā) 送到寫(xiě)入部分53。 具體而言，啞數(shù)據(jù)生成部分52在與第二配置數(shù)據(jù)42的功能邏輯區(qū)域42c相對(duì)應(yīng) 的位置處重復(fù)生成啞數(shù)據(jù)，并且發(fā)送所生成的數(shù)據(jù)。結(jié)果，將如果第一配置數(shù)據(jù)存在時(shí)構(gòu)成 包含在第一配置數(shù)據(jù)的啞數(shù)據(jù)區(qū)域中的啞數(shù)據(jù)的數(shù)據(jù)寫(xiě)入FPGA 3。 當(dāng)跳讀判斷部分55再次判定不跳讀第二配置數(shù)據(jù)42時(shí)，控制部分54控制讀取部 分51以使其讀取替代數(shù)據(jù)43，并且將該替代數(shù)據(jù)43發(fā)送到寫(xiě)入部分53。
這樣，將與示例性實(shí)施例1的第一配置數(shù)據(jù)41相同的數(shù)據(jù)寫(xiě)入FPGA 3。使得電子 器件1達(dá)到可由與電子器件1連接的裝置識(shí)別電子器件1的狀態(tài)。此外，如同示例性實(shí)施 例1中一樣快速地完成與第一配置數(shù)據(jù)41相同的數(shù)據(jù)的寫(xiě)入。 此外，當(dāng)完成與第一配置數(shù)據(jù)41相同的數(shù)據(jù)的寫(xiě)入時(shí)，控制部分54以與示例性實(shí) 施例1中相同的方式控制寫(xiě)入部分53以使其將第二配置數(shù)據(jù)42寫(xiě)入FPGA 3。結(jié)果，電子 器件1發(fā)揮特定功能。 從上述說(shuō)明中可以理解，在本示例性實(shí)施例中，與示例性實(shí)施例1相比，存儲(chǔ)在非 易失性存儲(chǔ)器4中的配置數(shù)據(jù)的量小。 在本示例性實(shí)施例中，由于替代數(shù)據(jù)43不同于包含在第二配置數(shù)據(jù)42的腳注區(qū) 域42d中的數(shù)據(jù)，因此獨(dú)立于第二配置數(shù)據(jù)42來(lái)準(zhǔn)備替代數(shù)據(jù)43。然而，在FPGA 3不檢 查是否已正常寫(xiě)入數(shù)據(jù)的情況下，替代數(shù)據(jù)43可以與包含在第二配置數(shù)據(jù)42的腳注區(qū)域 42d中的數(shù)據(jù)相同。因此，可將包含在腳注區(qū)域42d中的數(shù)據(jù)用作替代數(shù)據(jù)43，而不必單獨(dú) 準(zhǔn)備替代數(shù)據(jù)43。
在所提及的本發(fā)明的示例性實(shí)施例4中，圖像形成裝置包括示例性實(shí)施例1至3 中的任一個(gè)的電子器件1。這里，通過(guò)配置的方式向包括在電子器件1中的FPGA 3寫(xiě)入用 于實(shí)現(xiàn)圖像形成裝置的至少一部分功能的邏輯電路。利用電子器件1實(shí)現(xiàn)的圖像形成裝置 的功能例如為控制圖像形成裝置本身的操作的功能、作為通信接口的功能等。
在本示例性實(shí)施例中，電子器件1不總是PCI E鄧ress卡。此外，設(shè)置在電子器件 1中的可重編程邏輯元件不限于FPGA 3。 此夕卜，圖像形成裝置可以為打印機(jī)、復(fù)印機(jī)或多功能機(jī)。多功能機(jī)可以為具有用作 復(fù)印機(jī)的功能、用作掃描儀的功能以及用作傳真機(jī)的功能之中的至少兩種或更多種功能的裝置。
權(quán)利要求
一種電子器件，包括可重編程邏輯元件；配置數(shù)據(jù)存儲(chǔ)器，其存儲(chǔ)用于所述可重編程邏輯元件的配置數(shù)據(jù)；讀取部分，其從所述配置數(shù)據(jù)存儲(chǔ)器中依次讀取所述配置數(shù)據(jù)；啞數(shù)據(jù)生成部分，其生成啞數(shù)據(jù)；跳讀判斷部分，其判斷是否跳讀所述配置數(shù)據(jù)；寫(xiě)入部分，其將所述配置數(shù)據(jù)或所述啞數(shù)據(jù)寫(xiě)入所述可重編程邏輯元件；以及控制部分，如果所述跳讀判斷部分判定將跳讀所述配置數(shù)據(jù)，則所述控制部分進(jìn)行控制以將由所述啞數(shù)據(jù)生成部分生成的所述啞數(shù)據(jù)發(fā)送到所述寫(xiě)入部分。
2. 根據(jù)權(quán)利要求l所述的電子器件，其中，如果所述跳讀判斷部分判定不跳讀所述配置數(shù)據(jù)，則所述控制部分進(jìn)行控制以將由所 述讀取部分讀取的所述配置數(shù)據(jù)發(fā)送到所述寫(xiě)入部分。
3. 根據(jù)權(quán)利要求2所述的電子器件，其中，所述控制部分執(zhí)行控制以使得在將包括所述鵬數(shù)據(jù)的第一配置數(shù)據(jù)寫(xiě)入所述可重編 程邏輯元件之后，將不同于所述第一配置數(shù)據(jù)的第二配置數(shù)據(jù)寫(xiě)入所述可重編程邏輯元 件。
4. 根據(jù)權(quán)利要求3所述的電子器件，其中，所述配置數(shù)據(jù)存儲(chǔ)器存儲(chǔ)所述第二配置數(shù)據(jù)并且不存儲(chǔ)所述第一配置數(shù)據(jù)。
5. 根據(jù)權(quán)利要求4所述的電子器件，其中，所述配置數(shù)據(jù)存儲(chǔ)器存儲(chǔ)用于檢查所述第一配置數(shù)據(jù)是否已正常寫(xiě)入所述可重編程 邏輯元件的數(shù)據(jù)。
6. 根據(jù)權(quán)利要求3所述的電子器件，其中，所述控制部分部分地執(zhí)行所述第二配置數(shù)據(jù)的寫(xiě)入，以覆蓋包含在所述第一配置數(shù)據(jù) 中的所述啞數(shù)據(jù)的至少一部分。
7. 根據(jù)權(quán)利要求1所述的電子器件，還包括跳讀信息存儲(chǔ)器，其存儲(chǔ)表示跳讀所述配置數(shù)據(jù)的位置的跳讀信息，其中 所述跳讀判斷部分基于存儲(chǔ)在所述跳讀信息存儲(chǔ)器中的所述跳讀信息來(lái)判斷是否跳 讀所述配置數(shù)據(jù)。
8. 根據(jù)權(quán)利要求l所述的電子器件，其中，所述跳讀判斷部分基于由所述讀取部分讀取的所述配置數(shù)據(jù)來(lái)判斷是否跳讀所述配 置數(shù)據(jù)。
9. 一種配置可重編程邏輯元件的方法，所述方法包括 依次讀取用于所述可重編程邏輯元件的配置數(shù)據(jù)； 判斷是否跳讀所述配置數(shù)據(jù)；如果判定將跳讀所述配置數(shù)據(jù)，則生成啞數(shù)據(jù)并且將所生成的啞數(shù)據(jù)寫(xiě)入所述可重編 程邏輯元件；以及如果判定不跳讀所述配置數(shù)據(jù)，則將所讀取的配置數(shù)據(jù)寫(xiě)入所述可重編程邏輯元件。
10. —種圖像形成裝置，包括根據(jù)權(quán)利要求1至8中任一項(xiàng)所述的電子器件。
全文摘要
本發(fā)明公開(kāi)了一種電子器件、配置可重編程邏輯元件的方法以及圖像形成裝置，所述電子器件包括可重編程邏輯元件、配置數(shù)據(jù)存儲(chǔ)器、讀取部分、啞數(shù)據(jù)生成部分、跳讀判斷部分、寫(xiě)入部分以及控制部分。所述配置數(shù)據(jù)存儲(chǔ)器存儲(chǔ)用于所述可重編程邏輯元件的配置數(shù)據(jù)。所述讀取部分從所述配置數(shù)據(jù)存儲(chǔ)器中依次讀取所述配置數(shù)據(jù)。所述啞數(shù)據(jù)生成部分生成啞數(shù)據(jù)。所述跳讀判斷部分判斷是否跳讀所述配置數(shù)據(jù)。所述寫(xiě)入部分將所述配置數(shù)據(jù)或所述啞數(shù)據(jù)寫(xiě)入所述可重編程邏輯元件。如果所述跳讀判斷部分判定將跳讀所述配置數(shù)據(jù)，則所述控制部分進(jìn)行控制以將由所述啞數(shù)據(jù)生成部分生成的所述啞數(shù)據(jù)發(fā)送到所述寫(xiě)入部分。
文檔編號(hào)H03K19/173GK101729061SQ200910147370
公開(kāi)日2010年6月9日 申請(qǐng)日期2009年6月18日 優(yōu)先權(quán)日2008年10月27日
發(fā)明者粟田惠德 申請(qǐng)人:富士施樂(lè)株式會(huì)社