專(zhuān)利名稱(chēng)：電平轉(zhuǎn)移電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種電路，尤其是一種可采用小型器件并且與工藝變化無(wú)關(guān)的 電平轉(zhuǎn)移電路。
背景技術(shù)：
電平轉(zhuǎn)移電路是一種對(duì)不同電平的電路進(jìn)行信號(hào)振幅轉(zhuǎn)換的電路，常用于 低電源電壓電路輸出的控制信號(hào)和高電源電壓電路之間的通信。
目前普遍使用的電平轉(zhuǎn)移電路，在輸入信號(hào)電平變化的過(guò)程中，極易產(chǎn)生 貫穿電流，在有多個(gè)相同結(jié)構(gòu)的電平轉(zhuǎn)換電路的情況下，將導(dǎo)致電路耗電量的 增加。
如圖1所示，是一種現(xiàn)有的電平轉(zhuǎn)移電路的電路圖，其結(jié)構(gòu)如下以電
源VDD的電勢(shì)為高電平，以源極電源VSS的電勢(shì)為低電平，由輸出通道0UT1 和輸出通道OUT2之間輸出輸入引腳IN在該高電平和低電平之間變化的信號(hào)， 同時(shí)，向P型晶體管P2的柵極輸入由輸入引腳IN輸入到P型晶體管P1的柵 極的反向信號(hào)。P型晶體管P1的漏極為輸出通道OUTl， P型晶體管P1的漏 極連接N型晶體管N1的漏極；P型晶體管P2的漏極為輸出通道OUT2， P型 晶體管P2的漏極連接N型晶體管N2的漏極；P型晶體管Pl的漏極連接N型 晶體管N2的柵極，N型晶體管N2的源極連接源極電源VSS; P型晶體管P2 的漏極連接N型晶體管N1的柵極，N型晶體管N1的源極連接源極電源VSS。當(dāng)輸入引腳IN的電平從低電平變?yōu)楦唠娖綍r(shí)，P型晶體管Pl和N型晶體 管Nl以及P型晶體管P2和N型晶體管N2在一瞬態(tài)期間將同時(shí)導(dǎo)通，在電 源VDD的高電勢(shì)和源極電源VSS的低電勢(shì)之間產(chǎn)生貫穿電流，增加了瞬態(tài)電 流，同時(shí)降低了電路的轉(zhuǎn)換速度。

發(fā)明內(nèi)容
本發(fā)明的目的是在于提供一種可采用小型器件并且與工藝變化無(wú)關(guān)的電平 轉(zhuǎn)移電路。此電路采用一種非并聯(lián)的電流鏡拓?fù)鋪?lái)增強(qiáng)動(dòng)態(tài)負(fù)載電阻，支路電 流產(chǎn)生電路提供的支路釋放電流可以改善電路速度。
本發(fā)明的技術(shù)方案是
一種電平轉(zhuǎn)移電路，包括P型晶體管P1和P型晶體管P2，其特征是所述 P型晶體管PI的源極和P型晶體管P2的源極分別連接電源VDD, P型晶體管 PI的柵極連接輸入引腳IN， P型晶體管PI和P型晶體管P2的柵極之間設(shè)有 反相器INV; P型晶體管P1的漏極為輸出通道OUTl， P型晶體管P1的漏極 連接N型晶體管Nl的漏極、N型晶體管N3和N型晶體管N4的柵極，N型 晶體管Nl的源極連接N型晶體管N3的漏極，N型晶體管N3的源極連接源 極電源VSS; P型晶體管P2的漏極為輸出通道OUT2， P型晶體管P2的漏極 連接N型晶體管N2的漏極、N型晶體管N1和N型晶體管N2的柵極，N型 晶體管N2的源極連接N型晶體管N4的漏極，N型晶體管N4的源極連接源 極電源VSS。
所述P型晶體管Pl的漏極和P型晶體管P2的漏極之間設(shè)有N型晶體管 N5和N型晶體管N6， P型晶體管Pl的漏極連接N型晶體管N5的漏極，P型晶體管P2的漏極連接N型晶體管N6的漏極，N型晶體管N5和N型晶體 管N6的柵極連接偏置電壓VBIAS。
所述輸出通道OUT1與輸出通道OUT2連接支路電流產(chǎn)生電路的輸入端。 一種電平轉(zhuǎn)移電路，包括N型晶體管N1和N型晶體管N2，其特征是所 述N型晶體管Nl的源極和N型晶體管N2的源極分別連接源極電源VSS， N 型晶體管Nl的柵極連接輸入引腳IN， N型晶體管Nl和N型晶體管N2的柵 極之間設(shè)有反相器INV; N型晶體管N1的漏極為輸出通道OUTl， N型晶體 管Nl的漏極連接P型晶體管Pl的漏極、P型晶體管P3和P型晶體管P4的 柵極，P型晶體管Pl的源極連接P型晶體管P3的漏極，P型晶體管P3的源 極連接電源VDD; N型晶體管N2的漏極為輸出通道OUT2, N型晶體管N2 的漏極連接P型晶體管P2的漏極、P型晶體管Pl和P型晶體管P2的柵極， P型晶體管P2的源極連接P型晶體管P4的漏極，P型晶體管P4的源極連接 電源VDD。
所述N型晶體管Nl的漏極和N型晶體管N2的漏極之間設(shè)有P型晶體管 P5和P型晶體管P6， N型晶體管Nl的漏極連接P型晶體管P5的漏極，N型 晶體管N2的漏極連接P型晶體管P6的漏極，P型晶體管P5和P型晶體管P6
的柵極連接偏置電壓VBIAS。
所述其特征是所述輸出通道OUTl與輸出通道OUT2連接支路電流產(chǎn)生電
路的輸入端。
本發(fā)明的有益效果是
本發(fā)明提供的電平轉(zhuǎn)移電路可增強(qiáng)動(dòng)態(tài)負(fù)載電阻，為支路電流產(chǎn)生電路提 供的支路釋放電流可以改善電路速度。本發(fā)明的電平轉(zhuǎn)移電路只需采用常規(guī)小
6型器件就可實(shí)現(xiàn)，且與工藝變化無(wú)關(guān)，穩(wěn)定可靠，實(shí)用性強(qiáng)。


圖1是現(xiàn)有的電平轉(zhuǎn)移電路的電路圖。
圖2是本發(fā)明實(shí)施例一的電路圖。 圖3是本發(fā)明實(shí)施例二的電路圖。 圖4是本發(fā)明實(shí)施例三的電路圖。 圖5是本發(fā)明實(shí)施例四的電路圖。
具體實(shí)施例方式
下面結(jié)合附圖和實(shí)施例對(duì)本發(fā)明作進(jìn)一步的說(shuō)明。 實(shí)施例一。
一種電平轉(zhuǎn)移電路，包括P型晶體管P1和P型晶體管P2， P型晶體管P1 的源極和P型晶體管P2的源極分別連接電源VDD， P型晶體管Pl的柵極連 接輸入引腳IN， P型晶體管Pl和P型晶體管P2的柵極之間設(shè)有反相器INV; P型晶體管P1的漏極為輸出通道0UT1， P型晶體管P1的漏極連接N型晶體 管Nl的漏極、N型晶體管N3和N型晶體管N4的柵極，N型晶體管NI的 源極連接N型晶體管N3的漏極，N型晶體管N3的源極連接源極電源VSS; P型晶體管P2的漏極為輸出通道OUT2， P型晶體管P2的漏極連接N型晶體 管N2的漏極、N型晶體管Nl和N型晶體管N2的柵極，N型晶體管N2的 源極連接N型晶體管N4的漏極，N型晶體管N4的源極連接源極電源VSS。
本實(shí)施例的工作原理為
靜態(tài)時(shí)，如果輸入引腳IN為高電平(VDD)， P型晶體管P1截止，輸入f言號(hào)通過(guò)反相器INV產(chǎn)生互補(bǔ)信號(hào)打開(kāi)p型晶體管P2。而P型晶體管P2的源 極連接電源VDD，則節(jié)點(diǎn)W2輸出高電平，節(jié)點(diǎn)W1輸出低電平。
在輸入引腳IN從高電平到低電平的轉(zhuǎn)換過(guò)程中，P型晶體管Pl可以引導(dǎo) 電流并拉高節(jié)點(diǎn)Wl的電平到與電源VDD相同的電平，同時(shí)在節(jié)點(diǎn)W2還是 高電平時(shí)P型晶體管P2被截止。因此由N型晶體管Nl和N型晶體管N2構(gòu) 成的電流鏡以及由N型晶體管N3和N型晶體管N4構(gòu)成的電流鏡同時(shí)起作用。 因?yàn)楣?jié)點(diǎn)Wl相對(duì)電源VDD是低阻抗，任何電流鏡需要的電流不會(huì)改變節(jié)點(diǎn) W2高電平的狀態(tài)。而節(jié)點(diǎn)W2相對(duì)電源VDD是高阻抗，可以釋放到低電平。 由N型晶體管N3和N型晶體管N4構(gòu)成的電流鏡將從P型晶體管Pl釋放最 大電流。當(dāng)節(jié)點(diǎn)W2的電平到達(dá)源極電源VSS的電平時(shí)，由N型晶體管N1 和N型晶體管N2構(gòu)成的電流鏡將會(huì)降低電流。
在輸入引腳IN從低電平到高電平的轉(zhuǎn)換過(guò)程中，過(guò)程正好相反。此時(shí)相 對(duì)電源VDD而言，P型晶體管P1是高阻抗，而P型晶體管P2是低阻抗。節(jié) 點(diǎn)W2為高電平，由N型晶體管Nl和N型晶體管N2構(gòu)成的電流鏡以及由N 型晶體管N3和N型晶體管N4構(gòu)成的電流鏡同時(shí)起作用，直到節(jié)點(diǎn)Wl到低 電平時(shí)，由N型晶體管N3和N型晶體管N4構(gòu)成的電流鏡關(guān)閉。
實(shí)施例二。
一種電平轉(zhuǎn)移電路，包括P型晶體管P1和P型晶體管P2，其特征是所述 P型晶體管Pl的源極和P型晶體管P2的源極分別連接電源VDD，P型晶體管 Pl的柵極連接輸入引腳IN， P型晶體管Pl和P型晶體管P2的柵極之間設(shè)有 反相器INV; P型晶體管P1的漏極為輸出通道OUTl， P型晶體管P1的漏極 連接N型晶體管N1的漏極、N型晶體管N3和N型晶體管N4的柵極，N晶體管Nl的源極連接N型晶體管N3的漏極，N型晶體管N3的源極連接源 極電源VSS; P型晶體管P2的漏極為輸出通道OUT2， P型晶體管P2的漏極 連接N型晶體管N2的漏極、N型晶體管N1和N型晶體管N2的柵極，N型 晶體管N2的源極連接N型晶體管N4的漏極，N型晶體管N4的源極連接源 極電源VSS。
P型晶體管Pl的漏極和P型晶體管P2的漏極之間設(shè)有N型晶體管N5和 N型晶體管N6， P型晶體管P1的漏極連接N型晶體管N5的漏極，P型晶體 管P2的漏極連接N型晶體管N6的漏極，N型晶體管N5和N型晶體管N6 的柵極連接偏置電壓VBIAS。
通過(guò)靜態(tài)小電流源可以提高節(jié)點(diǎn)Wl或節(jié)點(diǎn)W2從高電平到低電平轉(zhuǎn)換的 動(dòng)態(tài)速度。這可以預(yù)防節(jié)點(diǎn)Wl或節(jié)點(diǎn)W2在低電平時(shí)的阻抗過(guò)高并且可以保 證節(jié)點(diǎn)Wl或節(jié)點(diǎn)W2的電壓接近源極電源VSS。這種電路結(jié)構(gòu)也能在P型晶 體管Pl和P型晶體管P2截止?fàn)顟B(tài)時(shí)消除關(guān)斷泄漏電流。
實(shí)施例一和實(shí)施例二中的輸出通道OUTl與輸出通道OUT2連接支路電流 產(chǎn)生電路的輸入端。支路電流產(chǎn)生電路可以為由集成電路驅(qū)動(dòng)的液晶顯示驅(qū)動(dòng) 電路提供電流。支路電流產(chǎn)生電路提供的支路釋放電流可以改善電路速度。
實(shí)施例三。
一種電平轉(zhuǎn)移電路，包括N型晶體管N1和N型晶體管N2，其特征是所 述N型晶體管Nl的源極和N型晶體管N2的源極分別連接源極電源VSS， N 型晶體管Nl的柵極連接輸入引腳IN, N型晶體管Nl和N型晶體管N2的柵 極之間設(shè)有反相器INV; N型晶體管N1的漏極為輸出通道0UT1， N型晶體 管Nl的漏極連接P型晶體管Pl的漏極、P型晶體管P3和P型晶體管P4的柵極，P型晶體管Pl的源極連接P型晶體管P3的漏極，P型晶體管P3的源 極連接電源VDD; N型晶體管N2的漏極為輸出通道OUT2， N型晶體管N2 的漏極連接P型晶體管P2的漏極、P型晶體管Pl和P型晶體管P2的柵極， P型晶體管P2的源極連接P型晶體管P4的漏極，P型晶體管P4的源極連接 電源VDD。
本實(shí)施例的工作原理為
靜態(tài)時(shí)，如果輸入引腳IN為低電平(VSS)， N型晶體管N1截止，輸入 信號(hào)通過(guò)反相器INV產(chǎn)生互補(bǔ)信號(hào)打開(kāi)N型晶體管N2。而N型晶體管N2的 源極連接源極電源VSS，則節(jié)點(diǎn)W2輸出低電平，節(jié)點(diǎn)W1輸出高電平。
在輸入引腳IN從低電平到高電平的轉(zhuǎn)換過(guò)程中，N型晶體管Nl可以引導(dǎo) 電流并拉低節(jié)點(diǎn)W1的的電平到與源極電源VSS相同的電平，同時(shí)在節(jié)點(diǎn)W2 還是低電平時(shí)N型晶體管N2被截止。因此由P型晶體管Pl和P型晶體管P2 構(gòu)成的電流鏡以及由P型晶體管P3和P型晶體管P4構(gòu)成的電流鏡同時(shí)起作用。 因?yàn)楣?jié)點(diǎn)wi相對(duì)源極電源VSS是低阻抗，任何電流鏡需要的電流不會(huì)改變 節(jié)點(diǎn)W1低電平的狀態(tài)。而節(jié)點(diǎn)W2是高阻抗，可以上拉到高電平。由P型晶 體管P3和P型晶體管P4構(gòu)成的電流鏡將從N型晶體管Nl釋放最大電流。當(dāng) 節(jié)點(diǎn)W2的電平到達(dá)電源VDD的電平時(shí)，由P型晶體管Pl和P型晶體管P2 構(gòu)成的電流鏡將會(huì)降低電流。
在輸入引腳IN從高電平到低電平的轉(zhuǎn)換過(guò)程中，過(guò)程正好相反。此時(shí)相 對(duì)源極電源VSS而言，N型晶體管Nl是高阻抗，而N型晶體管N2是低阻抗。 節(jié)點(diǎn)W2為低電平，由P型晶體管Pl和P型晶體管P2構(gòu)成的電流鏡以及由P 型晶體管P3和P型晶體管P4構(gòu)成的電流鏡同時(shí)起作用，直到節(jié)點(diǎn)Wl到高電平時(shí)，由P型晶體管P3和P型晶體管P4構(gòu)成的電流鏡關(guān)閉。 實(shí)施例四。
一種電平轉(zhuǎn)移電路，包括N型晶體管N1和N型晶體管N2，其特征是所 述N型晶體管Nl的源極和N型晶體管N2的源極分別連接源極電源VSS， N 型晶體管Nl的柵極連接輸入引腳IN， N型晶體管Nl和N型晶體管N2的柵 極之間設(shè)有反相器INV; N型晶體管N1的漏極為輸出通道OUTl， N型晶體 管Nl的漏極連接P型晶體管Pl的漏極、P型晶體管P3和P型晶體管P4的 柵極，P型晶體管Pl的源極連接P型晶體管P3的漏極，P型晶體管P3的源 極連接電源VDD; N型晶體管N2的漏極為輸出通道OUT2， N型晶體管N2 的漏極連接P型晶體管P2的漏極、P型晶體管Pl和P型晶體管P2的柵極， P型晶體管P2的源極連接P型晶體管P4的漏極，P型晶體管P4的源極連接 電源VDD。
N型晶體管Nl的漏極和N型晶體管N2的漏極之間設(shè)有P型晶體管P5 和P型晶體管P6， N型晶體管N1的漏極連接P型晶體管P5的漏極，N型晶 體管N2的漏極連接P型晶體管P6的漏極，P型晶體管P5和P型晶體管P6 的柵極連接偏置電壓VBIAS。
通過(guò)靜態(tài)小電流源可以提高節(jié)點(diǎn)Wl或節(jié)點(diǎn)W2從低電平到高電平轉(zhuǎn)換的 動(dòng)態(tài)速度。這可以預(yù)防節(jié)點(diǎn)Wl或節(jié)點(diǎn)W2在高電平時(shí)的阻抗過(guò)高并且可以保 證節(jié)點(diǎn)Wl或節(jié)點(diǎn)W2的電壓接近電源VDD。這種電路結(jié)構(gòu)也能在N型晶體 管Nl和N型晶體管N2截止?fàn)顟B(tài)時(shí)消除關(guān)斷泄漏電流。
實(shí)施例三和實(shí)施例四中的輸出通道OUT1與輸出通道OUT2連接支路電流 產(chǎn)生電路的輸入端。支路電流產(chǎn)生電路可以為由集成電路驅(qū)動(dòng)的液晶顯示驅(qū)動(dòng)
ii電路提供電流。支路電流產(chǎn)生電路提供的支路釋放電流可以改善電路速度。
在本發(fā)明中，連接表示電連接，在本發(fā)明的電路結(jié)構(gòu)中，除了預(yù)定的連接
關(guān)系以外，還可以在其間設(shè)置可以電連接的其它元件，如開(kāi)關(guān)器件、晶體管、
二極管、電容元件、電阻原件等。
本發(fā)明所適用的晶體管的種類(lèi)并沒(méi)有限定，可以使用諸如薄膜晶體管
(TFT)、 M0S型晶體管、結(jié)合型晶體管、雙極晶體管等。
權(quán)利要求
1、一種電平轉(zhuǎn)移電路，包括P型晶體管P1和P型晶體管P2，其特征是所述P型晶體管P1的源極和P型晶體管P2的源極分別連接電源VDD，P型晶體管P1的柵極連接輸入引腳IN，P型晶體管P1和P型晶體管P2的柵極之間設(shè)有反相器INV；P型晶體管P1的漏極為輸出通道OUT1，P型晶體管P1的漏極連接N型晶體管N1的漏極、N型晶體管N3和N型晶體管N4的柵極，N型晶體管N1的源極連接N型晶體管N3的漏極，N型晶體管N3的源極連接源極電源VSS；P型晶體管P2的漏極為輸出通道OUT2，P型晶體管P2的漏極連接N型晶體管N2的漏極、N型晶體管N1和N型晶體管N2的柵極，N型晶體管N2的源極連接N型晶體管N4的漏極，N型晶體管N4的源極連接源極電源VSS。
2、 根據(jù)權(quán)利要求1所述的電平轉(zhuǎn)移電路，其特征是所述P型晶體管P1的漏極 和p型晶體管P2的漏極之間設(shè)有N型晶體管N5和N型晶體管N6， P型晶體 管Pl的漏極連接N型晶體管N5的漏極，P型晶體管P2的漏極連接N型晶體 管N6的漏極，N型晶體管N5和N型晶體管N6的柵極連接偏置電壓VBIAS。
3、 根據(jù)權(quán)利要求1所述的電平轉(zhuǎn)移電路，其特征是所述輸出通道OUTl與輸 出通道OUT2連接支路電流產(chǎn)生電路的輸入端。
4、 一種電平轉(zhuǎn)移電路，包括N型晶體管N1和N型晶體管N2，其特征是所述 N型晶體管Nl的源極和N型晶體管N2的源極分別連接源極電源VSS， N型 晶體管N1的柵極連接輸入引腳IN， N型晶體管N1和N型晶體管N2的柵極 之間設(shè)有反相器INV; N型晶體管N1的漏極為輸出通道OUTl， N型晶體管Nl的漏極連接P型晶體管Pl的漏極、P型晶體管P3和P型晶體管P4的柵 極，P型晶體管Pl的源極連接P型晶體管P3的漏極，P型晶體管P3的源極 連接電源VDD; N型晶體管N2的漏極為輸出通道OUT2， N型晶體管N2的 漏極連接P型晶體管P2的漏極、P型晶體管Pl和P型晶體管P2的柵極，P 型晶體管P2的源極連接P型晶體管P4的漏極，P型晶體管P4的源極連接電 源VDD。
5、 根據(jù)權(quán)利要求4所述的電平轉(zhuǎn)移電路，其特征是所述N型晶體管N1的漏 極和N型晶體管N2的漏極之間設(shè)有P型晶體管P5和P型晶體管P6， N型晶 體管Nl的漏極連接P型晶體管P5的漏極，N型晶體管N2的漏極連接P型晶 體管P6的漏極，P型晶體管P5和P型晶體管P6的柵極連接偏置電壓VBIAS。
6、 根據(jù)權(quán)利要求4所述的電平轉(zhuǎn)移電路，其特征是所述輸出通道OUT1與輸 出通道OUT2連接支路電流產(chǎn)生電路的輸入端。
全文摘要
一種電平轉(zhuǎn)移電路，包括P型晶體管P1和P型晶體管P2，所述P型晶體管P1的源極和P型晶體管P2的源極分別連接電源VDD，P型晶體管P1的柵極連接輸入引腳IN，P型晶體管P1和P型晶體管P2的柵極之間設(shè)有反相器INV；P型晶體管P1的漏極為輸出通道OUT1，P型晶體管P1的漏極連接N型晶體管N1的漏極、N型晶體管N3和N型晶體管N4的柵極，N型晶體管N1的源極連接N型晶體管N3的漏極，N型晶體管N3的源極連接源極電源VSS；P型晶體管P2的漏極為輸出通道OUT2，P型晶體管P2的漏極連接N型晶體管N2的漏極、N型晶體管N1和N型晶體管N2的柵極，N型晶體管N2的源極連接N型晶體管N4的漏極，N型晶體管N4的源極連接源極電源VSS。
文檔編號(hào)H03K3/356GK101494450SQ20091002463
公開(kāi)日2009年7月29日 申請(qǐng)日期2009年2月25日 優(yōu)先權(quán)日2009年2月25日
發(fā)明者保羅格·蘭德維茲, 洪錦維, 蔡立達(dá), 馬里劍 申請(qǐng)人:蘇州瀚瑞微電子有限公司