專利名稱：：具有可調(diào)節(jié)管體偏置和供電電路的集成電路的制作方法具有可調(diào)節(jié)管體偏置和供電電路的集成電路
技術(shù)領(lǐng)域：
oooi本發(fā)明涉及集成電路，尤其涉及可用于iliiia行晶體管電源和管體偏置調(diào)整來(lái)改普性能并減少能量消耗的電路的電路和設(shè)計(jì)系統(tǒng)。技術(shù)背景0002在當(dāng)前的半導(dǎo)體工業(yè)中正在為改善設(shè)備性能而進(jìn)行努力。通過(guò)將晶體管元件按比例縮小為更小的尺寸和更低的工作電壓的方式，已經(jīng)在速度、能量消耗和密度方面獲得了改善。這些按比例縮放的部分嘗試導(dǎo)致了晶體管閾值電壓的降低。因?yàn)橛兄诟纳凭w管開關(guān)速度，所以低晶體管閾值電壓通常是有利的。然而，低晶體管閾值電壓還可能導(dǎo)致晶體管漏電流增加。因?yàn)榫w管損耗可能產(chǎn)生不希望有的功率損耗，所以晶體管損耗的增加是不合需要的。0003為了確保在閾值電壓按比例降至下限值的同時(shí)晶體管漏電流不會(huì)變化過(guò)度，一些集成電路需要在降低的電源電壓下運(yùn)行。例如，用于為集成電路的楊。、邏輯供電的正電源電壓可以從1.5伏特減少到1.2伏特，從而補(bǔ)償由于閾值電壓降低而導(dǎo)致的漏電流的增加。盡管電源電壓的降低對(duì)減少能量消耗可能是有幫助的，但在不影響晶體管開關(guān)速度的情況下電源電壓不能降低很多。0004為了解決這些問(wèn)題，一些集成電路設(shè)計(jì)利用管體偏置配置，其中電路中某些晶體管的本體(bulk)或管體的端子被偏置以增加晶體管的閾值電壓。具有以這種方法偏置的管體端子的晶體管顯示出損耗減少的情況。M除去其正電源電壓而將部分未被使用的電路設(shè)置成睡眠狀態(tài)的方式也可以節(jié)省電源。0005盡管諸如這些之類的技術(shù)能夠在保持設(shè)備性能的同時(shí)有助于減少能量消耗，但因?yàn)楣荏w偏置配置降低了晶體管速度，所以其并不總是能夠偏置有源電路中晶體管的管體端子。此外，因?yàn)殡娐吩谒郀顟B(tài)下將不會(huì)運(yùn)行，所以構(gòu)成有源電路一部分的晶體管不能被設(shè)置為睡目跳態(tài)。0006因此需要掛共一種改善的方式，其能夠解決集成電路中晶體管性能和能量消耗方面的難題。
發(fā)明內(nèi)容0007集成電路具有可調(diào)節(jié)管體偏置電路和可調(diào)節(jié)正電源電路。所述可調(diào)節(jié)電路可被用來(lái)提供不同的管體偏壓到集成電路上不同的電路塊。例如，必須相對(duì)迅速開關(guān)的電路塊可以具有接地管體偏壓，而無(wú)須fflil開關(guān)的電路塊可以具有非零管體偏壓。可調(diào)節(jié)電路還可以用來(lái)^i共不同的正電源電壓到不同的電路塊。例如，包括必須fflil開關(guān)的晶體管的電路塊可以具有最大電源電壓，而具有較不嚴(yán)格計(jì)時(shí)要求的電路±央可以具有降低的電源電壓。0008管體偏壓和正電源電壓可!雌擇以滿足設(shè)計(jì)要求，同時(shí)最小化漏電流。通跟小化漏電流，可以斷氐集成電路上的能量消耗。0009具有可調(diào)節(jié)電源電路的集成電路可以是可編程集成電路，所述可編程集成電路包括可編程元件。可編禾i^;件可以被加載以配置數(shù)據(jù)。利用可編程元件生成的靜態(tài)控制信號(hào)可以被施加至何調(diào)節(jié)電源電路以建立所需的管體偏壓電平和正電源電壓。0010可調(diào)節(jié)電源電路可以基于招可適當(dāng)?shù)目删幊屉娐?。如果需要，?dú)立可調(diào)節(jié)正電源的每一個(gè)都可以包括各個(gè)的可編程電壓分壓器。每一個(gè)可調(diào)節(jié)正電源中各個(gè)可編程電壓分壓器的輸出可以被施加到運(yùn)算放大器的輸入端，所,算放大器被設(shè)置為單位增益配置?？删幊屉妷悍謮浩鞯脑O(shè)置可以M;將適當(dāng)?shù)呐渲脭?shù)據(jù)加載到相關(guān)可編程元件中的方式來(lái)調(diào)整。該類型的可編程電壓分壓器可被用來(lái)控制可調(diào)節(jié)管體偏置電路的可編程電壓調(diào)節(jié)器的運(yùn)行。ooii計(jì)算機(jī)輔助設(shè)計(jì)工具可以接收用戶自定義邏輯設(shè)計(jì)并生成用于在可編程邏輯器件中實(shí)現(xiàn)自定義邏輯設(shè)計(jì)的相應(yīng)配置數(shù)據(jù)。當(dāng)實(shí)現(xiàn)自定義邏輯設(shè)計(jì)時(shí)，可編程邏輯器件上的一些電路塊將被1頓，可編程邏輯器件上的一些電路塊將不被〗頓。在所<頓的電路±央之間，一些塊具有比,格計(jì)吋要求，其它塊具有較不嚴(yán)格的計(jì)時(shí)要求。0012計(jì)算機(jī)輔助設(shè)計(jì)工具可以處理用戶設(shè)計(jì)以鑒定不使用的電路塊。計(jì)算機(jī)輔助設(shè)計(jì)工具還可以鑒定哪些被使用塊必須迅速開關(guān)以及哪些被使用塊允許以稍慢的速度開關(guān)。根據(jù)這些信息，計(jì)算機(jī)輔助設(shè)計(jì)工具可以生成用于調(diào)整可調(diào)節(jié)電源電路的配置數(shù)據(jù)，以滿足定柳艮制及其他設(shè)計(jì)限制，同時(shí)最小化漏電流和能量消耗。例如，施加到不使用塊的正電源和管體偏壓可以被設(shè)置為接地電壓以斷開那些塊。0013在所使用的塊之間，更快開關(guān)的塊可以具有接地管體偏壓，而稍慢開關(guān)的塊可以具有非零管體偏壓(例如，n型溝道金屬氧化物半導(dǎo)體晶體管的負(fù)管體偏壓)。一瞎管體偏壓增加所施加的晶體管的閾值電壓，并借此降低漏電流。0014施加到每一個(gè)所使用電路塊的正電源電壓的電平還可以變化。例如，需要fflil開關(guān)的塊可以具有最大正電源電壓(例如l.l伏特)，而具有較慢開關(guān)速度要求的塊可以禾,較低正電源電壓(例如1.0伏特)進(jìn)行供電。0015!附圖以及稍后對(duì)實(shí)施例的詳細(xì)說(shuō)明，本發(fā)明的其它特征、其特性和各種優(yōu)點(diǎn)將變得顯而易見。0016圖1是根據(jù)本發(fā)明一個(gè)實(shí)施例的諸如可編程邏輯器件的說(shuō)明性的可編程集成電路的圖。0017圖2是根據(jù)本發(fā)明一個(gè)實(shí)施例的顯示如何由邏輯設(shè)計(jì)系統(tǒng)創(chuàng)建可編程集成電路配置數(shù)據(jù)和如何將可編程集成電路配置數(shù)據(jù)存入至儲(chǔ)如可編程邏輯器件集成電路的可編fift成電路中以配置設(shè)備在系統(tǒng)中運(yùn)行的圖。0018圖3是根據(jù)本發(fā)明一個(gè)實(shí)施例的可用于生成配置數(shù)據(jù)的電路設(shè)計(jì)系統(tǒng)的圖，其中戶腿配置娜用于在諸如可編程邏輯器件集成電路的可編程集成電路中實(shí)現(xiàn)自定義電路設(shè)計(jì)。0019圖4是根據(jù)本發(fā)明一個(gè)實(shí)施例的可用于邏輯設(shè)計(jì)系統(tǒng)的說(shuō)明性計(jì)算機(jī)輔助設(shè)計(jì)(CAD)工具的圖。0020圖5是根據(jù)本發(fā)明一個(gè)實(shí)施例的設(shè)計(jì)自定義邏輯電路并產(chǎn)生當(dāng)在可編程集成電路設(shè)備中實(shí)現(xiàn)自定義邏輯電路時(shí)所使用的配置數(shù)據(jù)的說(shuō)明性步驟的流程圖。0021圖6是根據(jù)本發(fā)明一個(gè)實(shí)施例的管體偏置n型溝道金屬氧化物半導(dǎo)體晶體管的示意圖。0022圖7是根據(jù)本發(fā)明一個(gè)實(shí)施例的管體偏置n型溝道金屬氧化物半導(dǎo)體晶體管的剖視圖。0023圖8是描繪了根據(jù)本發(fā)明一個(gè)實(shí)施例的作為晶體管管體偏壓的函數(shù)的門延遲的曲線圖。0024圖9是描繪了根據(jù)本發(fā)明一個(gè)實(shí)施例的作為晶體管電源電壓的函數(shù)的門延遲的曲線圖。0025圖10是根據(jù)本發(fā)明一個(gè)實(shí)施例的說(shuō)明性集成電路的示意圖，其中在所述說(shuō)明性集成電路中可調(diào)節(jié)管體偏置電路和獨(dú)立可調(diào)節(jié)正電源電壓電路被用來(lái)為各個(gè)電路部mii共定制管體偏置和電源電壓。0026圖11是根據(jù)本發(fā)明一個(gè)實(shí)施例的說(shuō)明性可調(diào)節(jié)正電源電壓調(diào)整電路的示意圖。0027圖12是根據(jù)本發(fā)明一個(gè)實(shí)施例的可用于可編程電路的說(shuō)明性可編程電壓分壓器的示意圖，其中所述可編程電路諸如可調(diào)節(jié)正電源電壓調(diào)整電路或者管體偏置電路。0028圖13是根據(jù)本發(fā)明一個(gè)實(shí)施例的可用于解碼控制信號(hào)的說(shuō)明性解碼器的示意圖，其中所鵬制信號(hào)M加至儲(chǔ)如可編程電壓分壓器的可編程元件。0029圖14是根據(jù)本發(fā)明一個(gè)實(shí)施例的顯示與圖11的可編程電源電路中的結(jié)點(diǎn)關(guān)聯(lián)的說(shuō)明性電壓的列表。0030圖15是根據(jù)本發(fā)明的可用于可編禾ifti戎電路中的說(shuō)明性可編程管體偏置電路的說(shuō)明性電路圖。0031圖16是根據(jù)本發(fā)明一個(gè)實(shí)施例的涉及利用邏輯設(shè)計(jì)工具以通3i)(寸集成電路上的電路塊生成適當(dāng)?shù)恼娫春途w管管體偏置選擇的方式來(lái)優(yōu)化設(shè)備性能的說(shuō)明性步驟的流程圖。具體實(shí)施例0032本發(fā)明涉及M調(diào)節(jié)電源電壓來(lái)優(yōu)化集成電路。集成電路可以是任何適當(dāng)類型的集成電路，諸如微處理器、專用集成電路、數(shù)字信號(hào)處理器、存儲(chǔ)電路等之類。如果需要，集成電路可以是包括可編程電路的可編程集成電路?？删幊屉娐房梢訫3i調(diào)節(jié)存儲(chǔ)元件的設(shè)置來(lái)加以配置。利用以舉例說(shuō)明的方式在此描述的一個(gè)適當(dāng)配置，被優(yōu)化的集成電路是諸如可編程邏輯器件集成電路之類的可編程集成電路。0033可編程邏輯器件是可由用戶配置以執(zhí)行自定義邏輯功能的可編程邏輯器件?？删幊踢壿嬈骷哼^(guò)將配置數(shù)據(jù)加載到設(shè)備中的方式配置的("編程的")。配置數(shù)據(jù)有選擇地開啟和關(guān)閉部分設(shè)備電路并借此定制設(shè)備上的邏輯。當(dāng)電源關(guān)閉時(shí)，具有非易失性配置存儲(chǔ)器的可編程邏輯器件可以保存他們的配置數(shù)據(jù)。具有易失配置數(shù)據(jù)的可編程邏輯器件通常在系統(tǒng)上電時(shí)利用被稱為配置設(shè)備的輔助電路來(lái)加載配置數(shù)據(jù)。配置設(shè)備可以利用非易失性存儲(chǔ)器存儲(chǔ)配置數(shù)據(jù)。具有非易失性存儲(chǔ)器的可編程邏輯器件還可以在安裝于系統(tǒng)之后進(jìn)行配置(所謂的系統(tǒng)在線編程)。0034可編程邏輯器件集成電路具有利用中央邏輯電源電壓供電的中央邏輯。通常具有與中央邏輯的電源關(guān)聯(lián)的正中央邏輯電源電壓和接地電壓。被稱為Vccl的正電源電壓可以具有1.1伏特的額定最大值(舉例來(lái)說(shuō))。有時(shí)被稱為Vss的接地電源電壓可以是O伏特(，映說(shuō))。集成電路上的一些電路可以在諸如1.6伏特(舉例來(lái)說(shuō))的升高電源電壓Vcchg之類的一個(gè)或更多較高正電源電壓下運(yùn)行。管體偏壓Vb可以被施加到集成電路上的晶體管的管體端子。施加于n型溝道錄半導(dǎo)體(NMOS)晶體管的管體偏壓通常是負(fù)的。如果需要，正管體偏壓也可以施加于p型溝道金屬氧化物半導(dǎo)體晶體管。管體偏壓有助于減少漏泄電流并借此最小化能量消耗。0035在圖1中顯示了說(shuō)明性的可編程邏輯器件10?？删幊踢壿嬈骷?0可以具有用于驅(qū)動(dòng)斷開設(shè)備10的信號(hào)以及用于經(jīng)由輸入輸出引腳14從其他設(shè)皿收信號(hào)的輸入輸出電路12。輸入輸出電路12包括輸入緩沖器和輸出緩沖器(有時(shí)稱為輸入驅(qū)動(dòng)器和輸出驅(qū)動(dòng)器)。引腳14可以是用于在設(shè)備10的內(nèi)部電路和外部封裝之間建立電連接的任何適合類型的引腳或者焊接凸起。一些引腳14用于高3Iii信信號(hào)。其他引腳用來(lái)衛(wèi)共電源電壓到設(shè)備10。引腳14還可以用于DC和低頻信號(hào)。0036諸如全局和局部垂線和水平導(dǎo)電線路和總線之類的互連資源16可以用來(lái)在設(shè)備10上路由信號(hào)。設(shè)備10上的其余電路18包括可編程邏輯塊、存儲(chǔ)塊、數(shù)字信號(hào)處理電路區(qū)、處理器、用于支持復(fù)雜通信和算術(shù)功能的硬連線電路等。電路18中的可編程邏輯可以包括組合和時(shí)序邏輯電路，包括邏輯門、多路復(fù)用器、開關(guān)、存儲(chǔ)塊、查找列表、邏輯陣列等。這些說(shuō)明性的組分不是互斥的。例如，包括邏輯門和開關(guān)電路的查找表(look-uptables)及其他組件可以利用多路復(fù)用器來(lái)形成。0037可編程邏輯器件10的一些邏輯是固定的(硬布線的)。設(shè)備10中的可編程邏輯包括如此配置以使設(shè)備IO執(zhí)行所需自定義邏輯功能的組件?？删幊踢壿嬈骷?0中的可編程邏輯可以根據(jù)倒可適當(dāng)?shù)目删幊碳夹g(shù)。利用一種適當(dāng)?shù)慕鉀Q方法，配置數(shù)據(jù)(還稱作編程數(shù)據(jù))也可以利用引腳14和輸入41r出電路12加載到可編程邏輯器件10的可編程元件20中。在設(shè)備10正常操作期間，有時(shí)被稱為配置位或者配置存儲(chǔ)器的可編程元件20的每一個(gè)都提供靜態(tài)控制輸出信號(hào)，所述靜雜審'J輸出信號(hào)控制電路18的可編程邏輯中的相關(guān)邏輯元件的狀態(tài)。0038在典型的易失性裝置中，可編禾M^件20可以是隨機(jī)存取存儲(chǔ)器(RAM)單元，戶腐隨機(jī)存取存儲(chǔ)器(RAM)單^^由某些引腳14和輸滿出電路12的適當(dāng)部分/A^卜部配置設(shè)備集成電路加載。加載的RAM單元提供靜縱制信號(hào)，所述靜態(tài)控制信號(hào)，鵬加到電路18的可編程邏輯中的電路元件(例如金屬氧化物半導(dǎo)體晶體管)的端子(例如柵極)以控制那些元件(例如，接通或關(guān)閉某些晶體管)并借此配置可編程邏輯器件10。輸A/輸出電路12和互連資源16中的電路元件返通常由作為部分編程處理的RAM單元輸出(例如，用于定制I/O和路^^擇功能)來(lái)配置。在輸A/tl出電路12、互連資源16和電路18中配置的電路元件可以是諸如傳輸晶體管或者部分多路復(fù)用器、檢查表、邏輯陣列、AND、OR、NAMX和NOR邏輯門等之類的晶體管。0039基于RAM的可編程邏輯器4銀術(shù)僅僅是可能用來(lái)實(shí)現(xiàn)可編程邏輯器件10的各種技術(shù)中的一種說(shuō)明性實(shí)例。其他可用于設(shè)備10的適當(dāng)?shù)目删幊踢壿嬈骷夹g(shù)包括諸如基于由電可配置熔絲或者電可配置非熔絲構(gòu)成的可編程邏輯元件的那些一次可編程設(shè)備，，其中元件20由電可編程只讀存儲(chǔ)器(EPROM)或者電可擦除可編程只讀存儲(chǔ)器(EEPROM)技術(shù)的可編程邏輯器件，具有由磁存儲(chǔ)器元件制成的可編程元件的可編程邏輯器件，具有由變相(phase-change)材料制成的可編禾玩件的可編禾驟輯器件，掩模可編程器件等組成。0040設(shè)備10的酉遣存儲(chǔ)器ite地具有來(lái)自用戶(例如邏輯設(shè)計(jì)者)的配置數(shù)據(jù)。一旦具有適當(dāng)?shù)呐渲脭?shù)據(jù)，那么配置存儲(chǔ)器將有選擇地控制(例如開啟和斷開)可編程邏輯器件10中的部分電路，并借此定制它的功能以促使其按要*^行。0041設(shè)備10的電路可以禾,任何適當(dāng)?shù)慕Y(jié)構(gòu)皿行組織。舉例來(lái)說(shuō)，可編程邏輯器件10的邏輯可以由一系列行和列的較大的可編程邏輯區(qū)或者區(qū)域(有時(shí)稱為邏輯陣列塊或者LAB)組成，其中每一個(gè)可編程邏輯區(qū)或者區(qū)域包括多個(gè)較小的邏輯區(qū)或者區(qū)域(例如，基于有時(shí)被稱為邏輯元件或者LE的查找表或者宏單元的邏輯區(qū)域)。這些邏輯源可以通過(guò)諸如相連的垂直和水平互連導(dǎo)線之類的互連資源16相互連接。互連導(dǎo)線可以包括基本上跨距所有設(shè)備10的全局導(dǎo)線、.諸如跨距部分設(shè)備10的半線或四分之一線的部分導(dǎo)線、具有特定長(zhǎng)度(例如足夠互連幾個(gè)邏輯區(qū)域)的交錯(cuò)導(dǎo)線、在指定部分的設(shè)備10中互連小的邏輯區(qū)的較小局部導(dǎo)線、或者倒可其他適當(dāng)?shù)幕ミB資源配置。如果需要，設(shè)備10的邏輯可以被排列在多個(gè)分級(jí)的層次中，其中多個(gè)大區(qū)互連以形成更大的邏輯部。另夕卜其它的組l糊咧可以j頓不以行列排列的邏輯。部分設(shè)備10(例如在輸A^I出電路12中以及其他處)可以是硬布線的以提高效率。0042除邏輯電路塊(例如，設(shè)備10上的邏輯陣列塊)之外，設(shè)備10可以包括存儲(chǔ)塊(有時(shí)稱為嵌入陣列i央或者EAB)。存儲(chǔ)塊可被用于設(shè)備10的邏輯以存儲(chǔ)數(shù)據(jù)和執(zhí)行計(jì)算。設(shè)備10還可能被如此設(shè)置以在塊中具有其它類型的電路(例如，數(shù)字信號(hào)處理塊等)。設(shè)備10上的電路塊無(wú)須全都具有同一尺寸。根據(jù)需要，邏輯塊、存儲(chǔ)塊和處理塊的每一個(gè)都可以具有不同尺寸。0043在圖2中顯示了禾傭可編程邏輯器件設(shè)計(jì)和實(shí)現(xiàn)自定，輯電路的說(shuō)明性系統(tǒng)環(huán)境。如圖2所示，可編程邏輯器件10可以安裝在系統(tǒng)38中的基板36上。通常，可編程邏輯器件10可以從任何適當(dāng)?shù)难b置或設(shè)備中接收編程數(shù)據(jù)。在圖2的實(shí)例中，可編程邏輯器件10是從配置設(shè)備40接收配置數(shù)據(jù)的那種可編程邏輯器件。禾,這種類型的配置，配置設(shè)備40被安裝在與可編程邏輯器件10相同的基板36上。配置設(shè)備40例如可以包括用于存儲(chǔ)配置數(shù)據(jù)的可擦除可編程只讀存儲(chǔ)器(EPROM)電路以及用于加載數(shù)據(jù)到設(shè)備10中的可編程邏輯器件配置數(shù)據(jù)加載電路。當(dāng)系統(tǒng)38啟動(dòng)時(shí)(或者在另一個(gè)適當(dāng)?shù)臅r(shí)間)，用于配置可編程邏輯器件的配置數(shù)據(jù)可被從配置設(shè)備40提供給可編程邏輯器件10，如路徑42所示。提供給可編程邏輯器件的配置數(shù)據(jù)可被存儲(chǔ)在可編程元件20的可編程邏輯器件中。0044系統(tǒng)38可以包括處理電路44、存儲(chǔ)器46及其他系統(tǒng)元件48。系統(tǒng)38的元件可以位于一個(gè)或多個(gè)基板上，諸如基阪36或者其他適當(dāng)?shù)闹С薪Y(jié)構(gòu)或外殼，并可以ilil總線及其他電子路徑50互連。0045還可以經(jīng)由諸如路徑52之類的路徑為設(shè)備40提供器件10的配置數(shù)據(jù)。設(shè)備40例如可以從配置數(shù)據(jù)加載設(shè)備54或者其他適當(dāng)?shù)难b置接收配置數(shù)據(jù)。數(shù)據(jù)加載可以在電路40被安裝在系統(tǒng)38中的前后進(jìn)行。0046對(duì)在可編程邏輯器件中設(shè)計(jì)和實(shí)現(xiàn)所需邏輯電路而言是一個(gè)重要的開始。邏輯設(shè)計(jì)者因此經(jīng)常使用基于計(jì)^l幾輔助設(shè)計(jì)(CAD)工具的邏輯設(shè)計(jì)系統(tǒng)來(lái)協(xié)助他們進(jìn)行電路設(shè)計(jì)。邏輯設(shè)計(jì)系統(tǒng)可以幫助邏輯設(shè)計(jì)者設(shè)計(jì)和測(cè)試系統(tǒng)中復(fù)雜的電路。當(dāng)設(shè)計(jì)結(jié)束時(shí)，邏輯設(shè)計(jì)系統(tǒng)可被用來(lái)生成用于電子編程適當(dāng)?shù)目删幊踢壿嬈骷呐渲脭?shù)據(jù)或者用于生成掩模編程芯片的自定義掩模的配置數(shù)據(jù)。0047如圖2所示，由邏輯設(shè)計(jì)系統(tǒng)56生成的配置數(shù)據(jù)可以被經(jīng)由諸如路徑58之類的路徑iii共纟雜置54。體54掛共配置到設(shè)備40，因此設(shè)備40稍后可以經(jīng)由路徑42提供該配置數(shù)據(jù)到可編程邏輯器件10。0048在圖2所示類型的配置中，可編程邏輯器件10可以具有由諸如靜態(tài)隨機(jī)存取存儲(chǔ)單元之類的存儲(chǔ)單元形成的配置數(shù)據(jù)單元。這僅僅是用于編程可編程邏輯器件10的一種說(shuō)明性配置。根據(jù)需要，用于編程可編程邏輯器件10的任何適當(dāng)?shù)呐渲枚伎梢员籭頓。例如，可編禾驟輯器件10可以是基于諸如可擦除可編程只讀存儲(chǔ)器(EPROM)單元之類的非易失性配置數(shù)據(jù)單元的。禾lj用這種類型的配置，器件10可以通過(guò)將配置數(shù)據(jù)編程到設(shè)備上的EPROM單元中的方式^iS行配置。可編禾驟輯器件10還可以是基于諸如熔絲和反熔絲之類的可編禾i^件或者是基于其他技術(shù)(例如，磁性設(shè)備、掩模編程等)的可編程元件。在掩模編程環(huán)境中，由邏輯設(shè)計(jì)系統(tǒng)生成的配置數(shù)據(jù)(或者其他這種數(shù)據(jù))可以用來(lái)生成編程器件10的掩模組。為了清Mfe見，本發(fā)明通常將在可編程邏輯器件、而不是掩模編程的背景中進(jìn)行描述，其中所述可編程邏輯器件是艦加載由邏輯設(shè)計(jì)系統(tǒng)56生成的配置數(shù)據(jù)的方式進(jìn)行配置的。0049邏輯電路設(shè)計(jì)系統(tǒng)56包括處理電路和存儲(chǔ)器60。在涉及實(shí)現(xiàn)所需要的自定義邏輯功能的支持設(shè)計(jì)中，邏輯設(shè)計(jì)系統(tǒng)56使用利用電路和存儲(chǔ)器60實(shí)現(xiàn)的軟件皿行電源分配，戶腿電源分配包括最小化漏電流和能量消耗的管體偏壓和正電源電平。0050在圖3中顯示了根據(jù)本發(fā)明的說(shuō)明性的電路設(shè)計(jì)系統(tǒng)56。系統(tǒng)56可以是基于諸如個(gè)人計(jì)算機(jī)、工作站等之類的一個(gè)或多個(gè)處理器的。處理器(一個(gè)或多個(gè))可以利用網(wǎng)絡(luò)(例如局域網(wǎng)或者廣域網(wǎng))相互鏈接。這些計(jì)算機(jī)中的存儲(chǔ)器或外部?jī)?chǔ)存器并諸如內(nèi)部和/或外部硬盤之類的存儲(chǔ)設(shè)備可被用來(lái)存儲(chǔ)指令和數(shù)據(jù)。0051諸如計(jì)算機(jī)輔助設(shè)計(jì)工具62和庫(kù)63之類的基于軟件的元件被保存在系統(tǒng)56中。在運(yùn)行期間，諸如計(jì)算機(jī)輔助設(shè)計(jì)工具62之類的可執(zhí)行軟件在系統(tǒng)56的處理器(一個(gè)或多個(gè))上運(yùn)行。庫(kù)63用來(lái)存儲(chǔ)用于系統(tǒng)56運(yùn)行的數(shù)據(jù)。通常，軟件和數(shù)據(jù)可以被存儲(chǔ)在系統(tǒng)56的倒可計(jì)算機(jī)可讀取介質(zhì)(存儲(chǔ)器)中。如圖2中示意顯示的存儲(chǔ)器60，這種存儲(chǔ)器可以包括計(jì)算豐幾存儲(chǔ)芯片、諸如1K驅(qū)動(dòng)器、閃速存儲(chǔ)器、光盤(CD)、DVD、其他光學(xué)介質(zhì)、和軟盤之類的可移動(dòng)和固定介質(zhì)、磁帶、或者任何其他適當(dāng)?shù)拇鎯?chǔ)器或者存儲(chǔ)設(shè)備(一個(gè)或多個(gè))。當(dāng)系統(tǒng)56的軟件被安裝時(shí)，系統(tǒng)56的存儲(chǔ)器60具有促使系統(tǒng)56中的計(jì)算，執(zhí)行各種方法(處理)的指令和數(shù)據(jù)。當(dāng)執(zhí)行這些處理時(shí)，計(jì)算裝置被配置成實(shí)現(xiàn)電路設(shè)計(jì)系統(tǒng)的功能。0052計(jì)算機(jī)輔助設(shè)計(jì)(CAD)工具62可以由單個(gè)廠家或者多個(gè)廠家Jlf共，其中一些或者所有的計(jì)tm輔助設(shè)計(jì)工具62有時(shí)被統(tǒng)稱為CAD工具。工具62可以被作為一個(gè)或多個(gè)整套的工具(例如，用于執(zhí)行與實(shí)現(xiàn)可編程邏輯器件中的電路設(shè)計(jì)有關(guān)的任務(wù)的編譯禾歸套件)提供，禾n/或作為一個(gè)或多個(gè)單獨(dú)的軟件元件(工具)提供。庫(kù)(一個(gè)或多個(gè))63可以包括僅能由一個(gè)或多^f寺定工具存取的一個(gè)或多個(gè),庫(kù)，并可以包括一個(gè)或多個(gè)共享庫(kù)。共享M庫(kù)可以由多個(gè)工具存儲(chǔ)。例如，第一工具可以存儲(chǔ)共享數(shù)據(jù)庫(kù)中第二工具的數(shù)據(jù)。第二工具可以存取共享數(shù)據(jù)庫(kù)以檢索由第一工具存儲(chǔ)的數(shù)據(jù)。這使得一個(gè)工具能傳遞信息至l拐一個(gè)工具。如果需要，工具還可以在不在共享數(shù)據(jù)庫(kù)中存儲(chǔ),的情況下在彼此之間傳遞信息。0053當(dāng)邏輯設(shè)計(jì)群傭工具62實(shí)現(xiàn)電路時(shí)，邏輯設(shè)計(jì)者將面臨多個(gè)可能的挑戰(zhàn)設(shè)計(jì)決策。設(shè)計(jì)者必須平衡諸如費(fèi)用、尺寸和性能之類的因素以產(chǎn)生切實(shí)可行的最終產(chǎn)品。權(quán)衡將被涉及。例如，指定電路的設(shè)計(jì)可以被這樣設(shè)計(jì)以使其運(yùn)行fflil、但消耗大量電源和芯片內(nèi)資源，或者也可以被這樣實(shí)現(xiàn)以使其運(yùn)行更緩慢，但卻消耗較少電源和很少的資源。0054為了優(yōu)化設(shè)備性能，器件10可以具有一個(gè)或多個(gè)可調(diào)電壓調(diào)節(jié)器?？烧{(diào)電壓調(diào)節(jié)器的設(shè)置可被用來(lái)調(diào)節(jié)劍共給器件10的電路的正電源電壓和/或提供給器件10的電路的管體偏壓?？烧{(diào)電壓電源的設(shè)定可以利用控制信號(hào)來(lái)進(jìn)行調(diào)整，其中所述控制信號(hào)是從已經(jīng)加載適當(dāng)?shù)呐渲脭?shù)據(jù)的存儲(chǔ)元件20提供的。工具62可被用來(lái)分析用戶的邏輯設(shè)計(jì)，并根據(jù)該分析，工具62可以自動(dòng)生成用于調(diào)節(jié)樹共適當(dāng)電平的可調(diào)電壓的配置數(shù)據(jù)。0055用戶可以利用工具62輸入所需的邏輯設(shè)計(jì)。設(shè)計(jì)可以利用器件10上的一個(gè)或多個(gè)電路塊來(lái)實(shí)現(xiàn)。電路塊可以是可編程邏輯塊(例如，邏輯陣列塊)、存儲(chǔ)±央、處理±央、或任何期腿當(dāng)類型的電路塊。在設(shè)計(jì)實(shí)現(xiàn)過(guò)f敦月間，工具62可以對(duì)用于電路塊的正電源電壓和管體偏Jiia行調(diào)節(jié)。例如，一些±央可以具有較大的供電電壓，一些塊可以具有較小的供電電壓，一些塊可以具有與其它塊不同的管體偏壓等等。0056當(dāng)用戶輸入所需的邏輯設(shè)計(jì)時(shí)，工具62具有用戶選擇定時(shí)限制及其他設(shè)計(jì)限制。工具62還可以具有默認(rèn)限制，并可以從其他限制中派生出某些限制。戶腿限制例如可以指定特定部分的用戶邏輯設(shè)計(jì)應(yīng)該以某一最小鵬操作。0057在優(yōu)化期間，工具62執(zhí)行電源調(diào)整和/或管體偏置調(diào)整，所述電源調(diào)整和減管體偏置調(diào)整能最小化能量消耗并同日中滿足設(shè)計(jì)限制。調(diào)整可逐±她行，或者利用招可其^t當(dāng)?shù)拿┠锏燃?jí)執(zhí)行。例如，工具62可以鑒定不需要實(shí)現(xiàn)用戶電路設(shè)計(jì)的邏輯決。因?yàn)檫@些i央將不會(huì)被使用，所以工具62可以生成斷電這些塊的配置數(shù)據(jù)。具體而言，工具62可以使用器件10上的可調(diào)節(jié)電壓饋送電路以確保不使用的塊中的正電源電壓電平和不使用的塊的管體偏壓被設(shè)置為0伏特的斷電管體偏壓。工具62還可以M;利用器f牛10上的可調(diào)電壓饋送電路來(lái)設(shè)置在低漏電流斷電狀態(tài)下具有非零的正電源電壓Vsupint的不4頓塊，從而確保不4頓塊中的管體偏壓具有斷電電壓電平，所述斷電電壓電平反向偏壓塊中的晶體管。0058工具62可以鑒定某些需要最大性能的電路塊。例如，工具62可以鑒定具有臨界速度要求的塊。在這些塊中，管體偏壓可以被置零，供電電壓可以被設(shè)置為最大容許值(舉例來(lái)說(shuō))。工具62可以生成表^些設(shè)置的配置數(shù)據(jù)。在設(shè)備編程期間，配置數(shù)據(jù)可以被存入到器件10中以據(jù)此配置器件IO上的可編程電壓饋送電路。0059利用這種類型的配置，不4頓的電路塊被斷開，并且關(guān)鍵塊被利用最大性能全動(dòng)力操縱。如果需要，其他的電路塊可以被提供以其他的正電源電壓(例如，最大電源電壓或者降低的電源電壓)及其他管體偏壓(例如，0伏特的管體偏壓或者M(jìn)^漏電流的超過(guò)0伏特的非零數(shù)值)。因?yàn)樗鼈兛赡艿剌^低正電源電壓和可能地非零管體偏壓，所以這些塊中的電路將不會(huì)隨著關(guān)鍵電路塊中具有接地管體端子的全動(dòng)力操縱電路而被快速開關(guān)。例如，這些塊中的邏輯門將呈現(xiàn)比關(guān)鍵電路塊中的那些塊更長(zhǎng)的門延遲。盡管這些塊的電路不會(huì)隨Mit關(guān)鍵塊中的電路而被快速開關(guān)，但減少的正電源電壓禾口/或減少的管體偏壓數(shù)值可能有助于減少漏電流，并借此最小化能量消耗。0060圖4顯示了可被用于諸如圖2和圖3中的系統(tǒng)56之類的邏輯設(shè)計(jì)系統(tǒng)中的說(shuō)明性計(jì)^+幾輔助設(shè)計(jì)工具62。0061設(shè)itii程一im邏輯電路功能說(shuō)明的組成開始。邏輯設(shè)計(jì)者可以指定所需電路應(yīng)該如何禾傭設(shè)計(jì)和約束條目工具64執(zhí)行功能。設(shè)計(jì)和約束條目工具64可以包如設(shè)計(jì)和約束條目輔助程序66和設(shè)計(jì)編輯禾旨68之類的工具。諸如輔助設(shè)備66之類的設(shè)計(jì)和約束條目輔助工具可被用來(lái)幫助邏輯設(shè)計(jì)者根據(jù)已有邏輯設(shè)計(jì)庫(kù)定位所需的設(shè)計(jì)，并可以給邏輯設(shè)計(jì)者提供計(jì)算機(jī)輔助以開始(指定)所需設(shè)計(jì)。舉例來(lái)說(shuō)，設(shè)計(jì)和約束條目輔助程序66可被用來(lái)向用戶顯示方案屏幕。用戶可以點(diǎn)擊屏幕上的選項(xiàng)以選擇正被設(shè)計(jì)的電路是否應(yīng)該具有某離征。設(shè)計(jì)編輯程序68可被用來(lái)開始設(shè)計(jì)(例如，通過(guò)輸入硬i糊述語(yǔ)言代碼的線路)，可被用來(lái)編輯從庫(kù)中獲得的設(shè)計(jì)(例如，利用設(shè)計(jì)和約束條目輔助禾M^)，^可以協(xié)助用戶選擇并編輯適當(dāng)?shù)念A(yù)包裝代碼/設(shè)計(jì)。0062設(shè)計(jì)和約束條目工具64可l細(xì)來(lái)允許邏輯設(shè)計(jì)者禾擁任何適當(dāng)?shù)母袷教峁┧璧倪壿嬙O(shè)計(jì)。例如，設(shè)計(jì)和約束條目工具64可以包括那些允許邏輯設(shè)計(jì)者利用真值表輸A^輯設(shè)計(jì)的工具。真值表可以禾擁文本文件或者時(shí)序圖來(lái)指定，也可以從庫(kù)中引入。真值，輯設(shè)計(jì)禾喲束條目可被用于部分大電路或者用于全部電路。0063作為另一個(gè)實(shí)例，設(shè)計(jì)和約束條目工具64可以包括簡(jiǎn)圖捕獲工具。簡(jiǎn)圖捕獲工具可以允許邏輯設(shè)計(jì)者能夠根據(jù)諸如邏輯門和邏輯門組之類的組成部分來(lái)從視覺(jué)上構(gòu)it^輯電路。先前存在的邏輯電路庫(kù)可被用來(lái)允許利用簡(jiǎn)圖捕獲工具引入所需部分的設(shè)計(jì)。0064如果需要，設(shè)計(jì)和約束條目工具64可以允許邏輯設(shè)計(jì)者利用諸如Verilog硬件描述語(yǔ)言(HDL)或者超高速集成電￡袖更件描述語(yǔ)言(VHDL)之類的硬件描述語(yǔ)言提供邏輯設(shè)計(jì)纟^輯設(shè)計(jì)系統(tǒng)10。邏輯電路的設(shè)計(jì)者可以M禾傭編^I歸68寫入硬件描述語(yǔ)言代碼的方式來(lái)輸入邏輯設(shè)計(jì)。如果需要，那么代碼土央可從用戶保存的或者商品化的庫(kù)中弓l入。0065在已經(jīng)利用設(shè)計(jì)和約束條目工具64輸入設(shè)計(jì)之后，行為仿真工具72可被用來(lái)模擬設(shè)計(jì)的功微寺性。如果設(shè)計(jì)的功能特性是不完善的或者不正確的，那么邏輯設(shè)計(jì)者可以利用設(shè)計(jì)和約束條目工具64對(duì)設(shè)i+iS行改變。在利用工具74執(zhí)行綜合運(yùn)行之前，新設(shè)計(jì)的功能操作可以利用行為仿真工具72進(jìn)行驗(yàn)i正。根據(jù)需要，諸如工具72之類的模擬工具還可以在設(shè)計(jì)流程的其他P介段被使用(例如在邏輯綜合之后)。行為仿真工具72的輸出可以被以任何適當(dāng)?shù)母袷?例如真值表、時(shí)序圖等)掛共纟娥輯設(shè)計(jì)者。0066一旦確定對(duì)邏輯設(shè)計(jì)的功倉(cāng)旨操作已經(jīng)滿意，那么邏輯綜合和優(yōu)寸紅具74可被用來(lái)在特定的可編程邏輯器件中實(shí)現(xiàn)邏輯設(shè)計(jì)(即，在特定可編程邏輯器件產(chǎn)品或者產(chǎn)品類的邏輯和互連資源中)。0067工具74試圖ilii^硬件進(jìn)行適當(dāng)選擇的方式優(yōu)化設(shè)計(jì)，從而根據(jù)邏輯設(shè)計(jì)者利用工具64輸入的邏輯設(shè)計(jì)數(shù)據(jù)和約束數(shù)據(jù)5fe在邏輯設(shè)計(jì)中實(shí)現(xiàn)不同的邏輯功能。工具74還可以用于確定電源和管體偏壓的最佳電壓電平。0068在利用工具74執(zhí)1f3f輯綜合和優(yōu)化之后，邏輯設(shè)計(jì)系統(tǒng)可以使用諸如置放和布線工具76之類的工具來(lái)執(zhí)行結(jié)構(gòu)設(shè)計(jì)步驟(布置綜合操作)。置放和布線工具76用來(lái)確定如何在可編禾，輯器件內(nèi)設(shè)置每個(gè)邏輯功能的電路。例如，如果兩^1十?dāng)?shù)此相互作用，那么置放和布線工具76可以將這些計(jì)數(shù)器定位在可編程邏輯器件上的相鄰邏輯區(qū)域以最小化互連延遲。置放和布線工具76產(chǎn)生指定可編程邏輯器件的整齊且有效實(shí)現(xiàn)的邏輯設(shè)計(jì)。0069諸如工具74和76之類的工具可以是編譯禾ii^組件的一部分(例如，由可編禾，輯器件廠家提供的編譯禾歸工具組件的一部分)。根據(jù)本發(fā)明，諸如工具74和76之類的工具在實(shí)現(xiàn)可編f驟輯器件中的所需電路設(shè)計(jì)時(shí)手動(dòng)地和自動(dòng)地考慮利用不同正電源電壓和不同管體偏壓的效果。這使得工具74和76在滿足設(shè)計(jì)限制的同時(shí)能最小化能量消耗。0070在已經(jīng)利用置放和布線工具76生成可編程邏輯器件中的所需邏輯設(shè)計(jì)之后，將利用分析工具78分析和測(cè)試設(shè)計(jì)的實(shí)現(xiàn)。在利用工具62已經(jīng)完成滿意優(yōu)化操作之后，工具62可以生成可編程邏輯器件的配置數(shù)據(jù)或者可以生成其他適當(dāng)?shù)妮敵鰯?shù)據(jù)(例如，用于制造結(jié)合了邏輯設(shè)計(jì)的集成電路的平版掩模組的規(guī)格)。取決于所使用的可編程邏輯器件的種類(例如，基于非易失性存儲(chǔ)器的設(shè)備，基于易失性存儲(chǔ)器的設(shè)備，基于熔絲或者反熔絲的設(shè)備等)，配置數(shù)據(jù)可以被直接編程輸入到可編程邏輯器件中，或者可以被提供至鵬后(例如，當(dāng)上電時(shí))將加載配置數(shù)據(jù)到可編程邏輯器件以對(duì)設(shè)備進(jìn)行編程的配置設(shè)備中。0071圖5顯示了涉及利用圖4的工具62來(lái)生成配置數(shù)據(jù)文件的說(shuō)明性操作。如圖5所示，在步驟82中綜合處理初始網(wǎng)表80以頓后期綜合網(wǎng)表84。在步驟86，在設(shè)置和布線以及優(yōu)化操作期間，用戶輸入88和后期綜合網(wǎng)表84被處理。在步驟86的操作期間，CAD工具62考慮利用不同的正電源電壓和/或管體偏壓的效果，并il5ii^f3S當(dāng)?shù)碾娫春凸荏w偏置電平、電路資源分配、以及設(shè)置決定的效果，工具62將在滿足設(shè)計(jì)限制的同時(shí)^^能量消耗。在匯編處理92期間所獲得的網(wǎng)表90—步處理以生成配置數(shù)據(jù)文件輸出94(例如，.pof或者,sof文件)。0072對(duì)于每一個(gè)電路塊，CAD工具62可以自動(dòng)地鑒定適當(dāng)?shù)碾娫措娖?例如，一個(gè)或多個(gè)最小可接受正電源電平、管體偏壓等)，戶;^3S當(dāng)?shù)碾娫措娖皆试S邏輯設(shè)計(jì)者的電路能按要雜行，同時(shí)能使器件10的能量消耗最小化。如果需要，邏輯設(shè)計(jì)者可以Jii共部分用戶設(shè)計(jì)或者特定電路塊的手動(dòng)電壓饋離擇。0073晶體管漏電流可能是集成電路不必要功率損耗的重要因素。圖6顯示了說(shuō)明性n型溝道金屬氧化物半導(dǎo)體晶體管22的示意圖?？赡艽嬖谟诰w管22中的漏電流包括晶體管漏電流Ioff和晶體管管體漏電流Iboff。晶體管22的源極被標(biāo)記以S，漏極被^i己以D，柵極被^i己以G，以及管體被標(biāo)記以B。當(dāng)柵極G和源極S被在Vss(例如0伏特〉接地、端子D為1.1伏特(或者其4腿當(dāng)?shù)恼娫措妷?并且管體偏壓Vb被施加至U管,子B時(shí)可以測(cè)量漏電流Iboff。只要有可能，通常需要最小化Ioff和Iboff以最小化能量消耗。0074圖7顯示了圖6的n型溝道晶體管22的截面圖。禾,嵌入?yún)^(qū)域24形成源極S和漏極D。柵極結(jié)構(gòu)26由諸如二氧化硅之類的薄層絕緣體以及諸如硅化物多晶硅之類的柵極導(dǎo)體組成。管懶瑞子B利用嵌入?yún)^(qū)域28形成具有p型管體區(qū)域30的電阻接觸。0075盡管圖6和7的實(shí)例中所示的晶體管是n型溝道金屬氧化物半導(dǎo)體晶體管，但所述器件10還可以包括p型溝道金屬氧化物半導(dǎo)體晶體管?？烧{(diào)電壓供給可被用來(lái)校準(zhǔn)n型溝道和p型溝道器件的正電源電壓和管體偏壓。0076在能量消耗(即，漏電流Iboff)和管體偏壓之間存在權(quán)衡。在管體偏壓和晶體管性能之間也存在權(quán)衡。晶體管開始開關(guān)數(shù)字信號(hào)的時(shí)間數(shù)值有時(shí)被稱為它的門延遲。具有小的門延遲的晶體管會(huì)嫩fflil地開關(guān)。具有大的門延遲的晶體管會(huì),緩優(yōu)地開關(guān)。0077如圖8所示，器件10上的晶體管的門延遲隨管體偏壓Vb數(shù)值的增加而增加。當(dāng)不存在管體偏壓時(shí)(即當(dāng)Vb是O伏特時(shí))，門延遲被最小化。在這種情況下，以漏電流增加為代價(jià)，性能被最大化。在非零的管體偏壓的情況下(例如，n型溝道晶體管的Vb^l.O伏特)，晶體管閾值電壓被增加，漏電流被減少。0078對(duì)以這種方式被管體偏置以減少漏電流的晶體管而言存在減速，但對(duì)非關(guān)鍵電路塊而言，能量消耗M^的優(yōu)頓比開關(guān)避降低的缺點(diǎn)重要。在一些瞎況中，具有更大幅值(例如，對(duì)n型溝道設(shè)備而言，-l.l伏特或-1.2伏特或者更多)的管體偏壓也可以被使用。圖8的曲線顯示了在增加的管體偏置幅值禾贈(zèng)加的門延近t間的權(quán)衡。這類曲線的數(shù)據(jù)可以被存儲(chǔ)在數(shù)據(jù)庫(kù)63中，并可供CAD工具62使用以確定管體偏壓Vb的適當(dāng)電平，從而供每個(gè)電路塊IOT。0079能量消耗(漏電流)和在用于為器件10上的電路i^f共電源的正電源電壓之間也存在權(quán)衡。如圖9所示，當(dāng)以相對(duì)較大的正電源電壓Vsupint(例如，1.1伏特)為電路±^共電源時(shí)獲取最短的門延遲。在較低的供電電壓Vsupint下，晶體管的門延遲將增加。當(dāng)希望最大化電路塊的性能以確保滿足定柳艮制或者其他設(shè)計(jì)限制時(shí)，可以將諸如U伏特之類的相對(duì)較大的供電電壓施加到電路土央。當(dāng)不需要使用這種大的電壓時(shí)(例如當(dāng)時(shí)間不那么嚴(yán)格要求了時(shí))，可以4頓較低的供電電壓(例如，0.9伏特或者1.0伏特)。較低的供電電壓將使得電路塊的鵬降低，但也將M^不希望有的能量消耗。關(guān)于圖9的曲線的信息可以被存儲(chǔ)在數(shù)據(jù)庫(kù)63中以供CAD工具62使用。當(dāng)實(shí)現(xiàn)用戶設(shè)計(jì)時(shí)，CAD工具62可以分析器件10以確定哪個(gè)電路塊需要全功率供電電壓以滿足它們的設(shè)計(jì)限制，確定哪個(gè)電路±央將以低功率供電電壓正確地運(yùn)行。具體化這些電源設(shè)置的配置數(shù)據(jù)可以由CAD工具62生成，并在編程期間存入到器件10中。0080圖10顯示了諸如可編程邏輯器件10之類的說(shuō)明性部分的可編，成電路的電路圖。如圖10所示，器件IO可以具有多個(gè)電路塊IOO。電路塊IOO例如可以是可編程邏輯塊、存儲(chǔ)塊、處理電路塊(例如數(shù)字信號(hào)處理電路、乘法器等)、或者樹可其他適當(dāng)?shù)碾娐穒央。取決于用戶的特定邏輯設(shè)計(jì)，一些或者所有塊腦可以被i頓。在所!頓的塊100之間，一些將具有高體要求，一些將具剤氐速度要求?？烧{(diào)電源電路102可棚來(lái)向塊100提供正電源電壓Vsupint。電路102皿地是獨(dú)立可調(diào)節(jié)的，以便取決于旨?jí)K的計(jì)時(shí)要求，而使不同的塊100可以具有不同的Vsupint的值。如圖9所示，必須迅速開關(guān)的電路i央100可以具有較高的Vsupint值以減少它們的門延遲。具有沒(méi)那么嚴(yán)格計(jì)時(shí)要求的電路±央可以具皿低的Vsupint值以減少能量消耗。0081可調(diào)節(jié)正電源102的設(shè)置可以M將配置數(shù)據(jù)加載到相關(guān)可編禾i^件20中的方式來(lái)調(diào)節(jié)。如圖10所示，可能存在與每個(gè)電路塊關(guān)聯(lián)的獨(dú)立可調(diào)節(jié)正電源102。如果需要，其它配置也可以被使用。例如，對(duì)每一對(duì)電路塊100、對(duì)每一組三或四個(gè)的電路塊100、或者對(duì)器件10上的大部分電路，都可能存在一個(gè)可調(diào)節(jié)正電源102。0082齡電路塊100可以禾擁接地電壓Vss(例如，O伏特)來(lái)Jii共電源?？烧{(diào)節(jié)電源電路可Mffi^3Mi央或者以任何其^S當(dāng)?shù)牧６鹊燃?jí)來(lái)調(diào)整Vss。在典型配置中，單一叵久的供電電壓Vss可以被并^i共給全部電路i央100。0083圖10的可調(diào)節(jié)電源電路可被用來(lái)向電路i央100,可調(diào)電平的管體偏置Vb?？烧{(diào)節(jié)管體偏置發(fā)生器110可被用來(lái)生成管體偏壓。多路復(fù)用器106可被用來(lái)將來(lái)自可調(diào)節(jié)管體偏置發(fā)生器電路110的管體偏壓或者接地電壓施加到各個(gè)電路塊100。在圖10中與可調(diào)節(jié)管體偏置發(fā)生器110分開顯示的多路復(fù)用器106有時(shí)可以是可調(diào)節(jié)管體偏置發(fā)生器電路110的一部分。0084多路飾器106的狀態(tài)可以禾lJ用相關(guān)的存儲(chǔ)元件20進(jìn)行調(diào)節(jié)。當(dāng)希望指定電路塊中的晶體管以其最高皿運(yùn)行時(shí)，與該±央關(guān)聯(lián)的多路復(fù)用器106可以被如此調(diào)節(jié)以使各個(gè)接地端子112與塊內(nèi)的管體端子相連接。以這種方式將晶體管的管體端子硬連線以接地能確保塊內(nèi)的晶體管能被魏開關(guān)。當(dāng)在滿足用戶設(shè)計(jì)限制的情況下塊勵(lì)中的晶體管以低于最高M(jìn)的速度運(yùn)行是可接受的時(shí)，多路復(fù)用器106可以將可調(diào)節(jié)管體偏置發(fā)生器110的輸出108連接到端子104，借此將來(lái)自可調(diào)節(jié)管體偏置發(fā)生器110的管體偏壓連線至塊中晶體管的管體端子。0085當(dāng)電路塊不被用于實(shí)現(xiàn)用戶的邏輯設(shè)計(jì)時(shí)，塊中晶體管的正電源Vsupint和管體端子可被接地而斷電戶腿塊。在一些配置中，供電電壓Vsupint還可以存在于不使用的塊中。這種類型的不使用的塊可以通過(guò)向塊內(nèi)的管體端子提供適當(dāng)?shù)姆聪蚱珘弘娖降姆绞奖恢糜诘蛽p耗斷電狀態(tài)(例如，對(duì)畫OS設(shè)備中p+管體端子而言是-1.0伏特的最大反向偏壓電平，或者對(duì)PMOS設(shè)備中n+管體端子而言是+"2.1伏特的最大反向偏壓電平)。0086如果需要，可以在指定設(shè)備上Jli共多個(gè)管體偏置發(fā)生器llO(例如，每個(gè)電路塊100—個(gè)管體偏置發(fā)生器)。然而，通常消耗較少的電路實(shí)產(chǎn)來(lái)為器件10的n型溝道設(shè)^li共一個(gè)可調(diào)節(jié)管體偏置發(fā)生器(并且如果需要，可以為p型溝道設(shè)^i共一個(gè)可調(diào)節(jié)管體偏置發(fā)生器)。管體偏置發(fā)生器110可以利用生成所需管體偏壓的電荷泵電路實(shí)現(xiàn)。例如，管體偏置發(fā)生器110可以使用電荷泵電路根據(jù)正電源電壓和接地電壓生成負(fù)管體偏壓。電荷泵電路的運(yùn)行勢(shì)必受寄生(parasitics)的影響，因此實(shí)際上難以在器件10中分配電荷泵電路。因此，可能需要利用器件10上一個(gè)位置的電路來(lái)實(shí)現(xiàn)可調(diào)節(jié)管體偏置發(fā)生器IIO。0087圖11顯示了說(shuō)明性的可調(diào)節(jié)正電源102。電源102可以利用正電壓Vccl和Vcchg以及接地電壓Vss進(jìn)行供電。任何適當(dāng)?shù)碾妷弘娖蕉伎梢员皇褂?。電壓Vcchg^Mk大于電壓Vccl。禾,一^MS當(dāng)?shù)挠霞褐?，Vccl是l.l伏特，Vcchg是1.6伏特。電壓Vccl可以^i共給端子114和134。接地電壓Vss可以被JH共給端子132和136。電壓Vcchg可以被J^共給端子126。0088可編程電壓分壓器116接收電壓Vccl和Vss并M線路118提供電壓IN，戶腿電壓IN的范圍是從Vss到Vccl。運(yùn)算放大器124在其正輸入端接收信號(hào)IN。反饋路徑122以單位增益配置的運(yùn)算放大器124的負(fù)輸入端120相連接。運(yùn)算放大器124將輸入端118和120的信號(hào)進(jìn)行比較，并在線路126上生成相應(yīng)的控審瞻號(hào)輸出GAIEP。信號(hào)GATEP控制p型溝道金屬氧化物半導(dǎo)體晶體管MP1的柵極以及n型溝道金屬氧化物半導(dǎo)體晶體管MNl的柵極。當(dāng)GATEP為高時(shí)，MP1斷開，MN1開啟，并且Vsupint電壓為Vss。當(dāng)GATEP為低時(shí)，晶體管MP1開啟，晶體管MN1斷開，并且Vsupint電壓為Vccl。利用可編程電壓分壓器116的適當(dāng)調(diào)整，Vsupint可以被設(shè)置為介于Vss和Vccl之間的電壓。0089圖12顯示了說(shuō)明性的可編程電壓分壓器116。分壓器116具有在正電壓Vccl和接地端子Vss之間串聯(lián)的多個(gè)電阻142。電阻可以全部都具有相同的值或者可以具有不同的值。晶體管140用來(lái)在結(jié)點(diǎn)144接進(jìn)串聯(lián)連接的電阻排。控制信號(hào)被經(jīng)由控制線138施加于晶體管140的柵極。控制信號(hào)可被用來(lái)關(guān)掉除掉一個(gè)以外全部的晶體管。被接通的晶體管140在所需結(jié)點(diǎn)144處接入到電阻142排。*結(jié)點(diǎn)144都具有Vss到Vcd范圍內(nèi)不同的電壓。ffi31^擇電阻排中的分支點(diǎn)，可以調(diào)節(jié)線路118上的輸出電壓IN。0090在圖12的說(shuō)明性配置中，獨(dú)立的存儲(chǔ)元件20被顯示為用來(lái)提供控制信號(hào)到晶體管140。如果需要，諸如圖13的解碼器146之類的解碼器可被用來(lái)施加控制信號(hào)到線路138。線路138上的控制信號(hào)可以是由解碼器146根據(jù)一組未解碼控制信號(hào)而生成，其中所述一組未解碼控制信號(hào)被從已經(jīng)加載0091了配置,的各個(gè)存儲(chǔ)元件20施加到解碼器146的輸入端148。因?yàn)閳D11的運(yùn)算放大器電路的單位增益配置，所以如圖14的列表所示，在輸出線130提供的正電源電壓Vsupintl跟宗線路118上的電壓IN。例如，如果IN是0伏特，那么Vsupint將是0伏特。如果IN是Vccl，那么Vsupint將是Vccl。如果IN的至在0和Vccl之間(即，由分壓器116設(shè)置建立的電壓V1)，那么Vsupint的值將等于VI。0092當(dāng)需要最大性能時(shí)，指定電路i央100的Vsupint值可以被設(shè)置為Vccl。當(dāng)電路塊100的源未被用來(lái)實(shí)現(xiàn)用戶所需的自定義電路設(shè)計(jì)時(shí)，那個(gè)塊的電壓Vsupint可以被設(shè)置為Vss以關(guān)掉戶皿±央。其他電路±央可能被需要以構(gòu)自戶電路設(shè)計(jì)的一部分，但這些電路i央無(wú)需以其最高可能速度運(yùn)行。這些非關(guān)鍵電路塊可能具有中間電平的Vsupint。0093圖15顯示了可用于圖10的可調(diào)節(jié)管體偏置發(fā)生器110的說(shuō)明性電路?？烧{(diào)節(jié)管體偏ga生器110可以具有管體偏置發(fā)生器電路152，所述管體偏置發(fā)生器電路152是基于電荷泵154的。發(fā)生器電路152可以根據(jù)在線路150接收的電源信號(hào)在輸出線156上生雌出電壓(例如，圖15的實(shí)例中-1.1伏特的負(fù)輸出電壓)。如果需要，線路150可以與諸如引腳14之類的引腳連接到一起以接收外部電源信號(hào)(例如，Vss和Vccl或者Vcchg)。0094可編程電壓調(diào)節(jié)器158可以利用在線路160上掛共的控制信號(hào)來(lái)調(diào)整。線路160可以從圖13所示類型的相關(guān)存儲(chǔ)元件20或者解碼器接收控制信號(hào)?？删幊屉妷赫{(diào)節(jié)器可以包括結(jié)合圖11和12描述的運(yùn)算放大器和可編程電壓分壓器。可編程電壓調(diào)節(jié)器在線路156上接收來(lái)自管體偏置發(fā)生器152的輸出電壓，并在線路108上^i共相應(yīng)的經(jīng)調(diào)整的管體偏壓。在圖15的實(shí)例中，線路108上的輸出電壓的范圍是從O至U-1.1伏特。然而這僅僅是說(shuō)明性的。0095圖16顯示了當(dāng)在器件10中實(shí)現(xiàn)自定義邏輯設(shè)計(jì)時(shí)涉及利用CAD工具62以最小化器件10中的能量消耗的說(shuō)明性步驟。0096在步驟160，諸如設(shè)計(jì)和約束條目工具64之類的工具使用輸入屏幕以從邏輯設(shè)計(jì)者獲取所需的自定義邏輯設(shè)計(jì)。所述設(shè)計(jì)包括諸如定時(shí)限制、信號(hào)強(qiáng)度約束、邏輯功能約束等之類的設(shè)計(jì)限制。設(shè)置屏幕和/或其他適當(dāng)?shù)挠脩糨斎肱渲?例如，聲音命令輸入配置和批處理方式輸入配置)并用來(lái)收集與鑒定一個(gè)或多個(gè)適當(dāng)?shù)碾娫措娖较嚓P(guān)的用戶設(shè)置。如果需要，一些或者全部設(shè)置可以被設(shè)置為是默認(rèn)的。0097在步驟160期間，用戶可以指定諸如門延M開^I度、所需電源電平、電流電平等之類的約束。例如，用戶可以指定特定電路塊以特定最小速度或者最大延MiS行的要求。在每一組電路塊上，或者在整個(gè)芯片上，這可以逐電路i央地執(zhí)行。如果需要，諸如這些之類的設(shè)置可以被提供作為默認(rèn)值(例如，當(dāng)用戶沒(méi)有指定樹可這種限制)。0098在步驟162，可以利用圖4的工具72、74、76和78執(zhí)行邏輯綜合和優(yōu)化、結(jié)構(gòu)設(shè)計(jì)、以及定時(shí)模擬運(yùn)行。在這些操作期間，CAD工具62處理在步驟160中獲取的設(shè)計(jì)限制，并生成可編程邏輯器件誠(chéng)電路的設(shè)計(jì)實(shí)現(xiàn)。特別是，根據(jù)用戶提供的邏輯設(shè)計(jì)和約束，CAD工具鑒定當(dāng)設(shè)備用于結(jié)合圖2所描述類型的系統(tǒng)中時(shí)用于為設(shè)^i共電的電路i央電源電平(Vsupint值)和/或管體偏置電平(Vb值)。0099如結(jié)合圖8和9的性能曲線所描述的那樣，Vb和Vsupint上的改變會(huì)影響電路i央100的開關(guān)速度和漏電流。如果要求指定電路塊以其最高速度運(yùn)行，夷卩么管體偏置Vb被硬布線接地，并且正電源電壓Vsupint可以被設(shè)置為它的最大值(例如，U伏特)。這確保電路塊以最大化漏電流為代價(jià)能ffi3！地開關(guān)。如果指定電路塊無(wú)需以其最快可能速度開關(guān)，那么可調(diào)節(jié)管體偏置電路可被用來(lái)向塊中的晶體管的管體端子施加期望的管體偏壓值Vb，禾口/或可調(diào)節(jié)正電源電壓可被用來(lái)向塊的電源端子施加期望的正電源電壓值Vsupint(例如，向塊中的反相電路的源極一漏極端子等)。這些Vsupint和Vb值可用于最小化漏電流并借此減少能量消耗，同時(shí)仍能滿足諸如定時(shí)限制之類的設(shè)計(jì)限制。0100CAD工具可以鑒定任何適當(dāng)數(shù)目的正電壓電壓和管體偏壓。在典型方案中，圖10所示類型的電路!細(xì)來(lái)分配電源和管體偏壓。利用圖10所示類型的配置，全部關(guān)鍵電路塊可以通過(guò)經(jīng)由各個(gè)多路復(fù)用器106將關(guān)鍵電路塊的管體偏置端子與接地段ira線的方式被提供以0伏特的管體偏置。被提供給3陛塊的可調(diào)節(jié)正電源電壓Vsupint例如可以是在器件10上使用的最大中央邏輯供電電壓(例如，1.1伏特)。正被使用的全部非關(guān)鍵塊可以從可調(diào)節(jié)管體偏置發(fā)生器110接收與瞎管體偏壓Vb。^蟲粒的Vsupint值可以被施加到旨非關(guān)鍵±央。這些Vsupint值可以被選擇得足夠高以確保滿足定時(shí)限制，同時(shí)也足夠低以幫助減少漏電流和會(huì)遣消耗。0101在己經(jīng)分配資源并且執(zhí)行置放操作從而確保實(shí)現(xiàn)所需的自定義邏輯電路的CAD工具滿足設(shè)計(jì)限制之后，CAD工具生成用于編程可編程邏輯器件的相應(yīng)配置數(shù)據(jù)。0102在步驟162期間，CAD工具對(duì)照能量消耗標(biāo)準(zhǔn)平衡性能標(biāo)準(zhǔn)。在各種設(shè)計(jì)限制之間分析沖突的過(guò)程中，工具62可以生^l衡(例如，性育樹比會(huì)遣消耗)?？梢愿鶕?jù)由邏輯設(shè)計(jì)者衝共的標(biāo)準(zhǔn)作出權(quán)衡，也可以根據(jù)預(yù)先確定的標(biāo)準(zhǔn)作出權(quán)衡(例如，標(biāo)準(zhǔn)建成工具62)。諸如有關(guān)門延遲的信息之類的可供工具62使用，其中所述門延遲與圖8和9的供電電壓和管體偏壓有關(guān)。0103在步驟162中已經(jīng)滿意優(yōu)化所需的邏輯設(shè)計(jì)之后，邏輯設(shè)計(jì)系統(tǒng)56的工具62可以生，于編程可編fi^輯器件10或者其^^當(dāng)?shù)目删幊碳呻娐返呐渲脭?shù)據(jù)。可編禾，輯器件可以具有配置數(shù)據(jù)、并在步驟164中供圖2所述類型的系統(tǒng)使用。配置配置可編程邏輯器件以執(zhí)行邏輯設(shè)計(jì)者的所需自定義邏輯功能。因?yàn)楣ぞ?2用于實(shí)現(xiàn)所需設(shè)計(jì)，所以配置數(shù)據(jù)將配置邏輯裝置和可調(diào)節(jié)管體偏置發(fā)生器110、多路復(fù)用器106以及可調(diào)節(jié)電源102的設(shè)置，以使得設(shè)計(jì)限制得到滿足并且辦的能量消耗被最小化。0104上文中僅僅說(shuō)明了本發(fā)明的原理，在不脫離本發(fā)明的范圍和精神的情況下本領(lǐng)域的技術(shù)人員可以對(duì)本發(fā)明作出各種修改。權(quán)利要求1.一種集成電路，包括包括可編程邏輯的多個(gè)電路塊，所述可編程邏輯具有帶有管體端子的金屬氧化物半導(dǎo)體晶體管；可調(diào)節(jié)管體偏置電路，其將管體偏壓施加到至少一些所述電路塊中的所述晶體管的所述管體端子；以及多個(gè)獨(dú)立可調(diào)節(jié)電源，每一個(gè)獨(dú)立可調(diào)節(jié)電源將各自的電源電壓施加到各自的所述多個(gè)電路塊中的一個(gè)。2.在權(quán)利要求1中定義的集成電路還包括所述可編程邏輯中的可編程元件，所述可編程元件被加載有用于配置所述可編程邏輯以實(shí)現(xiàn)用戶電路設(shè)計(jì)的配置數(shù)據(jù)，其中在實(shí)現(xiàn)^M用戶電路設(shè)計(jì)的過(guò)程中至少一些所述電路塊將不被使用，并且其中所述可調(diào)節(jié)管體偏置電路施加斷電電壓到不使用的電路塊的管體端子以令所述不使用的電路塊斷電。3.在權(quán)利要求1中定義的集成電路還包括所述可編程邏輯中的可編程元件，所述可編程元件被加載有用于配g^f述可編程邏輯以實(shí)現(xiàn)用戶電路設(shè)計(jì)的配置數(shù)據(jù)，其中在實(shí)現(xiàn)戶;M用戶電路設(shè)計(jì)的過(guò)程中至少一些所述電路塊將不被使用，其中所述可調(diào)節(jié)管體偏置電路施加接地電壓到不使用的電路塊的管體端子，并且其中所述獨(dú)立可調(diào)節(jié)電源之一與^所述不使用的電路塊關(guān)聯(lián)，并且所述^lz:可調(diào)節(jié)電源之一施加接地電壓到所述不使用的電路i央。4.在權(quán)利要求1中定義的集成電路還包括所述可編程邏輯中的可編程元件，所述可編程元件被加載有用于配置所述可編程邏輯以實(shí)現(xiàn)用戶電路設(shè)計(jì)的配置數(shù)據(jù)，其中第一組電路塊包括需要以第一3M運(yùn)行從而實(shí)現(xiàn)所述用戶電路設(shè)計(jì)的晶體管，并且其中第二組電路塊包括在實(shí)現(xiàn)戶脫用戶電路設(shè)計(jì)時(shí)以第二運(yùn)行的晶體管，其中所述第二速度低于所述第一速度，并且其中所述^5l可調(diào)節(jié)電源施加第一正電源電壓到所述第一組電路i央，并且施加第二正電源電壓至lj所述第二組電路塊，其中所述第一電源電壓大于所述第二電源電壓。5.在權(quán)利要求1中定義的集成電路還包括所述可編程邏輯中的可編程元件，所述可編程元件被加載有用于配置所述可編程邏輯以實(shí)現(xiàn)用戶電路設(shè)計(jì)的配置數(shù)據(jù)，其中第一組電路塊包括需要以第一速度運(yùn)行以實(shí)現(xiàn)所述用戶電路設(shè)計(jì)的晶體管，并且其中第二組電路塊包括當(dāng)實(shí)現(xiàn)所述用戶電路設(shè)計(jì)時(shí)以第二3Iit運(yùn)行的晶體管，其中所述第二速度慢于所述第一速度，并且其中所述可調(diào)節(jié)管體偏置電路施加所述接地電壓到所述第一組電路塊中晶體管的管體端子。6.在權(quán)利要求1中定義的集成電路還包括所述可編程邏輯中的可編程元件，所述可編程元件被加載有用于配置所述可編程邏輯以實(shí)現(xiàn)用戶電路設(shè)計(jì)的配置數(shù)據(jù)，其中第一組電路塊包括需要以第一速度運(yùn)行以實(shí)現(xiàn)所述用戶電路設(shè)計(jì)的晶體管，并且其中第二組電路塊包括當(dāng)實(shí)現(xiàn)所述用戶電路設(shè)計(jì)時(shí)以第二iM運(yùn)行的晶體管，其中所述第二速度慢于所述第1度，并且其中所述可調(diào)節(jié)管體偏置電路施加所述接地電壓到所述第一組電路塊中晶體管的管體端子，并施加非零管體偏壓到所述第二組電路塊中晶體管的管體端子。7.在權(quán)利要求1中定義的集成電路，其中所述3蟲立可調(diào)節(jié)電源的每一個(gè)者陁括單位增益配置下的運(yùn)算放大器。8.在權(quán)利要求1中定義的集成電路，其中所述3te可調(diào)節(jié)電源的每一個(gè)者陁括可編程電壓分壓器。9.在權(quán)利要求1中定義的集成電路，其中所述獨(dú)立可調(diào)節(jié)電源的每一個(gè)者陁括由來(lái)自可編程元件的靜態(tài)控制信號(hào)調(diào)整的可編程電壓分壓器，并且其中所述可調(diào)節(jié)管體偏置電路包括電荷泵。10.在權(quán)利要求1中定義的集成電路還包括-所述可編程邏輯中的可編程元件，所述可編程元件被加載有用于配置所述可編程邏輯以實(shí)現(xiàn)用戶電路設(shè)計(jì)的配置數(shù)據(jù)，其中第一組電路塊包括需要以第一速度運(yùn)行以實(shí)現(xiàn)戶;M用戶電路設(shè)計(jì)的晶體管，以及其中第二組電路塊包括當(dāng)實(shí)現(xiàn)所述用戶電路設(shè)計(jì)時(shí)以第二，運(yùn)行的晶體管，其中所述第二速度慢于所述第一速度，其中所述可調(diào)節(jié)管體偏置電路施加所述接地電壓到所述第一組電路塊中晶體管的管體端子，并施加非零管體偏壓到所述第二組電路塊中晶體管的述管體端子，其中所述獨(dú)立可調(diào)節(jié)電源的每一個(gè)都包括由來(lái)自所述可編程元件的靜態(tài)控制信號(hào)調(diào)整的可編程電壓分壓器，并且其中所述可調(diào)節(jié)管體偏置電路包括電荷泵。11.在權(quán)利要求1中定義的集成電路還包括所述可編程邏輯中的可編程元件，所述可編程元件被加載有用于配置所述可編程邏輯以實(shí)現(xiàn)用戶電路設(shè)計(jì)的配置數(shù)據(jù)，其中第一組電路塊包括需要以第一速度運(yùn)行以實(shí)現(xiàn)所述用戶電路設(shè)計(jì)的晶體管，以及其中第二組電路塊包括當(dāng)實(shí)現(xiàn)所述用戶電路設(shè)計(jì)時(shí)以第二iM運(yùn)行的晶體管，其中所述第二速度慢于所述第"HI度，其中所述可調(diào)節(jié)管體偏置電路施加接地電壓到所述第一組電路塊中晶體管的管體端子，以及施加非零管體偏壓到所述第二組電路塊中晶體管的管體端子，其中所述獨(dú)立可調(diào)節(jié)電源的每一個(gè)都包括由來(lái)自所述可編程元件的靜態(tài)控制信號(hào)調(diào)整的可編程電壓分壓器，其中所述可調(diào)節(jié)管體偏置電路包括電荷泵，其中至少一些電路塊在實(shí)1^述用戶電路設(shè)計(jì)的過(guò)程中不被使用，以及其中所述可調(diào)節(jié)管體偏置電路施加接地電壓至杯使用的電路塊的管體端子。12.在權(quán)利要求1中定義的集成電路還包括所述可編程邏輯中的可編程元件，所述可編禾M^件被加載有了用于配置所述可編程邏輯以實(shí)現(xiàn)用戶電路設(shè)計(jì)的配置數(shù)據(jù)，其中第一組電路塊包括需要以第1度運(yùn)行以實(shí)現(xiàn)所述用戶電路設(shè)計(jì)的晶體管，以及其中第二組電路塊包括當(dāng)實(shí)1L^M用戶電路設(shè)計(jì)時(shí)以第二速度運(yùn)行的晶體管，其中所述第二速度慢于所述第一速度，其中所述可調(diào)節(jié)管體偏置電路施加所述接地電壓到所述第一組電路塊中晶體管的管體端子，以及施加非零管體偏壓到所述第二組電路塊中晶體管的管體端子，其中所述獨(dú)立可調(diào)節(jié)電源的每一個(gè)都包括由來(lái)自所述可編程元件的靜態(tài)控帝瞻號(hào)調(diào)整的可編程電壓分壓器，其中所述可調(diào)節(jié)管體偏置電路包括電荷泵，其中至少一些電路±央在實(shí)現(xiàn)所述用戶電路設(shè)計(jì)的過(guò)程中不被使用，其中所述可調(diào)節(jié)管體偏置電路施加接地電壓到不使用的電路塊的管體端子，并且其中獨(dú)立可調(diào)節(jié)電源之一與每一個(gè)所述不使用的電路塊關(guān)聯(lián)，并施加接地電壓到該不使用的電路塊。13.可編禾魏成電路上的電源電路，所述可編禾M成電路具有包括具有管體端子的晶體管的電路塊，其中至少一些電路塊被用來(lái)實(shí)5見指定用戶邏輯設(shè)計(jì)，并且在實(shí)現(xiàn)所述指定用戶邏輯設(shè)計(jì)時(shí)一些電路塊不被使用，所述電源電路包括管體偏置發(fā)生器電路，所述管體偏置發(fā)生器電路生成非零管體偏壓，該非零管體偏壓被施加到第一組使用的電路塊中晶體管的管體端子，并施加接地電壓到第二組使用的電路塊中晶體管的管體端子。14.在權(quán)利要求13中定義的電源電路，其中所述晶體管具有關(guān)聯(lián)的晶體管開關(guān)速度和晶體管漏電流，其中施加至lj所述第一組電路塊中管體端子的非零管體偏壓相對(duì)于所述第二組電路塊中的晶體管開關(guān)速度和晶體管漏電流降低了所述第一組電路塊中的晶體管開關(guān)速度和晶體管漏電流。15.在權(quán)利要求13中定義的電源電路，還包括多個(gè)獨(dú)立可調(diào)節(jié)電源電路，每一個(gè)所述獨(dú)立可調(diào)節(jié)電源電路都生成用于相應(yīng)一個(gè)電路塊的電源電壓。16.在權(quán)利要求13中定義的電源電路，還包括多個(gè)獨(dú)立可調(diào)節(jié)電源電路，每一個(gè)所述獨(dú)立可調(diào)節(jié)電源電路生成用于相應(yīng)一個(gè)電路塊的供電電壓，其中第一組^^:可調(diào)節(jié)電源電路生成第一正電源電壓從而為所述第一組電路塊中的一些電路i央供電，其中第二組獨(dú)立可調(diào)節(jié)電源電路生成小于所述第一正電源電壓的第二正電源電壓從而為所述第一組電路塊中的一些電路塊供電。17.在權(quán)利要求13中定義的電源電路，還包括多個(gè)獨(dú)立可調(diào)節(jié)電源電路，每一個(gè)所述獨(dú)立可調(diào)節(jié)電源電路都生成用于相應(yīng)一個(gè)電路塊的供電電壓，其中第一組獨(dú)立可調(diào)節(jié)所述電源電路生成第一正電源電壓從而為所述第二組電路塊中的一些電路塊供電，其中第二組獨(dú)立可調(diào)節(jié)電源電路生成小于所述第一正電源電壓的第二正電源電壓從而為所述第二組電路塊中的一些電路塊供電。18.計(jì)算機(jī)可讀取存儲(chǔ)介質(zhì)上的軟件，包括用于鑒定可編程邏輯器件集成電路上的第一組禾瞎二組電路塊的代碼，所述可編程邏輯器件集成電路用于實(shí)現(xiàn)指定用戶自定義邏輯設(shè)計(jì)，其中所述第一組電路塊包括具有被施加到接i也管體偏壓的管體端子的晶體管，并且其中所述第二組電路±央包括具有被施加非零管體偏壓的管體端子的晶體管。19.在權(quán)利要求18中定義的軟件，其中被施加接地管體偏壓的所述第一組電路塊中的至少一些晶體管的開^3I度比被施加非零管體偏壓的所述第二組電路塊中的至少一些晶體管的開^M快，所述軟件還包括用于鑒定不同的正電源電壓的代碼，所述正電源電壓根據(jù)用戶提供纟^輯設(shè)計(jì)工具的設(shè)計(jì)限制機(jī)加到第一組電路塊中的電路塊。20.在權(quán)利要求18中定義的軟件，其中被施加接地管體偏壓的所述第一組電路塊中的至少一些晶體管的開關(guān)鵬比被施加夂零管體偏壓的所述第二組電路塊中的至少一些晶體管的開^3i度快，戶;M軟件還包括用于鑒定不同的正電源電壓的代碼，戶，正電源電壓根據(jù)用戶提供給邏輯設(shè)計(jì)工具的設(shè)計(jì)限制被施加至l傑二組電路塊中的電路土央。全文摘要提供了一種集成電路，其具有可調(diào)節(jié)晶體管管體偏置電路和可調(diào)節(jié)供電電路。所述可調(diào)節(jié)電路可被用來(lái)選擇性地施加管體偏壓和供電電壓到可編程邏輯塊、存儲(chǔ)器塊、及集成電路上的其他電路塊。利用計(jì)算機(jī)輔助設(shè)計(jì)工具可以鑒定管體偏壓和供電電壓。當(dāng)不需要電路塊高速運(yùn)行時(shí)，管體偏壓可被用來(lái)降低漏電流和能量消耗。當(dāng)不需要電路塊高速運(yùn)行時(shí)，降低的供電電壓也可被用來(lái)降低能量消耗。為了確保最佳開關(guān)速度，對(duì)高速性能最為關(guān)鍵的電路塊可以具有最小管體偏壓或者不具有管體偏置，并且可以被提供最大電源電平。文檔編號(hào)H03K19/00GK101399537SQ200810175640公開日2009年4月1日申請(qǐng)日期2008年9月12日優(yōu)先權(quán)日2007年9月14日發(fā)明者S·帕里賽蒂申請(qǐng)人:阿爾特拉公司