專利名稱：時(shí)間交錯(cuò)式時(shí)脈數(shù)據(jù)恢復(fù)裝置及方法
技術(shù)領(lǐng)域：
本發(fā)明 一般是與時(shí)脈數(shù)據(jù)恢復(fù)(CDR)相關(guān)，其特別是關(guān)于采用時(shí)間交錯(cuò)式 計(jì)畫的CDR。
背景技術(shù)：
NRZ (不歸零)是一種簡(jiǎn)單且被廣泛使用的二進(jìn)制數(shù)據(jù)流的調(diào)變方式，適 用于一通訊通道，其中NRZ透過電壓信號(hào)波形的變化去表示二進(jìn)制數(shù)據(jù)流。 對(duì)于以R速率(每秒比特)傳輸?shù)亩M(jìn)制數(shù)據(jù)流，該NRZ以具有第一電平的電 壓脈沖去代表二進(jìn)制數(shù)據(jù)比特中的邏輯「1」，而以具有第二電平的電壓脈沖 代表二進(jìn)制數(shù)據(jù)比特中的邏輯「 0」，其中數(shù)據(jù)比特邏輯「 1」與數(shù)據(jù)比特邏輯 rOJ的期間(period)皆為T，且T與R互為倒數(shù)。在該數(shù)據(jù)傳輸?shù)慕邮斩?上，時(shí)脈數(shù)據(jù)恢復(fù)(CDR)電路用于擷取嵌入在電壓信號(hào)波形中的二進(jìn)制數(shù)據(jù)流。
第1A圖說明時(shí)脈數(shù)據(jù)恢復(fù)(CDR)電路IOO的功能區(qū)塊圖；該CDR電路100, 用以接收電壓信號(hào)VIN，并相應(yīng)地產(chǎn)生一恢復(fù)時(shí)脈CLK與嵌入在電壓信號(hào)VIN 中的之一二進(jìn)制數(shù)據(jù)流D。該CDR電路100包含 一采樣器/相位檢測(cè)器電路 110，用以產(chǎn)生該二進(jìn)制數(shù)據(jù)流D及一相位信號(hào)，其中，該二進(jìn)制數(shù)據(jù)流D是 藉由采樣使用該恢復(fù)時(shí)脈CLK的該電壓信號(hào)VIN而得，而該相位信號(hào)是由二 邏輯信號(hào)UP和DN所體現(xiàn)，以呈現(xiàn)該電壓信號(hào)VIN與該恢復(fù)時(shí)脈間的時(shí)序關(guān) 系； 一電荷泵(CP)電路120，用以將該二邏輯信號(hào)UP和DN轉(zhuǎn)換成一電流信號(hào) IOUT; —回路濾波器(LF) 130，用以將該電流信號(hào)I0UT轉(zhuǎn)換成一電壓控制信號(hào) VC0N;以及，一 VC0(壓控制振蕩器)140,用以在該電壓控制信號(hào)VCON的控制 下產(chǎn)生該恢復(fù)時(shí)脈CLK。于一習(xí)知技術(shù)的例子中，當(dāng)UP出現(xiàn)時(shí)，CP120經(jīng)由 LF 130產(chǎn)生正電流脈沖以增加該電壓控制信號(hào)VCON;當(dāng)DN出現(xiàn)時(shí)，CP 經(jīng)由LF 130產(chǎn)生負(fù)電流脈沖以降低該電壓控制信號(hào)VCON。于一習(xí)知VCO的 例子中，當(dāng)降低該電壓控制信號(hào)VCON時(shí)將導(dǎo)致該恢復(fù)時(shí)脈CLK減速，則增加 該電壓控制信號(hào)VCON將導(dǎo)致加速該恢復(fù)時(shí)脈CLK。當(dāng)該采樣器/相位;險(xiǎn)測(cè)器
電路110確定該恢復(fù)時(shí)脈CLK是太快(參考嵌入在電壓信號(hào)VIN中的時(shí)序)時(shí)， 則將UP與DN分別設(shè)定為0與1，以表示該電壓控制信號(hào)VC0N需要被調(diào)降以 降速該恢復(fù)時(shí)脈CLK。當(dāng)該采樣器/相位檢測(cè)器電路110確定該恢復(fù)時(shí)脈CLK 是太慢(參考嵌入在電壓信號(hào)VIN中的時(shí)序)時(shí)，則將UP與DN分別設(shè)定為1 與0，以表示該電壓控制信號(hào)VCON需要被增加加速該恢復(fù)時(shí)脈CLK。當(dāng)該采 樣器/相位檢測(cè)器電路110對(duì)于電壓信號(hào)與嵌入在電壓信號(hào)VIN中的時(shí)序間的 相對(duì)關(guān)系是不確定時(shí)，則將UP與DN分別設(shè)定為0與0,以表示該電壓控制 信號(hào)VCON需維持不變，所以不會(huì)加速或減速該恢復(fù)時(shí)脈。以此方式，在封閉 回路方式中建立該恢復(fù)時(shí)脈CLK的時(shí)序以追蹤嵌入在電壓信號(hào)VIN中的時(shí)序。 第1B圖說明相位/檢測(cè)器電路110的示意圖；第IC圖說明以C語(yǔ)言撰寫 的二進(jìn)制相位檢測(cè)器演算法；與第1D圖說明圖1C的二進(jìn)制相位檢測(cè)器的時(shí) 序圖。
該典型的采樣器/相位檢測(cè)器電路110，包含第一數(shù)據(jù)觸發(fā)器(DFF)112， 在該恢復(fù)時(shí)脈CLK的上升邊緣中對(duì)電壓信號(hào)VIN采樣以產(chǎn)生該數(shù)據(jù)流D;第二 數(shù)據(jù)觸發(fā)器(DFF) 114，在該恢復(fù)時(shí)脈CLK的上升邊緣中對(duì)該數(shù)據(jù)流D采樣以 產(chǎn)生延遲的數(shù)據(jù)流程F;第三數(shù)據(jù)觸發(fā)器(DFF)116，在該恢復(fù)時(shí)脈CLK的下 降邊緣中對(duì)電壓信號(hào)VIN采樣以產(chǎn)生過渡數(shù)據(jù)流EN;第四數(shù)據(jù)觸發(fā)器 (DFF)118，在該恢復(fù)時(shí)脈CLK的上升邊緣中對(duì)該過渡數(shù)據(jù)流EN采樣以產(chǎn)生同 步的過渡數(shù)據(jù)流E;與相位檢測(cè)器邏輯電路119，依據(jù)一「二進(jìn)制相位檢測(cè)J 演算法產(chǎn)生二邏輯信號(hào)UP和DN、該同步的過渡數(shù)據(jù)流E,與該被延遲的數(shù)據(jù) 流F,其中，第1C圖中說明的C編碼例示該「二進(jìn)制相位檢測(cè)」演算法，且 二邏輯信號(hào)UP和DN與該數(shù)據(jù)流D相關(guān)。
要說明「二進(jìn)制相位檢測(cè)」演算法的原理，如第ID圖說明的采樣器/相 位檢測(cè)器110的典型時(shí)序圖，使用示波器去觀察該電壓信號(hào)VIN、該數(shù)據(jù)D、 該被延遲的數(shù)據(jù)F、該過渡數(shù)據(jù)EN、與該同步的過渡數(shù)據(jù)E的波形。該電壓 信號(hào)VIN的波形， 一般可參考「眼圖(eye diagram)」，顯示了二明確電平， 表示嵌入在其中的數(shù)據(jù)的二進(jìn)制本質(zhì)。嵌入在該電壓信號(hào)VIN中的二進(jìn)制數(shù) 據(jù)標(biāo)記為Dn、 Dn+1、 Dn+2…等等，其中下標(biāo)代表時(shí)序索引。理論上，希望該 恢復(fù)時(shí)脈CLK的上升邊緣與每數(shù)據(jù)比特的中心匹配排列，這是因?yàn)槊繑?shù)據(jù)比 特的中心為「眼睛」具有最大開口的地方，也是最容易去辨認(rèn)出該嵌入的數(shù) 據(jù)比特。在這種情況下，該恢復(fù)時(shí)脈CLK的下降邊緣中是符合數(shù)據(jù)轉(zhuǎn)折。當(dāng)
D與F是相等時(shí)，現(xiàn)在所擷取到的數(shù)據(jù)比特與先前(即，延遲)所擷取到的數(shù) 據(jù)比特是相同的。在此情況下，UP與DN二者被設(shè)定為0，用以表示電壓信號(hào) VIN與恢復(fù)時(shí)脈之間的時(shí)序關(guān)系是不確定的。當(dāng)D不等于F時(shí)，現(xiàn)在所擷取 到的數(shù)據(jù)比特與先前(即，延遲)所擷取到的數(shù)據(jù)比特是不同的，亦表示在電 壓信號(hào)VIN中有轉(zhuǎn)折存在。在這種情況下，該同步的過渡數(shù)據(jù)比特E將支持 (SIDE WITH)現(xiàn)在所擷取的數(shù)據(jù)比特D,或先前所擷取的lt據(jù)比特F。參考 嵌入在電壓信號(hào)VIN中的時(shí)序，如果E支持D，建議該恢復(fù)時(shí)脈是太慢的， 而且其需要被加速(即UP=1和DN=0)。參考嵌入在電壓信號(hào)VIN中的時(shí)序， 如果E支持F，建議該恢復(fù)時(shí)脈是太快速的，需要減速(即UP=0和DN=1)。
在另一前案，美國(guó)第6, 442, 225號(hào)專利，使用多相位時(shí)脈去消除相位檢 測(cè)的死區(qū)(dead zone )。雖然執(zhí)行多相位檢測(cè)，用于檢測(cè)相同的數(shù)據(jù)轉(zhuǎn)換點(diǎn)。 具體來說，如果N=8，而且數(shù)據(jù)速率是每秒1數(shù)據(jù)比特，使用8相位1Hz時(shí) 脈，然后每秒有8相位檢測(cè)。美國(guó)第6,442,225號(hào)專利，希望藉由使用每數(shù) 據(jù)轉(zhuǎn)折多相位^r測(cè)去改進(jìn)相位^r測(cè)表現(xiàn)。
當(dāng)在前案中對(duì)采樣器/相位檢測(cè)器110有許多供選擇的實(shí)施例時(shí)，所有的 實(shí)施例包含使用像是數(shù)據(jù)觸發(fā)器或閂鎖的采樣裝置。當(dāng)數(shù)據(jù)流被以非常高速 率(例如，每秒10千兆比特或更高)傳送時(shí)，該采樣裝置也需要被以非常高的 速率去運(yùn)作，而且該設(shè)計(jì)也是不容易去實(shí)施。故，需要CDR技術(shù)方法來提升 采樣裝置的操作速度，以達(dá)到速度上的要求。

發(fā)明內(nèi)容
本發(fā)明的一 目的是提供一種采用時(shí)間交錯(cuò)式架構(gòu)的時(shí)脈數(shù)據(jù)恢復(fù)。 本發(fā)明的另一目的是提供一種采用時(shí)間交錯(cuò)式架構(gòu)的時(shí)脈數(shù)據(jù)恢復(fù)，其
中該多相檢測(cè)用于檢測(cè)出不同的數(shù)據(jù)轉(zhuǎn)換點(diǎn)。
本發(fā)明的另一目的是提供一種藉由使用多相位降速電路的時(shí)脈數(shù)據(jù)恢
復(fù)，該時(shí)脈數(shù)據(jù)恢復(fù)藉由時(shí)間交錯(cuò)式架構(gòu)來提升電路速度，以達(dá)到速度上的要求。
在實(shí)施例中，揭示一種N相位時(shí)間交錯(cuò)式的時(shí)脈數(shù)據(jù)恢復(fù)電路，其中N 是大于1的整數(shù)，該電路包含N相位時(shí)間交錯(cuò)式相位檢測(cè)器，接收輸入電 壓信號(hào)、2N相位時(shí)脈、輸出N比特?cái)?shù)據(jù)匯流排和N個(gè)相位信號(hào)；N數(shù)字回路濾 波器電路，分別去接收N個(gè)相位信號(hào)和輸出N控制字；與數(shù)字控制振蕩器，在
N控制字的控制下產(chǎn)生2N相位時(shí)脈。
在另一實(shí)施例中，揭示一種N相位時(shí)間交錯(cuò)式的時(shí)脈數(shù)據(jù)恢復(fù)電路，其 中N是大于1的整數(shù)，該電路包含N相位時(shí)間交錯(cuò)式相位檢測(cè)器，接收輸 入電壓信號(hào)、2N相位時(shí)脈、輸出N比特?cái)?shù)據(jù)匯流排和N個(gè)相位信號(hào)；N個(gè)電荷 泵電路，分別利用N相位邏輯信號(hào)接收四相位的信號(hào)，并分別輸出N個(gè)電流 信號(hào)；一加總電路，用以加總源自N個(gè)電荷泵電路的N個(gè)電流信號(hào)，并輸出一 電流加總信號(hào)； 一回^各濾波電路，用以接收該電流加總信號(hào)，并產(chǎn)生一電壓 控制信號(hào)；以及， 一壓控震蕩器，用以產(chǎn)生對(duì)應(yīng)于該控制電壓的N相位時(shí)脈。
請(qǐng)參考附圖，附圖是在于使熟習(xí)本技術(shù)者可更進(jìn)一步了解本發(fā)明，且構(gòu) 成說明書的一部卩分。


第1A圖說明習(xí)知的時(shí)脈數(shù)據(jù)恢復(fù)(CDR)電路的功能圖。
第1B圖說明習(xí)知的相位檢測(cè)器電路的示意圖。
第1C圖說明以C語(yǔ)言撰寫的二進(jìn)制相位檢測(cè)器演算法。
第1D圖說明圖1C的二進(jìn)制相位檢測(cè)器的時(shí)序圖。
第2圖說明四倍時(shí)間交錯(cuò)式的CDR電路的功能方塊示意圖。
第3A圖說明四倍時(shí)間交錯(cuò)式的CDR電路的第一實(shí)施例的功能圖。
第3B圖說明四倍時(shí)間交錯(cuò)式的CDR電路的第二實(shí)施例的功能圖。
第4圖說明圖3A或3B的四倍時(shí)間交錯(cuò)式的數(shù)字CDR電路的時(shí)序圖。
第5圖說明四倍時(shí)間交錯(cuò)式檢測(cè)器。
第6圖說明數(shù)字回路濾波器的功能區(qū)塊圖。
第7圖說明數(shù)字控制振蕩器(DCO)的示意圖。
第8圖說明延遲元件(delay cell)的示意圖。
第9圖說明數(shù)字控制偏移電路的示意圖。
第10圖說明電流模式數(shù)字對(duì)模擬轉(zhuǎn)換器的示意圖。
第11圖說明電流鏡(mirror)電路的示意圖。
主要元件符號(hào)說明 電壓信號(hào)VIN
回復(fù)時(shí)脈CLK 二進(jìn)制數(shù)據(jù)流D
CDR電路100、 200、 200A、 200B 相位;險(xiǎn)測(cè)器110 電荷泵(CP): 120 回路濾波器(LF): 130 電壓控制振蕩器(VCO) : 140 時(shí)間交錯(cuò)式相位4企測(cè)器201、 210A、 200B 頻率控制電路203 控制振蕩器205 邏輯信號(hào)UP、 DN 電流IS1、 IS2 過渡數(shù)據(jù)流EN 第一數(shù)據(jù)觸發(fā)器(DFF): 112 第二數(shù)據(jù)觸發(fā)器(DFF): 114 第三數(shù)據(jù)觸發(fā)器(DFF): 116 第四數(shù)據(jù)觸發(fā)器(DFF): 118 相位;險(xiǎn)測(cè)器邏輯電i 各119 DLF: 220、 221、 222、 223
DFF: 410、 420、 411、 421、 412、 413、 422、 423、 430、 431， 440、 441. 450, 451
相位才企測(cè)邏輯電3各460、 461、 462、 463
數(shù)字回路濾波器500
加總電3各510
數(shù)字濾波器520
編碼器530
比特控制字K
第一中間信號(hào)PE
第二中間信號(hào)FPE
相位信號(hào)UP[O]、 DN[O]
轉(zhuǎn)換函數(shù)H(z)
延遲元件601-604
數(shù)字偏移控制電路610、 800
4級(jí)環(huán)式振蕩器620 延遲元件700 差分遲延電路710
電流才莫式數(shù)字對(duì)才莫擬轉(zhuǎn)換器(DAC): 801-804、 900
第一NM0S電晶體M7
電流4竟NM0S電晶體M8-M11
電流鏡:811、 812、 1000
DAC元件:901、 902
輸入端IIN
輸出端IOUT
固定電位節(jié)點(diǎn)VSS
具體實(shí)施例方式
本發(fā)明關(guān)于CDR(時(shí)脈數(shù)據(jù)恢復(fù))，特別是關(guān)于釆用時(shí)間交錯(cuò)式的時(shí)脈數(shù) 據(jù)恢復(fù)(CDR)電路。雖然本發(fā)明已以一些特定實(shí)施例揭露如下，然其并非用以 限定本發(fā)明，任何熟習(xí)此項(xiàng)技藝者，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可 作更動(dòng)與潤(rùn)飾。
本發(fā)明的CDR是一種時(shí)間交錯(cuò)式的架構(gòu)，其中該多相檢測(cè)是用于檢測(cè)出 不同的數(shù)據(jù)轉(zhuǎn)換點(diǎn)。具體來講，如果恥8，數(shù)據(jù)速率是每秒1數(shù)據(jù)比特，使 用8相位l/8Hz時(shí)脈，則每秒只有l(wèi)相位檢測(cè)。(注意8相位l/8Hz時(shí)脈是 功能上同于單相1Hz時(shí)脈)。本發(fā)明希望使用時(shí)間交錯(cuò)式架構(gòu)去提升CDR電路
中的采樣器/相位檢測(cè)器內(nèi)采樣裝置的速度，以滿足對(duì)于速度上的要求。本發(fā) 明利用四倍時(shí)間交錯(cuò)式的采樣器/相位檢測(cè)器來說明較佳實(shí)施范例，并無意藉
此去限定本發(fā)明。
第2圖描述本發(fā)明的CDR電路200, CDR電路200包含 一時(shí)間交錯(cuò)式相 位檢測(cè)器201，以一8相位時(shí)脈CLK[7: O]接收一電壓信號(hào)VIN，產(chǎn)生4比特 數(shù)據(jù)匯流排D[3: 0]及復(fù)數(shù)個(gè)相位信號(hào)(亦即，UP[3: 0]和DN[3: O]); —頻 率控制電路203,用以接收UP[3: 0]和DN[3: 0]，并輸出一控制信號(hào)；以及， 一壓控振蕩電路205,用以接收該控制信號(hào)，并產(chǎn)生該8相位時(shí)脈CLK[7: 0]。 其中，該8相位時(shí)脈CLK [7: 0]由八時(shí)脈等間隔組成，各具有4 □ T期間，其 中T是電壓信號(hào)VIN中的二比特?cái)?shù)據(jù)的數(shù)據(jù)速率(每秒比特)的倒數(shù)。電壓信
號(hào)VIN及8相位時(shí)脈CLK[7: 0]的時(shí)序圖被繪示于第4圖。接著，將于后續(xù) 以更詳細(xì)的實(shí)施方式來說明本發(fā)明的精神。
第3A圖描述本發(fā)明的CDR電路200A, CDR電路200A包含 一時(shí)間交錯(cuò) 式相位檢測(cè)器210A，以8相位時(shí)脈CLK[7: O]接收電壓信號(hào)VIN，產(chǎn)生4比 特?cái)?shù)據(jù)匯流排D[3: 0]，以UP[3: 0]和DN[3: O]體現(xiàn)四相位信號(hào)；四個(gè)電 荷泵(CP)電^各220A、 221A、 222A與223A，分別利用四相位邏輯信號(hào)對(duì) (UP
，DN
), (UP[1]，DN[1])， (UP[2]，DN[2]),和(UP[3]， DN[3])去接收四 相位的信號(hào)，并且分別輸出四個(gè)電流信號(hào)IOUTO, IOUTl， 10UT2，及I0UT3; —加 總電3各230A ,用以接收源自該四個(gè)電荷泵電i 各的該四個(gè)電流信號(hào) (IOUTO， IOUTl， 10UT2,及I0UT4 )，并輸出一電流加總信號(hào)IOUT; —回^各濾波 電路240A,用以接收該電流加總信號(hào)IOUT，并產(chǎn)生一電壓控制信號(hào)VCON; 以及， 一壓控震蕩器250A，用以產(chǎn)生對(duì)應(yīng)于該控制電壓VCON的該8相位時(shí) 脈CLK[7: 0]。該8相位時(shí)脈CLK[7: O]由八時(shí)脈等間隔組成，各具有4口T 期間，其中T是電壓信號(hào)VIN中的二比特?cái)?shù)據(jù)的數(shù)據(jù)速率(每秒比特)的倒數(shù)。 電壓信號(hào)VIN及8相位時(shí)脈CLK[7: 0]的時(shí)序圖被繪示于第4圖。于穩(wěn)態(tài)時(shí) 對(duì)CDR電路200A進(jìn)行設(shè)定，當(dāng)相位時(shí)脈CLK[l]、 CLK[3]、 CLK [5]及CLK [7] 的上升邊緣依據(jù)以時(shí)間交錯(cuò)方式嵌入在電壓控制信號(hào)VIN中的數(shù)據(jù)的上升邊 緣來進(jìn)行排列時(shí)，則相位時(shí)脈CLK[O]、 CLK[2]、 CLK[4]及CLK[6]的上升邊緣 依據(jù)以時(shí)間交錯(cuò)方式嵌入在電壓信號(hào)VIN中的數(shù)據(jù)的中心來進(jìn)行排列。
第3B圖描述本發(fā)明的CDR電路200B， CDR的電路200B包含時(shí)間交錯(cuò) 式相位;險(xiǎn)測(cè)器210B，以8相位時(shí)脈CLK[7: O]接收電壓信號(hào)VIN，產(chǎn)生4比 特?cái)?shù)據(jù)匯流排D[3: 0],其中，以UP[3: 0]和DN[3: O]執(zhí)行四相位信號(hào)；四 個(gè)數(shù)字式回路濾波器(DLF)電路220B、 221B、 222B與223B，分別利用四個(gè)邏 輯信號(hào)對(duì)(UP[O]，DN[O])， {UP[1]，DN[1]}， (UP[2]，DN[2])，和(UP[3], DN[3" 去接收四相位信號(hào)，而且分別輸出四K比特控制字C0[K-1: 0]、C1[K-1: 0]、 C2 [K-l: 0]和C3[K-1: 0]，其中K是整數(shù)；與DCO (數(shù)字控制振蕩器)250B， 接收該四K比特控制字CO[K-1: 0]、 C1[K-1: 0] 、 C2 [K-l: 0]和C3[K-1: 0]，和依序產(chǎn)生8相位時(shí)脈CLK[7: 0]。對(duì)，該8相位時(shí)脈CLK[7: O]是由八 時(shí)脈等間隔組成，各具有4 T期間，其中T是嵌入在電壓信號(hào)VIN中的二進(jìn) 制數(shù)據(jù)的數(shù)據(jù)速率(每秒比特)的倒數(shù)。如第4圖所示，說明電壓信號(hào)VIN和 8相位時(shí)脈CLK[7: O]的時(shí)序圖。在穩(wěn)定狀態(tài)中去設(shè)定該CDR電3各200B，當(dāng)
相位時(shí)脈CLK[l]、 CLK[3]、 CLK[5]和CLK[7]的上升邊緣依據(jù)以時(shí)間交錯(cuò)方 式嵌入在電壓信號(hào)VIN中的數(shù)據(jù)的邊緣來進(jìn)行排列時(shí)，則CLK[O] 、 CLK[2]、 CLK [4]和CLK [6]的上升邊緣依據(jù)以時(shí)間交錯(cuò)方式嵌入在電壓信號(hào)VIN中的數(shù) 據(jù)的中心來進(jìn)行排列。
第5圖以具體實(shí)施例400去說明第3A圖或第3B圖的時(shí)間交錯(cuò)式相位檢 測(cè)器210A或210B，實(shí)施例400包含 一組采樣數(shù)據(jù)觸發(fā)器(DFFs)，其包含 DFF410、 420、 411、 421、 412、 422、 413和423,用以^妾收電壓^f言號(hào)VIN及 相位時(shí)脈CLK[7: 0],并分別在上升邊緣CLK[O]、 CLK[l]、 CLK[2]、 CLK[3]、 CLK[4]、 CLK[5]、 CLK [6]和CLK [7]去采樣電壓信號(hào)VIN,而且分別輸出二進(jìn) 制數(shù)據(jù)FN[O], EN[O]、 FN[l]、 EN[l]、 FN[2]、 EN[2]、 FN[3]、與EN[3]; — 第一群同步觸發(fā)器(DFFs)，其包含DFF 430， 440和450，在CLK[O]的上升邊 緣分別對(duì)FN[O]、 EN[O]和FN[l]進(jìn)行采樣，并分別輸出二進(jìn)制數(shù)據(jù)F
， E
和D
; —第二群同步觸發(fā)器(DFFs),其包含DFF431， 441和451，在 CLK[2]的上升邊緣分別對(duì)FN[l]、 EN[1]和FN[2]進(jìn)行采樣，并分別輸出二進(jìn) 制數(shù)據(jù)F[l], E[1]和D[1]; —第三群同步觸發(fā)器(DFFs)，其包含DFF 432， 442和452,在CLK[4]的上升邊緣分別對(duì)FN[2]、 EN [2]和FN [3]進(jìn)行采樣， 并分別輸出二進(jìn)制數(shù)據(jù)F[2], E[2]和D[2]; —第四群同步觸發(fā)器(DFFs)，其 包含DFF 433， 443和453，在CLK [6]的上升邊緣分別對(duì)FN [3] 、 EN[3]和FN
進(jìn)行采樣，并分別輸出二進(jìn)制數(shù)據(jù)F[3], E[3]和D[3]; —第一相位4企測(cè)邏輯 電路460,分別接收F[O]、 E[O]、與D[O]，并藉由邏輯信號(hào)對(duì)UP
和DN
輸出一第一相位信號(hào)； 一第二相位檢測(cè)邏輯電路461,分別接收F[l]、 E[l]、 與D [1],并藉由邏輯信號(hào)對(duì)UP [1]和DN [1]輸出一第二相位信號(hào)； 一第三相位 檢測(cè)邏輯電路462,分別接收F[2]、 E[2]、與D[2],并藉由邏輯信號(hào)對(duì)UP [2〗 和DN [2]輸出 一第三相位信號(hào)； 一第四相位檢測(cè)邏輯電路463，分別接收F [3]、 E[3]、與D[3]，并藉由邏輯信號(hào)對(duì)UP[3]和DN[3]輸出一第四相位信號(hào)。第 1C圖說明以C語(yǔ)言撰寫的二進(jìn)制相位檢測(cè)器演算法，該相位檢測(cè)邏輯電路 460、 461、 462與463執(zhí)行第1C圖的演算法，其中「 F J、 「 E J、和「D」分別 參考到該相位^r測(cè)器演算法的第1、 2與3的輸出。
藉由時(shí)間交錯(cuò)式特征，其可巨幅提升采樣裝置(即，具體實(shí)施例400的 DFFs)的電路速度。對(duì)四倍時(shí)間交錯(cuò)式，大約是提升四倍電路速度的程度。
在第3A圖的CDR電路200A中，時(shí)間交錯(cuò)式特征對(duì)電荷泵(CP)也是有效
地，亦即可以提升電路速度以滿足速度上的要求。然而，在實(shí)際狀況中，以 各電荷泵產(chǎn)生的電流脈波是較沒有使用時(shí)間交錯(cuò)式的電流脈波長(zhǎng)。這延伸了
CDR回路對(duì)于每一相位檢測(cè)的反應(yīng)。舉例來說，如果相位檢測(cè)決定出該恢復(fù) 時(shí)脈是太慢的，對(duì)于一四倍時(shí)間交錯(cuò)式的環(huán)境下，具有四倍期間的一電流脈 波則被產(chǎn)生來用以加速VCO,而這在CDR回路上有效地引用一移動(dòng)平均數(shù)功 能。該移動(dòng)平均數(shù)不僅讓CDR回路上的雜訊較少，也使得追蹤嵌入在該電壓 信號(hào)VIN中的時(shí)序的變化的能力變得較不敏捷。因此，在雜訊調(diào)整和追蹤能 力間是可依需求而啦文一取舍(trade-off )。然而，對(duì)一四倍時(shí)間交錯(cuò)式的架 構(gòu)，其追蹤能力的下降(drop-off )是非常緩和的。本發(fā)明所教示的原理是 能在較高倍數(shù)的時(shí)間交錯(cuò)式的架構(gòu)下去實(shí)施(像是，8倍或16倍時(shí)間交錯(cuò))， 而這可更進(jìn)一步提升電路速度;在這種情況下，CDR回路上的雜訊會(huì)更少，但 是追蹤能力卻會(huì)更進(jìn)一步地下降。對(duì)于一N倍時(shí)間交錯(cuò)式的架構(gòu)，N是大于l 的整數(shù)，其提供N T期間內(nèi)的2 N相位恢復(fù)時(shí)脈，并使用2 N采樣裝置， 來對(duì)共同電壓信號(hào)VIN進(jìn)行采樣，以產(chǎn)生2 N中間邏輯信號(hào)；一 3 N采樣 裝置，分成N群組，各群組具有3個(gè)采樣裝置，并且依照被視作為同一群體 的該2 N相位恢復(fù)時(shí)脈的一特定相位來操作，用于同步該2 N中間邏輯信 號(hào)以產(chǎn)生N組已同步邏輯信號(hào)，其中，各群組包含有與自身群組相對(duì)應(yīng)的該 2 N相位恢復(fù)時(shí)脈的該特定相位的3邏輯信號(hào)；與N相位檢測(cè)器邏輯電路， 透過二邏輯信號(hào)，各將N組已同步邏輯信號(hào)中之一映射成為一相位信號(hào)。
在第3A圖中，一2 N相位時(shí)脈可以相當(dāng)便利地藉由一壓控振蕩器(VCO) 而產(chǎn)生，舉例來說，如一N級(jí)環(huán)式振蕩器，因?yàn)榇藶楸绢I(lǐng)域人士所悉知，故 于此不再贅述。 一電荷泵電路可以相當(dāng)便利地藉由一電源流及一電流槽來體 現(xiàn)，其中，當(dāng)UP信號(hào)被確立時(shí)，則該電流源被致能，反之，該電流源被禁能； 當(dāng)DN信號(hào)被確立時(shí)，該電流槽被致能，反之，該電流槽被禁能；此外，該電 流源的輸出與該電流槽的輸出彼此連接在一起。另，電荷泵為此領(lǐng)域人廣為 悉知，故于此不再贅述。舉例來說， 一回路濾波器可藉由一串聯(lián)RC電路與一 電容的并聯(lián)來加以體現(xiàn)。
在第3A圖中，加總電路230A加總4個(gè)電流信號(hào)IOUTO、 IOUTl、 IOITH 及I0UT3而成為該電流加總信號(hào)10UT。然而，實(shí)際上，電荷泵電路220A、221A、 222A及223A的輸出可被耦接在一起，且其個(gè)別輸出信號(hào)可無須一加總電路， 即可有效地加總在一起。換言之，無須一具體的加總電路即可實(shí)現(xiàn)加總電路
230A的功能。同樣地，本揭露文件中的許多功能方塊，在不偏離本發(fā)明的范 圍及功能的前提下，亦可用其他的實(shí)施例來加以實(shí)現(xiàn)。
在第3B圖的CDR電路200B中，時(shí)間交錯(cuò)式技術(shù)對(duì)數(shù)字式回路濾波器(DLF) 也是有效地，亦即可以大量提升電路速度以滿足絕大部分的要求。對(duì)于一采 用4倍時(shí)間交錯(cuò)式架構(gòu)的數(shù)字式回路濾波器(DLF)而言，電路速度約可提升為 四倍。然而，在實(shí)際狀況中，使用使用時(shí)間交4昔式架構(gòu)的DLF，其所產(chǎn)生的K 比特控制字較沒有使用時(shí)間交錯(cuò)式的DLF長(zhǎng)，而這延伸了 CDR回路對(duì)于每一 相位檢測(cè)的反應(yīng)。舉例來說，如果相位檢測(cè)決定出該恢復(fù)時(shí)脈是太慢的，則 每數(shù)據(jù)比特期間的四倍期間的控制字被產(chǎn)生來加速DCO，而這在CDR回路上 有效地引用一移動(dòng)平均數(shù)功能。該移動(dòng)平均數(shù)不僅讓CDR回路上的雜訊較少， 也使得追蹤嵌入在該電壓信號(hào)VIN中的時(shí)序的變化的能力變得較不敏捷。因 此，在雜訊和追蹤能力之間可依需要而做一取舍(trade-off )。然而，對(duì)一 四倍時(shí)間交錯(cuò)式的架構(gòu)，其追蹤能力的下降(drop-off )是非常緩和的。本 發(fā)明所教示的原理是能在較高程度時(shí)間交錯(cuò)式的架構(gòu)下去實(shí)施(像是，8倍或 16倍時(shí)間交錯(cuò))，而這可更進(jìn)一步提升電路速度；在這種情況下，該CDR回路 上的雜訊更少，但是追蹤能力卻更進(jìn)一步地下降。對(duì)于一N倍時(shí)間交錯(cuò)式的 架構(gòu)，N是大于l的整數(shù)，其提供N T期間的2 N相位恢復(fù)時(shí)脈，并使用
2 N采樣裝置，來對(duì)電壓信號(hào)VIN進(jìn)行采樣，以產(chǎn)生2 N中間邏輯信號(hào)；一
3 N采樣裝置，分成N群組，各群組具有3采樣裝置，并且依照該2 N相 位恢復(fù)時(shí)脈的一特定相位來操作，用于同步該2 N中間邏輯信號(hào)以產(chǎn)生N組 已同步邏輯信號(hào)，其中，各群組包含有與自身群組相對(duì)應(yīng)的該2 N相位恢復(fù) 時(shí)脈的該特定相位的3邏輯信號(hào)；與N相位檢測(cè)器邏輯電路，透過二邏輯信 號(hào)，各將N組已同步邏輯信號(hào)中的一映射成一相位信號(hào)。
第6圖說明數(shù)字回路濾波器500的功能區(qū)塊圖，適用于第3A圖的DLF 220A 及第2B圖的DLF 220B (亦適用于221A、 221B、 222A、 222B、 223A和223B, 此外，該DLF 500的輸入/輸出信號(hào)名稱亦與上述DLF不同)。數(shù)字回路濾波 器500包含 一加總電路510,用以接收該相位信號(hào)UP[O]和DN[O]，并輸出 一第一中間信號(hào)PE，像是PE=UP
-DN[O];—凄t字濾波器520,其具有一轉(zhuǎn) 換函數(shù)H(z)，用以接收該第一中間信號(hào)PE和輸出一第二中間信號(hào)FPE;與一 編碼器530,用以將該第二中間信號(hào)FPE編碼成該K比特控制字C0[K-1: 0]。 在一實(shí)施例中，該轉(zhuǎn)換函數(shù)H(z)可被設(shè)定為H(z)=a z-l+b z-1/(1-z-1)，
其中a和b是二濾波器參數(shù)。 一般來說，如果沒有限制的話，則a和b 二者 會(huì)是分?jǐn)?shù)，因此該轉(zhuǎn)換函數(shù)H(z)的輸出將會(huì)是一無界帶分?jǐn)?shù)(即，整數(shù)加分 數(shù))。在數(shù)字濾波器520中使用嵌入舍入(rounding )飽和功能函數(shù)(未圖示) 來將該第二中間信號(hào)FPE調(diào)整成一有界整數(shù)。舉例來說，但不限于此，F(xiàn)PE 是從整數(shù)0到整數(shù)255中的一整數(shù)。在一實(shí)施例中，編碼器530是溫度計(jì)代 碼(thermometer-code)編碼器。例如，當(dāng)FPE是從整凄丈0到整凄丈255中的 一整數(shù)，則溫度計(jì)代碼編碼器的輸出將是255比特控制字，其中，比特的總 數(shù)是「 1」，且和FPE的值是相等的。該溫度計(jì)代碼編碼器的原理和實(shí)作方式 是為一廣為人知的習(xí)知技藝，故不再贅述。
第7圖說明DC0 600的區(qū)塊圖，適用于第3B圖的DC0 250B。 DC0 600包 含一 4級(jí)環(huán)式振蕩器620，其包含四延遲元件(601-604)，用以輸出8相位時(shí) 脈CLK[7: 0]。四延遲元件(601-604)中的每一皆有二輸入端「 IN+」和「 IN-J, 用以4妄收前一級(jí)延遲元件(delay cell )的二輸出，二輸出端r 0UT+」和「 OUT- J, 用以將二輸出傳遞到下一級(jí)延遲元件，與二偏壓端「 IB1」和「 IB2」，用以接 收二偏移電流。具體來講，延遲元件601接收偏移電流IB1
和IB2
,延 遲元件602接收偏移電流IB1 [1]和IB2 [1]，延遲元件603 4妄收偏移電流IB1 [2] 和IB2[2],與延遲元件604接收偏移電流IB1[3]和IB2[3]。在一較佳實(shí)施 例中，該四延遲元件(601-604)是相同而且在相同條件下進(jìn)行偏移。DCO 600 更包含數(shù)字偏移控制電路610,用以接收該四K比特控制字C0[K-1: 0]、 Cl[K-1: 0]、C2[K-1: 0]和C3[K-1: 0],與產(chǎn)生八偏移電流IB1 [3: 0]和IB2[3: 0]，以對(duì)該環(huán)式振蕩器620的四延遲元件(601-604)進(jìn)行偏移。該四K比特控 制字透過數(shù)字控制偏移電路610去控制環(huán)式振蕩器620的偏移條件，并藉此 控制環(huán)式振蕩器620的振蕩頻率。
第8圖說明延遲元件700的示意圖，適用于第7圖的環(huán)式振蕩器620的 延遲元件(601-604)。延遲元件700是一差分電路，具有二輸入端「IN+」和 「 IN-」，和二輸出端「 0UT+」和「 OUT-」，透過一第一偏壓端IB1接收一第一 偏移電流和透過一第二偏壓端IB2接收一第二偏移電流。延遲元件700包含 一第一差分對(duì)和一第二差分對(duì)，該第一差分對(duì)包含NMOS電晶體Mla和Mlb, 該第二差分對(duì)包含NMOS電晶體M2a和M2b,其中，從該IB1端以該第一偏移 電流偏移腿OS電晶體Mla和Mlb,而/人該IB2端以該第二偏移電流偏移NMOS 電晶體M2a和M2b。延遲元件700另包含一差分遲延電^各，該差分遲延電路
包含一電阻R2a、 一電阻R2b和一電容Cp。延遲元件700更包含提供一對(duì)負(fù) 載電阻Rlb、 Rla,該對(duì)負(fù)載電阻Rlb、 Rla用來作為第一差分對(duì)Mia-Mlb和 第二差分對(duì)M2a-M2b的一共同差分負(fù)載。于此，VDD表示一第一固定電位電 路節(jié)點(diǎn)。當(dāng)?shù)诙罘謱?duì)M2a-M2b的輸入端(「閘極」端)經(jīng)由該差分遲延電路 710去間接耦接到延遲元件700的輸入端IN+/-時(shí)，第一差分對(duì)Mla-Mlb的輸 入端(「閘極J端)直接耦接到延遲元件700的輸入端IN+/-。第一差分對(duì) Mla-Mlb和第二差分對(duì)M2a-M2b 二者的輸出端(「漏極」端)直接耦接到延遲 元件700的輸出端OUT+/-。據(jù)此，該輸出OUT+/-經(jīng)由一第一通道和一第二通 道耦接到該輸入IN+/-，該第一通道包含第一差分對(duì)Mla-Mlb,該第二通道包 含遲延電3各710和第二差分對(duì)M2a-M2b。當(dāng)該第二通道具有一第二延遲時(shí)， 該第一通道具有一第一延遲，而由于差分遲延電路710，該第二延遲常是大 于該第一延遲。延遲元件700的整體延遲(在輸入IN+Z-和輸出OUT+/-之間) 是介于在該第一延遲和該第二延遲之間，并且是取決于二通道的相對(duì)加權(quán)值。 該第一偏移電流(從IB1)和該第二偏移電流(從IB2)分別決定該第一通道和 該第二通道的加權(quán)值。在一較佳實(shí)施例中，來自偏壓端IB1和IB2的總電流 為一固定值。于第一種極端的情況下，來自第二偏壓端IB2的電流是O(因此 該第二通道的加權(quán)值為零)，延遲元件700的整體延遲等同該第一延遲。于第 二種極端的情況下，來自第一偏壓端IB1的電流是O(因此該第一通道的加權(quán) 值為零)，延遲元件700的整體延遲等同該第二延遲。在二通道的相對(duì)電流的 變化導(dǎo)致總延遲的變化，因而導(dǎo)致以該延遲元件構(gòu)成的環(huán)式振蕩器的振蕩頻 率產(chǎn)生變化。
第9圖說明數(shù)字控制偏移電路800的示意圖，適用于第7圖的數(shù)字控制 偏移電路610。偏移電路800包含四電流模式DAC (數(shù)字才莫擬轉(zhuǎn)換器)801-804, 分別用以接收四K比特控制字CO [K-1: 0] 、 Cl [K-l: 0] , C2 [K-l: 0]和C3 [K-1: 0]，與二電流鏡811和812。四電流模式DACs (801-804)中的每一皆有一輸入 端rw」，用于接收一K比特控制字， 一電源端「VSRC」，用以接收來自一第一 固定電位節(jié)點(diǎn)VDD的電源，與二輸出端「 II」和「 12 j,用以傳送二輸出電流。 >^人「 II」端(所有四DACs)傳送的所有輸出電流匯集成一第一總電流I1T, 乂人
r 12」端(所有四DACs)傳送的所有輸出電流匯集成一第二總電流12T。 二電 流鏡(811、 812)中之一具有一輸入端「IIN」、 一輸出端「IOUT」和一電源端
rVGND」，輸入端「IIN」接收一輸入電流，輸出端「 IOUT」傳送一匯流排反
映輸出電流的電流，電源端r VGND」耦接到一第二固定電位節(jié)點(diǎn)VSS，用以 作為電源的返回^各徑(return path)。具體來i兌，當(dāng)電流4竟812接收第二總 電流I2T并將其反映成輸出電流IB2
、 IB2[1]、 IB2[2]和IB2[3]時(shí)，電流 鏡811接收第一總電流I1T并將其反映成輸出電流IB1
、 IBl[l]、 IB1[2] 和IB1[3]。請(qǐng)注意，如第7圖所示的方式，IB1[3: 0]和IB2[3: O]被用以偏 移4級(jí)環(huán)式振蕩器。
第10圖i兌明電流才莫式^t字對(duì)才莫擬轉(zhuǎn)換器(DAC) 900的示意圖，適用于 第9圖的DAC (801-804)。如先前所述，四電流模式DACs (801-804)中的每一 皆有一輸入端「W」，用于接收一K比特控制字。雖然本發(fā)明已以特定實(shí)施例 揭露，然其并非用以限定本發(fā)明，任何熟習(xí)此項(xiàng)技藝者，舉例來i兌，如第10 圖所述的DAC 900，當(dāng)K=2時(shí)，其可作為一實(shí)施例來作例示，同J里，亦可推 演至K 〉2時(shí)的延伸實(shí)施例。DAC 900具有電源端「SRC」，用于4妄收電源， 輸入端「W」用于接收2比特控制字，和二輸出端r II」和r 12 J用于輸出二 電流。DAC 900包含二 DAC元件901和902,用于分別接收控制比特W[O]和 W[l]。 DAC 901和902是由相似方式建構(gòu)，因此適用于DAC 901的描述也是 可適用于DAC 902, ^又只有實(shí)施例或標(biāo)記不相同而已?？捎上铝械拿质龅弥?DAC 902的實(shí)施例或標(biāo)記是標(biāo)示在括號(hào)中。DAC 901 (902)是以電流轉(zhuǎn)向
(steering)拓樸來架構(gòu)；其包含以PMOS電晶體M3 (M5)體現(xiàn)的電流源，和 以PMOS電晶體M4a和M4b (M6a和M6b)體現(xiàn)的一對(duì)開關(guān)。藉由適當(dāng)提供偏壓 VBP1 (VBP2)給M3 (M5)的閘極，和經(jīng)由r SRC J端提供偏壓給M3 (M5)的源極， M3 (M5)體現(xiàn)從其漏極輸出電流IS1 (IS2)的一電流源，其中IS1 (IS2)有大 約固定的電平且毋須考慮其負(fù)載電路的狀態(tài)。作為電流IS1 (IS"的負(fù)載電 3各的M4a和M4b (M6a和M6b),形成一開關(guān)對(duì)，用以4是供電流壽爭(zhēng)向功能以j吏 電流IS1 (IS2)轉(zhuǎn)向到一第一分支ISla (IS2a)或一第二分支ISlb (IS2b)。 當(dāng)M4b (M6b)是以W[O] (W[l])的邏輯反向來控制時(shí)，M4a (M6a)則是受 W[O] (W[l])所控制，其中，W[O] (W[l])的邏輯反向控制是透過一反相器來獲 得的，而903及904分別是供DAC元件901及902來使用的。，當(dāng)W[O] (W[l]) 是邏輯低的，IS1 (IS2)轉(zhuǎn)向到第一分支ISla (IS2a);當(dāng)W[O] (W[l])是邏輯 高，IS1 (IS2)轉(zhuǎn)向到第二分支ISlb (IS2b)。當(dāng)從第二分支(ISlb和IS2b) 的所有電流被匯集成傳送到第二輸出端12的一第二電流Ib時(shí)，從第一分支
(ISla和IS2a)的所有電流^L匯集成傳送到第一輸出端II的一第一電流Ia。
第11圖說明電流鏡1000，適用于第9圖的電流鏡811與812。電流鏡 1000具有輸入端IIN和輸出端IOUT，輸入端IIN用于接收一輸入電流信號(hào)， 輸出端IOUT用于輸出表示為匯流排標(biāo)示的復(fù)數(shù)個(gè)輸出電流信號(hào)。電流鏡1000 包含第一 NM0S電晶體M7和復(fù)數(shù)個(gè)電流鏡NMOS電晶體M8- Mil,第一 NMOS 電晶體M7接收源自輸入端IIN的輸入電流，M8- Mil將來自輸入端IIN的輸 入電流反映成輸出端IOUT (匯流排標(biāo)示)的輸出電流。于此，VSS表示固定電 位值節(jié)點(diǎn)。電流鏡1000的原理是一廣為人知的習(xí)知技藝，故不再贅述。此外， 在不脫離本發(fā)明的精神和范圍內(nèi)，熟悉該項(xiàng)技藝人士可能會(huì)以電流鏡去施行 各式各樣的替代實(shí)施例，例如，「迭接(cascade)電流鏡」拓樸架構(gòu)可用以改 良電流鏡的輸出電阻，以減少輸出電壓余量(headroom)所須付出的代價(jià)。 因此，本發(fā)明不限于上述特定的具體實(shí)施例，而是包含各種可能的具體實(shí)施 例，像是電路設(shè)計(jì)采用的其他替代實(shí)施例。
雖然本發(fā)明已以特定實(shí)施例揭露如上，然其并非用以限定本發(fā)明，任何 熟習(xí)此項(xiàng)技藝者，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作更動(dòng)與潤(rùn)飾，因 此本發(fā)明的保護(hù)范圍當(dāng)視后附的申請(qǐng)專利范圍所界定者為準(zhǔn)。
權(quán)利要求
1. 一種時(shí)間交錯(cuò)式時(shí)脈數(shù)據(jù)恢復(fù)電路，其中該電路包含一時(shí)間交錯(cuò)式相位檢測(cè)器，用以接收一輸入信號(hào)與復(fù)數(shù)個(gè)時(shí)脈信號(hào)，并用以依據(jù)該復(fù)數(shù)個(gè)時(shí)脈信號(hào)以檢測(cè)出該輸入信號(hào)的不同數(shù)據(jù)轉(zhuǎn)換點(diǎn)，以輸出M比特?cái)?shù)據(jù)與N個(gè)相位信號(hào)，其中M與N為大于1的整數(shù)；一頻率控制電路，耦接到該時(shí)間交錯(cuò)式相位檢測(cè)器，用以接收該N個(gè)相位信號(hào)，并依據(jù)該N個(gè)相位信號(hào)產(chǎn)生一控制信號(hào)；以及一控制振蕩器，耦接到該頻率控制電路，受該控制信號(hào)的控制以產(chǎn)生該復(fù)數(shù)個(gè)時(shí)脈信號(hào)。
2. 如權(quán)利要求1所述的電路，其中該時(shí)間交錯(cuò)式相位檢測(cè)器電路更包含 復(fù)數(shù)個(gè)采樣數(shù)據(jù)觸發(fā)器，用以接收該復(fù)數(shù)個(gè)時(shí)脈信號(hào)以及該輸入信號(hào)，并根據(jù)該復(fù)數(shù)個(gè)時(shí)脈信號(hào)來采樣該輸入信號(hào)，以產(chǎn)生復(fù)數(shù)個(gè)第一數(shù)字信號(hào)； 復(fù)數(shù)個(gè)同步數(shù)據(jù)觸發(fā)器，用以接收該復(fù)數(shù)個(gè)第一數(shù)字信號(hào)，并輸出復(fù)數(shù)個(gè)第二數(shù)字信號(hào)及該M比特?cái)?shù)據(jù)；以及復(fù)數(shù)個(gè)相位檢測(cè)邏輯電路，用以接收該復(fù)數(shù)個(gè)第二數(shù)字信號(hào)與該M比特?cái)?shù)據(jù)，并輸出該N個(gè)相位信號(hào)。
3. 如權(quán)利要求l所述的電路，其中該頻率控制電路更包含 復(fù)數(shù)個(gè)數(shù)字濾波器，用以接收該N個(gè)相位信號(hào)，并產(chǎn)生該控制信號(hào)； 其中，該控制信號(hào)是為一數(shù)字信號(hào)。
4. 如權(quán)利要求l所述的電路，其中該頻率控制電路更包含 復(fù)數(shù)個(gè)電荷泵，用以接收該N個(gè)相位信號(hào)，根據(jù)該N個(gè)相位信號(hào)分別輸出復(fù)數(shù)個(gè)電流信號(hào)；一加總電路，用以接收并加總該復(fù)數(shù)個(gè)電流信號(hào)，并產(chǎn)生一電流加總信 號(hào)；以及一濾波器，用以接收該電流加總信號(hào)，并據(jù)以產(chǎn)生該控制信號(hào)； 其中，該控制振蕩器可為一電壓控制振蕩器。
5. 如權(quán)利要求l所述的電路，其中該輸入信號(hào)的數(shù)據(jù)速率是快于該時(shí)脈 信號(hào)的頻率。
6. —種時(shí)間交錯(cuò)式時(shí)脈數(shù)據(jù)恢復(fù)電路，其中該電路包含 一時(shí)間交錯(cuò)式相位檢測(cè)器，用以接收一輸入信號(hào)與復(fù)數(shù)個(gè)時(shí)脈信號(hào)，依 據(jù)該復(fù)數(shù)個(gè)時(shí)脈信號(hào)以檢測(cè)出該輸入信號(hào)的不同數(shù)據(jù)轉(zhuǎn)換點(diǎn)，并據(jù)以輸出一數(shù)據(jù)信號(hào)與復(fù)數(shù)組相位信號(hào)；復(fù)數(shù)個(gè)檢測(cè)電路，耦接到該時(shí)間交錯(cuò)式相位檢測(cè)器，其中，每一檢測(cè)電 路用以接收該復(fù)數(shù)組相位信號(hào)的其中一組，并產(chǎn)生相對(duì)應(yīng)的一檢測(cè)信號(hào)；以 及一調(diào)整電路，耦接到該復(fù)數(shù)個(gè)檢測(cè)電路，用以接收該復(fù)數(shù)個(gè)檢測(cè)信號(hào)， 并產(chǎn)生該復(fù)數(shù)個(gè)時(shí)脈信號(hào)。
7. 如權(quán)利要求6所述的電路，其中該輸入信號(hào)的數(shù)據(jù)速率是快于該時(shí)脈 信號(hào)的頻率。
8. 如權(quán)利要求6所述的電路，其中該時(shí)間交錯(cuò)相位檢測(cè)器更包含 復(fù)數(shù)個(gè)采樣數(shù)據(jù)觸發(fā)器，用以接收該復(fù)數(shù)個(gè)時(shí)脈信號(hào)，并根據(jù)該復(fù)數(shù)個(gè)時(shí)脈信號(hào)來采樣該輸入信號(hào)，以產(chǎn)生復(fù)數(shù)個(gè)第一數(shù)字信號(hào)；復(fù)數(shù)個(gè)同步數(shù)據(jù)觸發(fā)器，用以接收該復(fù)數(shù)個(gè)第一數(shù)字信號(hào)，并輸出復(fù)數(shù)個(gè)第二數(shù)字信號(hào)及該數(shù)據(jù)信號(hào)；以及復(fù)數(shù)個(gè)相位檢測(cè)器邏輯電路，用以接收該復(fù)數(shù)個(gè)第二數(shù)字信號(hào)及該數(shù)據(jù)信號(hào)，并輸出該復(fù)數(shù)個(gè)相位信號(hào)。
9. 如權(quán)利要求6所述的電路，其中該復(fù)數(shù)個(gè)檢測(cè)電路為復(fù)數(shù)個(gè)數(shù)字濾波 器，每一數(shù)字濾波器用以分別接收相對(duì)應(yīng)的相位信號(hào)，并據(jù)以產(chǎn)生相對(duì)應(yīng)的 該;險(xiǎn)測(cè)信號(hào)；其中，該檢測(cè)信號(hào)是為一數(shù)字信號(hào)，且該調(diào)整電路可為一數(shù)字控制振蕩器。
10. 如權(quán)利要求8所述的電路，其中該復(fù)數(shù)個(gè)檢測(cè)電路為復(fù)數(shù)個(gè)電荷泵， 且該檢測(cè)信號(hào)為 一模擬電流信號(hào)，而該調(diào)整電路更包含一加總器，用以加總該復(fù)數(shù)個(gè)檢測(cè)信號(hào)，并產(chǎn)生一電流加總信號(hào)； 一低通濾波器，用以接收該電流加總信號(hào)，并據(jù)以產(chǎn)生一控制信號(hào)；以及 一電壓控制振蕩器，用以接收該控制信號(hào)，并據(jù)以產(chǎn)生該復(fù)數(shù)個(gè)時(shí)脈信
11. 一種時(shí)間交錯(cuò)式時(shí)脈數(shù)據(jù)恢復(fù)方法，該方法包含 接收一輸入信號(hào)及復(fù)數(shù)個(gè)時(shí)脈信號(hào)；依據(jù)該復(fù)數(shù)個(gè)時(shí)脈信號(hào)以檢測(cè)該輸入信號(hào)的不同的數(shù)據(jù)轉(zhuǎn)換點(diǎn)，并據(jù)以 產(chǎn)生復(fù)數(shù)個(gè)相位信號(hào)；依據(jù)該復(fù)數(shù)個(gè)相位信號(hào)以產(chǎn)生一控制信號(hào)；以及 提供一振蕩器，依據(jù)該控制信號(hào)以產(chǎn)生該復(fù)數(shù)個(gè)時(shí)脈信號(hào)。
12. 如權(quán)利要求11所述的方法，其中產(chǎn)生該控制信號(hào)的該步驟更包含 提供復(fù)數(shù)個(gè)電荷泵，用以接收該復(fù)數(shù)個(gè)相位信號(hào)，并轉(zhuǎn)換該復(fù)數(shù)個(gè)相位信號(hào)為復(fù)數(shù)個(gè)第 一 電流信號(hào)；加總該復(fù)數(shù)個(gè)第一電流信號(hào)以產(chǎn)生一加總電流；以及 濾波該加總電流以產(chǎn)生該控制信號(hào)； 其中，該振蕩器為一電壓控制振蕩器。
13. 如權(quán)利要求11所述的方法，其中產(chǎn)生該控制信號(hào)的該步驟更包含 提供復(fù)數(shù)個(gè)數(shù)字濾波器，用以接受該復(fù)數(shù)個(gè)相位信號(hào)，并產(chǎn)生該控制信其中，該控制信號(hào)包含有復(fù)數(shù)個(gè)檢測(cè)信號(hào)，且該復(fù)數(shù)個(gè)檢測(cè)信號(hào)為數(shù)字 信號(hào)，且該振蕩器為一數(shù)字控制振蕩器。
14. 如權(quán)利要求11所述的方法，其中該輸入信號(hào)的數(shù)據(jù)速率是快于該時(shí)脈信號(hào)的頻率。
15. —種時(shí)間交錯(cuò)式時(shí)脈數(shù)據(jù)恢復(fù)方法，該方法包含 在控制信號(hào)的控制之下，使用一受控制的振蕩器產(chǎn)生N個(gè)時(shí)脈信號(hào)，其中N是大于1的整數(shù)；使用該N個(gè)時(shí)脈信號(hào)采樣一輸入信號(hào)，而以產(chǎn)生復(fù)數(shù)個(gè)中間邏輯信號(hào)；在該N個(gè)時(shí)脈信號(hào)中選擇相對(duì)應(yīng)的時(shí)脈信號(hào)以形成復(fù)數(shù)個(gè)同步時(shí)脈；依據(jù)該復(fù)數(shù)個(gè)同步時(shí)脈對(duì)該復(fù)數(shù)個(gè)中間邏輯信號(hào)進(jìn)行采樣以產(chǎn)生復(fù)數(shù)組 同步邏輯信號(hào)；分別將該復(fù)數(shù)組同步邏輯信號(hào)映射成復(fù)數(shù)個(gè)相位信號(hào)；以及 依據(jù)該復(fù)數(shù)個(gè)相位信號(hào)以產(chǎn)生該控制信號(hào)。
16. 如權(quán)利要求15所述的方法，其中各組同步邏輯信號(hào)包含3同步邏輯 信號(hào)，以同步該復(fù)數(shù)個(gè)同步時(shí)脈的其中一個(gè)。
17. 如權(quán)利要求15所述的方法，其中，該方法是依據(jù)該復(fù)數(shù)個(gè)時(shí)脈信號(hào) 以檢測(cè)出該輸入信號(hào)的不同數(shù)據(jù)轉(zhuǎn)換點(diǎn)。
18. 如權(quán)利要求15所述的方法，其中該輸入信號(hào)的數(shù)據(jù)速率是快于該時(shí) 脈信號(hào)的頻率。
全文摘要
一種采用時(shí)間交錯(cuò)式計(jì)劃的時(shí)脈數(shù)據(jù)恢復(fù)(CDR)電路，該電路包含一時(shí)間交錯(cuò)式相位檢測(cè)器，接收一輸入信號(hào)和復(fù)數(shù)個(gè)時(shí)脈信號(hào)，并輸出一數(shù)據(jù)信號(hào)與復(fù)數(shù)個(gè)相位信號(hào)，其中該輸入信號(hào)的數(shù)據(jù)速率(data rate)是快于該復(fù)數(shù)個(gè)時(shí)脈信號(hào)的頻率；一頻率控制電路，耦接到該時(shí)間交錯(cuò)式相位檢測(cè)器，用以接收該復(fù)數(shù)個(gè)時(shí)脈信號(hào)，并產(chǎn)生一控制信號(hào)；以及一控制振蕩器，耦接到該確定電路，受該控制信號(hào)的控制以產(chǎn)生復(fù)數(shù)個(gè)時(shí)脈信號(hào)。
文檔編號(hào)H03M5/14GK101388665SQ20081016087
公開日2009年3月18日 申請(qǐng)日期2008年9月12日 優(yōu)先權(quán)日2007年9月14日
發(fā)明者林嘉亮 申請(qǐng)人:瑞昱半導(dǎo)體股份有限公司