專利名稱：信號放大電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種信號放大電路，屬于電子技術(shù)領(lǐng)域。
背景技術(shù)：
氣體分析行業(yè)中，氣體分析儀傳感器的輸出信號非常微弱，需要經(jīng)過放大 電路對其放大后再進行進一步的處理，通常的放大電路設(shè)有一級信號放大電路， 也有的設(shè)有二級信號放大電路，但這些電路的抗干擾能力比較差，不能有效地 抑制噪聲等干擾信號，整個電路的共模抑制比比較低。

發(fā)明內(nèi)容
本發(fā)明要解決的問題是針對以上問題，提供一種抗干擾能力強、共模抑制 比高的信號放大電路。
為實現(xiàn)上述目的，本發(fā)明所采用的技術(shù)方案是信號放大電路，其特征是: 所述放大電路包括電連接的一級放大電路和二級放大電路， 一級放大電路包括 第一運算放大器和第二運算放大器以及第1電阻至第6電阻、第1電容至第9 電容；
第一運算放大器的3腳經(jīng)第1電阻接輸入端，8腳和5腳之間連接第3電容， 1腳和5腳之間連接第4電容，2腳和6腳之間接并聯(lián)的第2電阻；
第二運算放大器的3腳經(jīng)第4電阻接輸入端，8腳和5腳之間連接第8電容， 1腳和5腳之間連接第9電容，2膽卩和6腳之間接并聯(lián)的第5電阻，6腳經(jīng)第6 電阻和第5電容接地；
第二運算放大器的2腳和第一運算放大器的2腳之間連接第3電阻。
一級放大電路的--種具體優(yōu)化方案，第2電阻并聯(lián)有第10電容，第5電阻 并聯(lián)有第ll電容。
上述技術(shù)方案的優(yōu)化方案，二級放大電路包括第三運算放大器、第7電阻 至第9電阻以及第12電容至第15電容，第三運算放大器的2腳連接第7電阻、 第8電阻和第12電容，第7電阻的另-端連接第-一運算放大器的6腳和第13 電容，第8電阻的另一端連接第三運算放大器的6腳和第13電容的另一端，第12電容的另一端接第5電容并接地，第三運算放大器的3腳經(jīng)第9電阻接地，8 腳和5腳之間連接第14電容，1腳和5腳之間連接第15電容。
本發(fā)明采用上述技術(shù)方案， 一級放大電路選用兩個運算放大器組成差分放 大電路，可以有效的抑制噪聲等干擾信號；第一運算放大器和第二運算放大器
的2腳和6腳之間的電阻上分別并聯(lián)有---個電容，可以有效的抑制自激震蕩；
第三運算放大器在作為差分運放的同時又作為低通濾波器，對斬波噪聲及其他
干擾信號抑制效果較好；兩級放大電路配合，提高了整個電路的共模抑制比。
下面結(jié)合附圖和實施例對本發(fā)明作進一步說明。


附圖1為本發(fā)明實施例的結(jié)構(gòu)示意圖。
具體實施例方式
實施例，如圖1所示，信號放大電路，包括一級放大電路和二級放大電路， -級放大|11路包括，9為ICL7650的第.運算放大器Ul和第二運算放大器U2 以及第1電阻Rl至第6電阻R6、第1電容Cl至第11電容Cll,第一運算放大 器Ul的3腳經(jīng)第1電阻Rl接輸入端V2，第1電阻Rl的兩端分別經(jīng)第1電容 Cl和第2電容C2接地，第 -運算放大器Ul的8腳和5腳之間連接第3電容C3， 1腳禾口 5月卻之間連接第4電容C4， 7月卻接+5V電源，4月卻接一5V電源，2月卻禾口 6月卻 之間接并聯(lián)的第2電阻R2和第10電容CIO，第二運算放大器U2的3腳經(jīng)第4 電阻R4接輸入端VI，第4電阻R4兩端分別經(jīng)第6電容C6和第7電容C7接地， 第二運算放大器U2的8腳和5腳之間連接第8電容C8， 1腳和5腳之間連接第 9電容C9， 7腳接+5V電源，4腳接-5V電源，2腳禾B 6腳之間接并聯(lián)的第5電阻 R5和第11電容Cll，第一運算放大器Ul的2腳和第二運算放大器U2的2腳之 間連接第3電阻R3，第二運算放大器L'2的6腳經(jīng)第6電阻R6和第5電容C5接 地。 '
二級放大電路包括型號為ICL7650的第三運算放大器U3、第7電阻R7至第 9電阻R9和第12電容C12至第15電容C15，第三運算放大器U3的2腳連接第 7電阻R7、第8電阻R8和第12電容C12，第7電阻R7的另一端連接第一運算 放大器Ul的6腳和第13電容Q3，第8電阻R8的另一端連接第三運算放大器U3的輸出腳6腳和第13電容C13的另一端，第12電容C12的另一端接第5電 容C5并接地，第三運算放大器U3的3腳經(jīng)第9電阻R9接地，8腳和5腳之間 連接第14電容C14, 1肚卩禾n 5腳之間連接第15電容C15， 7腳接+5V電源，4腳 接-5V電源。
權(quán)利要求
1、信號放大電路，其特征是所述放大電路包括電連接的一級放大電路和二級放大電路，一級放大電路包括第一運算放大器(U1)和第二運算放大器(U2)以及第1電阻(R1)至第6電阻(R6)、第1電容(C1)至第9電容(C9)；第一運算放大器(U1)的3腳經(jīng)第1電阻(R1)接輸入端(V2)，8腳和5腳之間連接第3電容(C3)，1腳和5腳之間連接第4電容(C4)，2腳和6腳之間接并聯(lián)的第2電阻(R2)；第二運算放大器(U2)的3腳經(jīng)第4電阻(R4)接輸入端(V1)，8腳和5腳之間連接第8電容(C8)，1腳和5腳之間連接第9電容(C9)，2腳和6腳之間接并聯(lián)的第5電阻(R5)，6腳經(jīng)第6電阻(R6)和第5電容(C5)接地；第二運算放大器(U2)的2腳和第一運算放大器(U1)的2腳之間連接第3電阻(R3)。
2、 如權(quán)利要求l所述的信號放大電路，其特征是第2電阻(R2)并聯(lián)有 第io電容(CIO)，第5電阻(R5)并聯(lián)有第11電容(Cll)。
3、 如權(quán)利要求1或2所述的信號放大電路，其特征是二級放大電路包括 第三運算放大器(U3)、第7電阻(R7)至第9電阻(R9)以及第12電容(C12) 至第15電容(C15)，第三運算放大器(U3)的2腳連接第7電阻(R7)、第8 電阻(R8)和第12電容(C12)，第7電阻(R7)的另一端連接第一運算放大器(Ul)的6腳和第13電容(C13)，第8電阻(R8)的另一端連接第三運算放大 器(U3)的6腳和第13電容(C13)的另一端，第12電容(C12)的另一端接 第5電容(C5)并接地，第三運算放大器(U3)的3腳經(jīng)第9電阻(R9)接地， 8腳和5腳之間連接第14電容(C14), 1腳和5腳之間連接第15電容(C15)。
全文摘要
本發(fā)明涉及一種信號放大電路，放大電路包括電連接的一級放大電路和二級放大電路，一級放大電路包括第一運算放大器和第二運算放大器以及第1電阻至第6電阻、第1電容至第9電容，第一運算放大器的3腳經(jīng)第1電阻接輸入端，8腳和5腳之間連接第3電容，1腳和5腳之間連接第4電容，2腳和6腳之間接并聯(lián)的第2電阻，第二運算放大器的3腳經(jīng)第4電阻接輸入端，8腳和5腳之間連接第8電容，1腳和5腳之間連接第9電容，2腳和6腳之間接并聯(lián)的第5電阻，6腳經(jīng)第6電阻和第5電容接地，一級放大電路可以有效的抑制噪聲等干擾信號，第三運算放大器在作為差分運放的同時又作為低通濾波器，對斬波噪聲及其他干擾信號機制效果較好；兩級放大電路配合，提高了整個電路的共模抑制比。
文檔編號H03F3/45GK101414807SQ20081015916
公開日2009年4月22日 申請日期2008年11月24日 優(yōu)先權(quán)日2008年11月24日
發(fā)明者薛文偉 申請人:薛文偉