專利名稱：提供絕熱時序電路能源的可控三相功率時鐘發(fā)生器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種提供絕熱時序電路能源的可控三相功率時鐘發(fā)生器，屬于低功耗超大規(guī) 模數(shù)字集成電路VLSI技術(shù)領(lǐng)域。
技術(shù)背景-現(xiàn)有技術(shù)和存在問題已有絕熱同步時序電路的研究仍有部分地方仿效著直流源的傳統(tǒng)同步時序電路實現(xiàn)方 式先設(shè)計時鐘邊沿觸發(fā)的觸發(fā)器，如D觸發(fā)器，T觸發(fā)器，JK觸發(fā)器等；然后化簡各時鐘 邊沿觸發(fā)的觸發(fā)器激勵函數(shù)，求出簡化的D表達(dá)式，簡化的T表達(dá)式，簡化的J表達(dá)式，簡 化的K表達(dá)式等，由此實現(xiàn)絕熱同步時序電路。注意在傳統(tǒng)同步時序電路中，描述觸發(fā)器 激勵函數(shù)的這些簡化的表達(dá)式可以是二級、三級或多級的組合邏輯表達(dá)式，多級的組合邏輯 表達(dá)式用多級門電路構(gòu)成，也即如果實用中時序電路的激勵函數(shù)很復(fù)雜，對于采用直流能源 的傳統(tǒng)時序電路，復(fù)雜激勵函數(shù)很容易用多級組合電路來實現(xiàn)(常用二級或三級組合電路實 現(xiàn))。這是傳統(tǒng)時序電路的設(shè)計方法，將時序電路看作由組合電路和存儲電路二大部分構(gòu)成， 二大部分在空間上是可分割的，存儲電路由N個觸發(fā)器構(gòu)成，組合電路由若干門電路構(gòu)成， 在空間上彼此分開。組合電路滿足t時刻的穩(wěn)定輸出僅僅依賴于t時刻的輸入，而與t時 刻以前的輸入狀態(tài)無關(guān)。然而絕熱組合電路不滿足上述組合電路定義，這是因為實際上絕熱 組合電路含有時序的特征，含有有延遲和記憶成分，不是組合邏輯函數(shù)簡單的實現(xiàn)，也即絕 熱組合電路和絕熱記憶元件是彼此包含，將'絕熱時序電路'看作為由在空間上可分割的'絕 熱組合電路'和'絕熱存儲電路，二大部分構(gòu)成不完全符合絕熱時序電路的特點(diǎn)。硬要按此 二大部分劃分，實現(xiàn)起來很困難。當(dāng)必須用多級絕熱組合電路實現(xiàn)時，每增加l級絕熱組合 電路必須增加l個時鐘，對常用二或三級組合絕熱電路需要增加2或3個時鐘，除了需要增 加時鐘個數(shù)之外，含有有延遲和記憶成分是不能忽略的。在這樣情況下，目前的絕熱時序電 路設(shè)計集中在用單級激勵函數(shù)(組合邏輯函數(shù))實現(xiàn)，對含有復(fù)雜的多級組合邏輯函數(shù)的絕 熱時序電路實際應(yīng)用有難度。迄今為止，對提供絕熱時序電路能源的功率時鐘源的電路研究的很少，已有關(guān)于絕熱電 路的研究大部分集中在絕熱電路本身功耗的降低，其中功率時鐘源大部分采用理想的電壓源 和理想的時鐘波形，在此基礎(chǔ)上單純的研究絕熱電路本身絕熱性能，常常忽略對實際的功率 時鐘源的電路的研究，甚至沒有考慮太多的時鐘個數(shù)和太理想的時鐘波形造成功率時鐘源 的電路的實現(xiàn)的困難。用理想的功率時鐘源研究成功不等于用實際的功率時鐘源就能實現(xiàn)， 只有同時研究出相配合的實際的功率時鐘源電路，并且用這個功率時鐘源電路提供給所研究 的絕熱電路，將功率時鐘源電路和絕熱電路配合在一起研究，這樣研究成功才是真正的成功。 以此同時在滿足電路絕熱性能和穩(wěn)定性可靠性的前提下，考慮實用功率時鐘波形和選擇最利 時鐘個數(shù)也是很重要的。

發(fā)明內(nèi)容
本發(fā)明的目的是提供一種功率時鐘發(fā)生器，可以將其和絕熱CMOS時序電路配合在一起 去設(shè)計，使得絕熱時序電路的功耗與其它非絕熱時序電路的功耗相比，有大幅度的降低的提 供絕熱時序電路能源的可控三相功率時鐘發(fā)生器。上述的目的通過以下的技術(shù)方案實現(xiàn)
一種提供絕熱時序電路能源的可控三相功率時鐘發(fā)生器，其組成包括三相方波發(fā)生器 電路和波形轉(zhuǎn)換與輸出電路，所述的三相方波發(fā)生器電路，由6個NM0S管(n" n2 、 ir，、 、 n5、 nB)和6個PM0S管(p,、 p2 、 p3、 p4、 p5、 pe)組成，其中所述的NMOS管n,和所述的PMOS 管p,，所述的NMOS管rh和所述的PMOS管p 所述的NMOS管n:,和所述的PMOS管p:,各自組成 三個CMOS反相器Am,、 Ani2和Am,，即每對管的柵極相接，作為反相器輸入；每對管的漏極相 接，作為反相器輸出；所述的NMOS管n,、 n2和仏的源極各自接3個控制管n4、 115和116的漏 極，所述的NMOS管n4、 &和n6的源極接Vrc;管Pl、 p2和p3、的源極各自接3個控制管p4、 "和P6的漏極，所述的PM0S管p4、 P5和P6的的源極接V" VC=_1.5V， V^—3.0V; 6個控制 管的柵極都接方波cp"將三個CMOS反相器Am,、 Am2和Anfe首尾相接即成為可控循環(huán)振蕩器 的形式，所述的CMOS反相器Am,、 Am2和Am3的三個輸出各自為Qsa、 Q^和Qs。，由Qsa、 Q.化和 (L輸出三個相位差為120°的方波，方波周期是CP4周期三倍；所述的CP4來自石英晶體振蕩 器輸出的方波，由所述的cp,控制可控三相功率時鐘發(fā)生器的頻率。上述的提供絕熱時序電路能源的可控三相功率時鐘發(fā)生器，所述的波形轉(zhuǎn)換與輸出電路 3個PM0S管(p7、 ps 、 p9)， 3個NPN管(Qs2、 Qsl、 Qs。)， 3個并聯(lián)諧振回路(L。 C 、匚C,、 L2C2)和3個電阻(Ro、 R,、 R2)組成；3個并聯(lián)諧振回路(L。C。、 L, d、 L2 C2)的一端接Vc， 而L。 C。、 L, C,、 L2 C2的另一端各自接(L、 Qu和CL。的集電極，Qs2、 Q sl和Q s。的射極接V。 它們的基極各自接P7、 Ps和p9的漏極，3個電阻(R。、 R,、 R2)的一端接Ve，另一端各自接 p7、 ps和P9的源極，三相方波發(fā)生器的輸出CL、 Q^和Qs。各自接P7、 p8和P9的柵極，在3個 NPN管的集電極(L、 Qs,和Qs。輸出近正弦形波的三相時鐘cp2、 cp,和cp。，波峰近0V，波谷 近一3.0V， Vf—1.5V， Vcc=_3.0V;表明直流工作電壓為1.5V,獲得峰一峰值為3. 0V的近 正弦形波的三相時鐘的輸出；所述的cr、 cp,和cp。輸出到二級激勵絕熱CMOS時序電路。上述的提供絕熱時序電路能源的可控三相功率時鐘發(fā)生器，所述的波形轉(zhuǎn)換與輸出電路 由3個PM0S管(p7、 p8 、 p9)， 3個NM0S管(n7、 n8 、 na)和3個并聯(lián)諧振回路(L。 C。、 L, d、 L2 C2)組成，3個并聯(lián)諧振回路(L。 C。、 L, C,、 L2 C2)的一端接Vc,而L。 C。、 L d、 L2 C2的另一端各自接ri7、 n8 、 ru的漏極和p7、 pH 、 &的漏極，3個管p7、 ps 、 P9的柵極和 源極都接Vc;，三相方波發(fā)生器的輸出Qsa、 Qsb和CL各自接n7、 n8 、 ru的柵極；在n" n8 、 ru的漏極各自輸出近梯形波的三相時鐘cp2、 cpi和cp。，波頂近0V，波底近一3. 0V， Ve—1. 5V， Vcc=_3. 0V，表明直流工作電壓為1. 5V，獲得幅值為3. 0V的近梯形波的三相時鐘的輸出，cp2、 cp,和cp。輸出到二級激勵絕熱CMOS時序電路。這個技術(shù)方案有以下有益效果1. 本發(fā)明公開一種提供絕熱時序電路能源的近正弦形的可控三相功率時鐘發(fā)生器電路和 近梯形的可控三相功率時鐘發(fā)生器電路，將絕熱CMOS時序電路和功率時鐘發(fā)生器配合在一 起去設(shè)計，使得絕熱時序電路的功耗與其它非絕熱時序電路的功耗相比，有大幅度的降低。2. 與本發(fā)明產(chǎn)品相配合使用的二級激勵絕熱CMOS時序電路中的絕熱鎖存器由三管絕熱 反相器內(nèi)核和由它組成的絕熱鎖存器、每一級絕熱鎖存器可包含一級絕熱組合電路， 一共有 三級絕熱鎖存器基本絕熱鎖存器、次級激勵絕熱鎖存器和初級激勵絕熱鎖存器，二級激勵 函數(shù)包含在初級和次級激勵絕熱鎖存器中(也即它們同時又實現(xiàn)了二級絕熱組合邏輯)。本 發(fā)明公開一種實際二級激勵絕熱CMOS時序電路的設(shè)計二級激勵絕熱CMOS十進(jìn)制減法計數(shù) 電路和二級激勵絕熱CMOS三十一進(jìn)制計數(shù)電路，其還可推廣為三級激勵絕熱CMOS時序電路 的實現(xiàn)方法。


:圖1.為與本發(fā)明配合使用的三管絕熱反相器內(nèi)核構(gòu)成的示意圖； 圖2.為與本發(fā)明配合使用的絕熱鎖存器之一電路圖； 圖3.為本發(fā)明近正弦形波三相時鐘cp。、 cp,和CP2波形圖； 圖4.為與本發(fā)明配合使用的絕熱鎖存器之一電路圖2工作過程形波圖 圖5.絕熱鎖存器之一電路圖2有效功效曲線； 圖6.為與本發(fā)明配合使用的絕熱鎖存器之二電路圖； 圖7.為與本發(fā)明配合使用的絕熱鎖存器之一電路的符號； 圖8.為與本發(fā)明配合使用的絕熱鎖存器之二電路的符號； 圖9.為與本發(fā)明配合使用的主絕熱鎖存器之一電路圖； 圖IO.為與本發(fā)明配合使用的主絕熱鎖存器之二電路圖 圖11.為與本發(fā)明配合使用的主絕熱鎖存器之一電路符號； 圖12.為與本發(fā)明配合使用的主絕熱鎖存器之二電路符號； 圖13.為與本發(fā)明配合使用的主絕熱鎖存器之一電路圖9工作過程形波圖； 圖14.為與本發(fā)明配合使用的絕熱觸發(fā)器電路圖符號； 圖15.為與本發(fā)明配合使用的絕熱觸發(fā)器電路14的符號； 圖16.為與本發(fā)明配合使用的二級激勵的絕熱十進(jìn)制減法計數(shù)電路圖； 圖17.為與本發(fā)明配合使用的二級激勵的絕熱十進(jìn)制減法計數(shù)電路圖16的計算機(jī)模擬 波形圖；圖18.為與本發(fā)明配合使用的二級激勵的絕熱十進(jìn)制減法計數(shù)電路圖16的時鐘cp2、 cp,和cp()計算機(jī)模擬功耗曲線圖；圖19.為與本發(fā)明配合使用的二級激勵的絕熱三十一進(jìn)制計數(shù)電路圖；圖20.為與本發(fā)明配合使用的二級激勵的絕熱三十一進(jìn)制計數(shù)電路圖19的計算機(jī)模擬波形圖；圖21.為與本發(fā)明配合使用的二級激勵的絕熱三十一進(jìn)制計數(shù)電路圖19的時鐘cp2、 cp, 和印。計算機(jī)模擬功耗曲線圖；圖22.為本發(fā)明近正弦形波的可控三相功率時鐘發(fā)生器電路圖；圖23.為本發(fā)明近正弦形波的可控三相功率時鐘發(fā)生器電路圖22工作過程形波圖；圖24.為本發(fā)明近正弦形波的可控三相功率時鐘發(fā)生器電路圖22計算機(jī)模擬功耗曲線圖；圖25.為本發(fā)明近梯形波的可控三相功率時鐘發(fā)生器電路圖； 圖26.為本發(fā)明近梯形波的可控三相功率時鐘發(fā)生器電路圖25工作過程形波圖； 圖27.為本發(fā)明近梯形波的可控三相功率時鐘發(fā)生器電路圖25計算機(jī)模擬功耗曲線圖； 圖28.為近梯形波的三相功率時鐘的二級激勵的絕熱三十一進(jìn)制計數(shù)電路圖19工作過 程形波圖；圖29.為近梯形波的三相功率時鐘的二級激勵的絕熱三十一進(jìn)制計數(shù)電路圖19的時鐘 cp" cpi和cp。計算機(jī)模擬功耗曲線圖；圖30.為近梯形波的三相功率時鐘cp2、 cp,和cp。形波圖。本發(fā)明的
具體實施例方式實施例1:
提供絕熱時序電路能源的可控三相功率時鐘發(fā)生器中的絕熱時序電路中，包括三級絕熱 鎖存器基本絕熱鎖存器、次級激勵絕熱鎖存器和初級激勵絕熱鎖存器，每一級絕熱鎖存器 包含一級絕熱組合電路實現(xiàn)，所述的絕熱鎖存器由三管絕熱反相器內(nèi)核和二個控制門組成，所述的三管絕熱反相器內(nèi)核三管中一個PM0S管p的源極接地即0電位，二個NM0S管n, 和ri2的源極接時鐘cp即負(fù)電位；p,的漏極ln,的漏極以及n2的柵極共同接到Qr輸出端，p, 的柵極和n,的柵極以及n2的漏,共Jf接到^輸出端，Qr和地之間接控制管p3即最簡單的S 控制門，P,^一柵極接控制信號^，《和地之間接控制管P2即最簡單的R控制門，P2的柵極 接控制信號^，滿足RS^，即滿足P2和P3二管不同時導(dǎo)通，S4時P3管導(dǎo)通，1 =1時&管 導(dǎo)通， 一般情況下控制管P2和R改為多個PM0S控制管的串并聯(lián)組合，即控制門，P3改為S 控制門，P2改為R控制門，滿足RS-O就是滿足S控制門和R控制門不同時導(dǎo)通，按S邏輯 式和R邏輯式各自連接S控制門和R控制門的串并聯(lián)結(jié)構(gòu)，其中邏輯加+接為并聯(lián),邏輯乘*為 接串聯(lián)，且按變量取反接輸入控制信號，即因PMOS控制管低電平有效，有相差為120。的三 個時鐘cp。、 cp,和印2，初級激勵絕熱鎖存器接時鐘cp。，次級激勵絕熱鎖存器接時鐘cp,，基 本絕熱鎖存器接時鐘cp"三級絕熱鎖存器電路結(jié)構(gòu)相同，所述的控制門為按絕熱時序電路 要求的控制門，所述的三級絕,存器基本絕熱鎖存器、次級激勵絕熱鎖存器和初級激勵 絕熱鎖存器， 一個輸出為Q和f基本絕熱鎖存器L。采用黨，單的S控制門即一個控制管P3 和最簡單的R控制門即一個控制管p2， 一個輸出為Qb和^次級激勵絕熱鎖存器L^采用一 般化的S控制門和一般化的的R控制門，當(dāng)P3的柵極接^和p2的柵極接Qb時，將該基本 絕熱鎖存器"和次級激勵絕熱鎖存器L。b合并為一個主絕熱鎖存器，所述的主絕熱鎖存器接 所述的時鐘cp,和cp"其中W接所述的時鐘C￡iL U接所述的時鐘cp2，常常附加一個PMOS 管P,。，管P,u的柵極接Qb，源極和漏極分別接《和地。所述的一種絕熱鎖存器示如圖2，包括虛線框內(nèi)的(n,、 n^p^三管絕熱反相器內(nèi)核和 虛線框二邊的二個控制管(P2和p3)，管P2和P3的柵極分別接5和g，滿足RS-O (即滿足P2 和P3二管不同時導(dǎo)通)。圖l左邊二管(n,和p)是常規(guī)CMOS反相器，其中A端和Y端各自 有柵極電容C;和輸出電容Cv，因CA缺少絕熱充放電回路，所以增加一管112，由ri2和n,各自 實現(xiàn)對C,和CY的絕熱充放電，由此思路將常規(guī)二管CMOS反相器轉(zhuǎn)變?yōu)槿芙^熱反相器內(nèi)核。 考慮功率時鐘發(fā)生器設(shè)計和應(yīng)用的方便，將三個PM0S管的源極接地(0電位)，而二個NM0S 管的源極接時鐘cp (負(fù)電位)，常用功率時鐘Cp是近正弦形波和近梯形波，示如圖3和圖 30,圖中三個時鐘cpn、 cp,和cp2相差都是12(T ，各自供給三類絕熱鎖存器初級激勵絕熱 鎖存器、次級激勵絕熱鎖存器和基本絕熱鎖存器。以后說明從絕熱性和穩(wěn)定性考慮三相時鐘 比二相時鐘是最佳選擇。實施例2:絕熱鎖存器圖2工作過程參看圖4，圖4最上第一行是近正弦形波的CP2， CP2的波峰是0V (地)，波谷是一3V，即時鐘高電平(1電平)近0V，低電平(0電平)近一3V， cp2接 鎖存器時鐘端，CP2近波谷處鎖存器工作(絕熱反相器內(nèi)核電源電壓^3V)一，印2近波峰處鎖 存器休止(絕熱反，內(nèi)核電源電壓近OV);第二行和第三行分別是5和§輸入波形，第三行和第四行分別是5^jn(^:^作波形。由圖4看出，①在區(qū)間ag5=l和§=0，即IW)和S4,此時P3導(dǎo)通和P2截止，當(dāng)cp2下降時，n2 導(dǎo)通和n,寧^:， ^隨cp2變化，Qr鉗位到地(l電平)，按鎖存器工作時輸出(cp2近波谷 處)，得出^-0和Qr^。②在區(qū)間c滿足R^和S^即1 =1和5=0，此時P2導(dǎo)通和P3截止，^2p2下降時，n,導(dǎo)通和 截止，Qr隨」P2變化j f鉗位到地(l電平)，按CP2近波谷處，得出^^和Q,0。
在區(qū)間13滿足5=1和§=1，即IM)和SW，此時P2和P3均截止，得出Q,O和Qr二l，即保持區(qū)間a已存狀牽。
— _④在區(qū)間d滿足R4和S^，即1 =0和5=0,此時P2和P3均截止，得出Q,l和Q,O，即保持區(qū)間c已存狀態(tài)。由此^_見，絕熱鎖存器滿足RS型特征方程Q=S+5q (約束條件RSi) (1)圖5是絕熱鎖存器圖2有效功效曲線，由圖5曲線最右平坦部分看出，此時該絕熱鎖存 器有效功耗表示為P=0.15 u W。將圖2虛線框二邊的二個控制管(最簡單的控制門)改為多個控制管串并聯(lián)組合(一般 控制門)，則得出圖6。圖6右邊^(qū)與P5并聯(lián)后，再和P6串聯(lián)(即S控制門)，表示為S=(A+B) C。注—f:等接絲邏輯加+為并聯(lián)，邏輯乘，為串聯(lián)，且按變量取反連接輸入信號，即S控制 門接X 、 §和—f 。 ， 6左邊？2與P4串聯(lián)(即R控制門)，表示為R=DE，連接時變量取反， 即R控制門接石和巨'。圖2和圖6鎖存器的符號分別示如圖7和圖8。需有相差為120°的三個時鐘cp。、 cp,和cp2，初級激勵絕熱鎖存器接時鐘cp。，次級激 勵絕熱鎖存器接時鐘CP,，基本絕熱鎖存器接時鐘CP2。若基本絕熱鎖存器和次級激勵絕熱鎖 存器都采用圖2形式，將二個絕熱鎖存器合在一起，得出圖9。又若圖9中次級激勵絕熱鎖 存器都改用圖6形式，則得出圖IO，其中S:AB (S控制門邏輯式)和I^C (D+E) (R控制門 邏輯式)。圖9和圖IO稱為主絕熱鎖存器，主絕熱鎖存器符號分別示如圖ll和圖12。初級 激勵絕熱鎖存器采用圖6或圖2的形_^。在圖9和圖10中常常加一個虛線表示的！p,。，管 P,。的柵極接Qb，源極和漏極分別接^和地，以便減小寄生電容偶合對該級電路《端處于 l電平狀態(tài)時的影響(因Qb-O，則p^導(dǎo)通，使鉗位近地，即鉗位在l電平)。主絕熱鎖存器圖9工作過程參看圖13所示的計算機(jī)模擬結(jié)果，圖13最上第一行是近 正弦形波的cp2， cp2的波峰^ 0^(地)，波谷是一3V， 主絕熱鎖存^個時鐘端接cp,和 cp2;第二行和第三行分^|_是5和§輸入波形，第三行和第四行分別是f和Q工作波形， 第五行和第六行分別i^和9b工作波形。由圖13看出，① 在區(qū)間a^^_R=l和§=0,即1 =0和5=1，此時pe導(dǎo)通和p5截止，^p,下降時，n4導(dǎo)通^il:,截止，《隨CPl變化，Qb鉗位到地(1電平)，按CP,近波谷處^出^ =0和Qb =1;接著Qb和Qb使p.,導(dǎo)通和P2截止，當(dāng)cp2正辟時，ri2導(dǎo)通和n,截止，^"隨cp,變化，Q鉗 位到地(l電平)，按丄P2近波，處，得出^"^0和Q =1。② 在區(qū)間c滿足R^O和S^即R4和S4，此時ps導(dǎo)通和p6截止，筆丄p,下降時，n3導(dǎo)通I5J^截止，Qb隨Cp,變化，《鉗位到地(l電平)，按CP,近波谷處，得出《-1和(^_=0;接著Qb和Qb使P2導(dǎo)通和P3截止，當(dāng)卬2工辟時，n,導(dǎo)通和ri2截止，Q隨_^2變化二 Q鉗 位到地(l電平)，按cp2近波谷處，得^_^~=1和(5 =0。③在區(qū)間b滿足^4和S-i即 Ri和Si，此時P5和p6均截止，得出《=0和(^=1,即，區(qū)間a已存狀態(tài)；接著^和 Qb使P:,導(dǎo)通和P2截止，當(dāng)CP2工降時，ri2導(dǎo)通和ri,截止，^"隨叩2變化，Q鉗位到地(.1 電平)，按cp2近波谷絲，得&Q =0和(3 =1。 一 在區(qū)間01滿足^=1和§^_，即IM)和S^，此時ps和p6均截止，得出^=1和(^=0, 即保持區(qū)間c已存狀態(tài)；接著《和Qb使P2導(dǎo)通和P3截止，當(dāng)cp2下降時，r^導(dǎo)通和ri2截
止，Q隨cp2變化，Q鉗位到地(i電平)，按cp2近波絲處，得出Q ^和Q =0。 由此可見，主絕熱鎖存器滿足rs型特征方程q+=s+5q (約束條件1 =0)實施例3:所述的二級激勵絕熱cmos時序電路的實現(xiàn)方法。在直流電源供電的傳統(tǒng)的同步時序電路中，傳統(tǒng)觸發(fā)器是邊沿觸發(fā)的(時鐘上升沿或下 降沿觸發(fā))，若為時鐘下降沿觸發(fā)，則傳統(tǒng)觸發(fā)器首先在時鐘下降沿時間接收輸入激勵信號(j， k， d， t等)，然后按信號接收結(jié)果存儲確定的信息，該信息一直保存到下一周期的時 鐘下降沿期間的信號接收工作完成，傳統(tǒng)觸發(fā)器共有'接收'和'存儲'二階段。同步時序 電路的存儲單元是觸發(fā)器，同步時序電路看作由組合電路和存儲電路二大部分構(gòu)成，存儲電 路由n個觸發(fā)器構(gòu)成，組合電路由若干門電路構(gòu)成，二大部分在空間上是可分割的。絕熱電路用交變的功率時鐘供電，在功率時鐘供電作用下，必須經(jīng)過'接收'、'存儲'、'恢復(fù)'和'休止'四個階段(對應(yīng)于時鐘脈沖的前沿、持續(xù)期、后沿和休止期)。絕熱鎖 存器和絕熱組合電路都必須經(jīng)過這四個階段，由此可見，滿足傳統(tǒng)組合電路定義"t時刻的 穩(wěn)定輸出僅僅依賴于t時刻的輸入，而與t時刻以前的輸入狀態(tài)無關(guān)"的絕熱組合電路是不 存在的，即絕熱組合電路也有'存儲'，將絕熱組合電路融合在絕熱存儲電路中是最好的選 擇。如果仿效用直流能源的傳統(tǒng)時序電路的方法，先設(shè)計絕熱觸發(fā)器，必然要由幾個絕熱鎖 存器組成一個絕熱觸發(fā)器，如圖14用三個絕熱鎖存器組成一個絕熱觸發(fā)器(圖15是它的符 號)，這適合于一級激勵絕熱CMOS時序電路的實現(xiàn)方法，其中組合電路部分只能實現(xiàn)一級激 勵組合函數(shù)，這樣的組合函數(shù)不能很復(fù)雜，特別是與項的變量數(shù)不能很多，很多變量數(shù)的與 項對應(yīng)有很多的控制管相串聯(lián)，很多管串聯(lián)使得導(dǎo)通電阻加大，影響控制能力，甚至使控制 失靈，不能正常工作。另外，很復(fù)雜的組合函數(shù)對應(yīng)很復(fù)雜的控制管組合，增加寄生電容產(chǎn) 生不利作用的可能性。一種將二級絕熱組合電路融合在絕熱存儲電路中的二級激勵絕熱cmos時序電路的實現(xiàn) 方法，它不是現(xiàn)在常用的基于絕熱觸發(fā)器的時序電路的實現(xiàn)方法，而是基于將二級絕熱組合 電路融合在絕熱存儲電路中的電路實現(xiàn)，即將絕熱鎖存器和絕熱組合電路融合在一起，使信 息存儲功能和組合邏輯功能在空間上彼此包含(不可分割)。采用二級激勵將激勵組合函 數(shù)分為二級形式，由初級激勵絕熱鎖存器實現(xiàn)初級激勵組合函數(shù)，所產(chǎn)生的輸出送到次級激 勵絕熱鎖存器，次級激勵絕熱鎖存器的輸出送到基本絕熱鎖存器，基本絕熱鎖存器采用圖2 形式，只有二個控制管，控制管控制能力強(qiáng)，可以把基本絕熱鎖存器的前二級絕熱鎖存器可 看作為二級絕熱組合電路。如果基本絕熱鎖存器和次級激勵絕熱鎖存器的個數(shù)相等(設(shè)為n)， 將每個基本絕熱鎖存器和次級激勵絕熱鎖存器合在一起，構(gòu)成n個示如圖10的主絕熱鎖存 器；初級激勵絕熱鎖存器的個數(shù)相等(設(shè)為m)，在絕熱cmos時序電路中有三種可能m>n， m〈n和m^n。當(dāng)'M==N'且'主絕熱鎖存器只有二個控制管，時，則該絕熱cmos時序電路 轉(zhuǎn)化為由n個絕熱觸發(fā)器組成的絕熱時序電路，或者說，由n個絕熱觸發(fā)器組成的絕熱時序 電路是二級激勵絕熱cmo's時序電路的特例。若采用絕熱觸發(fā)器的絕熱時序電路控制門允許 最多k管串聯(lián)，則二級激勵絕熱時序電路可將k2管串聯(lián)(對應(yīng)k2變量與項)分解為二級去實現(xiàn)， 其中每級最多只有k管串聯(lián)(對應(yīng)k變量與項)，二級合在一起實現(xiàn)k2變量與項。本發(fā)明還可 推廣為三級激勵絕熱cmos時序電路的實現(xiàn)方法，其中將基本絕熱鎖存器改用圖6形式，有 多個控制管，這是一種將三級絕熱組合電路融合在絕熱存儲電路中，絕熱時序電路可看作為 由三級絕熱組合電路(鎖存器)構(gòu)成，因為三級組合電路的將三個絕熱鎖存器是合在一起。
在三級激勵絕熱CMOS時序電路中，初級激勵絕熱鎖存器的個數(shù)為M，次級激勵絕熱鎖存器的 個數(shù)為N，末級激勵絕熱鎖存器的個數(shù)為L，其中M， N和L各不相等，也可以部分相等或全 相等。 一般采用絕熱觸發(fā)器的絕熱時序電路若允許最多k管串聯(lián)，則三級激勵絕熱時序電路 可將k3管串聯(lián)(對應(yīng)k3變量與項)轉(zhuǎn)化為三級去實現(xiàn)，每級k管串聯(lián)(對應(yīng)k變量與項)。上述 二級激勵絕熱CMOS時序電路是三級激勵絕熱CMOS時序電路的特例。 實施例4:所述的二級激勵絕熱CMOS時序電路典型設(shè)計(1) 二級激勵的絕熱十進(jìn)制減法計數(shù)電路。 8421BCD碼十進(jìn)制減法計數(shù)電路Q3 Q2 Qi Q。的狀態(tài)變化為1001—1000—0111—0110— 0101—0100—0011—0010—0001—0000—1001…，按下述方法依次進(jìn)行 1.，RS觸發(fā)器的時序電路的！^"法得出
<formula>formula see original document page 10</formula>2.接著寫出次級激勵函數(shù) 數(shù)，延遲120° )和Q3a= Q3， 激勵函數(shù)S:, 、 R:,、 S2、 R2、 S,、 S3=Q2y Ql; , S尸(k Q,y， R2=2m &<formula>formula see original document page 10</formula>對式(2)選取公用項Q2y二^《，Qly =《Q。(」 Q。a = Q。(單變量，延遲120° )，進(jìn)行化簡和變換，得出次級 R,、 S0、 R。是Q,, 、 Qz,和Qh、 Q。a及其非的函數(shù)， R3=Q2v Qly (3a)(3b) (3c)Q2 ， Qly=Q, QQ和Q3， Q。a = Q。，將它們轉(zhuǎn) 它們是Ch 、 Q2、 Q,和Q。及其非的函<formula>formula see original document page 10</formula>3. 寫出初級激勵函數(shù)?？紤]Q2y=^換為初級激勵函數(shù)S:, 、 Ria、 S2 、 R2il、 S。a、 Roa、 S,y、 Rly, 數(shù)，得出， —<formula>formula see original document page 10</formula>初級激勵絕熱鎖存器(時鐘為cp。)的輸入按照式(4)接Q3、 Q2、 Q,和Q。及其非，其輸 出為tk、 (k、 (k和Q,y及其非，它們再按照式(3)接到主絕熱鎖存器(時鐘為cp,和cp2)的 各R和S輸入電路中，主絕熱鎖存器輸出為Q3、 Q2、 Q。和Q,及其非。根據(jù)式(lb)可由上式(3)得出Q3+、 Q;、 Q〖和Q。+，注意Q;、 QL Q^和Q^是主絕熱鎖存器輸出Q3、 Q2、 Q,和Q。的下時刻值，也即它們來自主絕熱鎖存器同輸出端。主絕熱鎖存器內(nèi)部包含有次 級激勵絕熱鎖存器的內(nèi)輸出記為9.%、 Q2b、 Q,b和Q"。4. 根據(jù)式(3)和(4)畫出二級激勵的絕熱十進(jìn)制減法計數(shù)電路，示如圖(16)，圖中 初級^^勵絕熱鎖存器個數(shù)和主絕熱鎖存器個數(shù)恰巧相等， 一般不一定相等。若采用絕熱觸發(fā) 器，則按式(2)連接，必會出現(xiàn)四管串聯(lián)(對應(yīng)四變量與項)。而圖(16)消去四管串聯(lián)(對 應(yīng)四變量與項)，最多只有二管串聯(lián)(對應(yīng)二變量與項)，電路總管數(shù)略少。 一般采用絕熱觸 發(fā)器的絕熱時序電路若允許最多k管串聯(lián)，則二級激勵絕熱時序電路了將kz管串聯(lián)(對應(yīng)k2
變量與項)轉(zhuǎn)化為k管串聯(lián)(對應(yīng)k變量與項)。圖(17)是圖(16)的P印ice計算機(jī)模擬波形，最上一組是Q" Q2、 Q!和Qo的波形，由 此看出滿足十進(jìn)制減法計數(shù)電路關(guān)系；第二組是(k、 Q2y、 Q,y和Q。a波形，滿足Qi,Q,Q。， 和Q^ Q:,、 Q。a=Q。(注意數(shù)值相等，但相差120° )，第三組是(k、 Q2b、 Q"和GU (與Q" Q2、 Q'和Q。的波形相同)，第三組是時鐘cp2、 cp,和cp。的波形(正弦波)，與預(yù)期結(jié)果一致。 圖(18)是時鐘cp2、 cp,和cp。功耗曲線，由曲線最右平坦部分看出，時鐘cp" cp,和cp。輸 出到十進(jìn)制減法計數(shù)電路的有效功耗分別為8.75PW， 10.75nW和6.5lxW，也即十進(jìn)制計數(shù) 電路有效功耗為8. 75+10. 75+6. 5=26 u W(2) 二級激勵的絕熱三十一進(jìn)制計數(shù)電路。三i^一進(jìn)制計數(shù)電路QAQAQ。的狀態(tài)變化為00000—00001—00010—00011—00100— 00101 — 00110 — 00111 — 01000 — 01001 — 01010 — 01011 — 01100 — 01101 — 01110 — 01111 — 10000—10001 — 10010—10011 — 10100—10101 — 10110—10111 — 11000—11001 — 11010 — 11011 — 11100—11101 — 11110—00000…，按下述方法依次進(jìn)行1. 首先按常規(guī)采用RS觸發(fā)器的，電路的設(shè)計方法得出 Sf，Q,Q。， R4= QMQo (5a) S產(chǎn)&Q2Q,Q。， R3= Q3Q2Q, (Q4+Q。) (5b) S產(chǎn)2aQ,Q。 ， R2=Q2Q,Q。(5c) Sf^Q。— 二 — R^9,Qo+(W!艦 (5d) S?！?^"+^+^ + ^"〉 ， Ro= Q。 (5e)2. 接著寫出初級激勵函數(shù)。對式(5)選取公用項Q3, Q3Q2Q,， Qly= Q,Q。 (二變量和三變 量函數(shù)，延遲120° )和CL= Q4， Q2a= Q2， Q。
= Q (單變量，延遲120° )，進(jìn)行化簡和變 換，得出次級激勵函數(shù)S3 、 R,、 S2、 R2、 S,、 R,、 S。、 Ro是Q,y 、 Q:,y和CL、 Q2a、 Q。a及其非的 函數(shù)，消去Q3和Q,得出 一 一S4= (Q她)Q。: Q3y Qo a ， (Q艦)Q。 = Q3, Q0a ( 6a) S.3= 2i92Q, Q2(Q,Q。) = Q3y Ck Qls ， R:!=Qiy (Q。a (6b)S2=Q2a Q,,一 ， R2=Q2 Qly+Q4H (6c)S,:Q,Q。 Q。=Qlv Q。a ，一 R,= Qly+Q4a Q3y (6d) S。=Q0 (S+QAQ,， R =Q a， (6e)3. 再寫出初級激勵函數(shù)。考慮Q:,y=Q3Q2Q,、 Q,^Q,Q。和CL=Q4、 Q2a=Q2、 Q。a=Q。，將它們轉(zhuǎn)換 為初級激勵函數(shù)Sia、 R4a、 S2a、 R2a、 S。a、 IC和S3y、 R3y、 Sly、 Rly，是Q4、 Q3、 Q2、 Q,和Q。及其非 的函數(shù)，得出， —Ste =Q3， Ha — — 一 (7a)=Q., Q2Q,，R3y =S^_=(Q3 ) (7b)S2i' =Q2， R2a — — (7c)S,y=Q,Q ,Rly ^S,^(^"+^" ) (7d)S0 = Q。 ，R a =Qo (7e)式(6)和(7)消去式(5)四變量與項(對應(yīng)四管串聯(lián))，只有三變量與項(對應(yīng)三管串 聯(lián))和二變量與項(對應(yīng)二管串聯(lián))，初級激勵絕熱鎖存器的輸入接Qo Q4、 Q2、 Q'和Q。及其非， 其輸出為Q吣tk、 GW和Q3y、 Qb及其非，它們接到主絕熱鎖存器的R和S輸入電路中。根據(jù) 式(lb)可由上式得出Q!、 Q3+、 Q;、 Q〔和Qo+,注意Q:、 Q3+、 、 Qt和Q:是
主絕熱鎖存器輸出Q4、 Q3、 Q2、 Q卜和Q。的下時刻值，也即它們來自主絕熱鎖存器同輸出端。 主絕熱鎖存器中包含的次級激勵絕熱鎖存器的輸出記為Q吣Q^、 Q"、 Q,b和Q。b。4.根據(jù)式(6)和(7)畫出二級激勵的絕熱三十一進(jìn)制計數(shù)電路，示如圖(19)，圖中 初級激勵絕熱鎖存器個數(shù)和主絕熱鎖存器個數(shù)恰巧相等， 一般不一定相等。圖(19)消去四 管串聯(lián)(對應(yīng)四變量與項)，電路總管數(shù)略少閣(20)是圖(19)的P印ice計算機(jī)模擬波形，最上第一組是Q4、 Q3、 Q2、 Q,和Q。的波 形，由此看出滿足三十一進(jìn)制計數(shù)電路關(guān)系；第二組是Q吣Q:,y、 Q2a、 Q^和Q。a波形，滿足<^ =0艦，Q,,=Q,Q。， CL=Q3、 Q2a=Q2、 Q。a=Q。(注意:等式兩邊數(shù)值相等，但相差120° )，第 三組是CL、 Ck、 Q2b、 Q^和Q。b (與Q4、 Q3、 Q2、 Q,和Q。的波形相同)，第三組是時鐘cp2、 cPl 和cp。的波形(近正弦波)，與預(yù)期結(jié)果完全一致。圖(21)是時鐘cp。、 cp,和cp2功耗曲線，由曲線最右平坦部分看出，時鐘Cp。、 CP,和CP2輸出到三十一進(jìn)制計數(shù)電路的有效功耗分別為8uW， 12.5uW和10uW,也即三"l^一進(jìn)制計數(shù)電路有效功耗為8+12. 5+10=30. 5 wW。 實施例5:本發(fā)明近正弦形波的可控三相功率時鐘發(fā)生器電路和近梯形波的可控三相功率時鐘發(fā) 生器電路。近正弦形波的可控三相功率時鐘發(fā)生器電路。圖(22)是功率時鐘cp2、 cp,和cp。發(fā)生器電路圖，圖的上半部是三相方波發(fā)生器，包 括6個醒0S管(n,、 n2 、 n:,、 n。、 ns、 n6)和6個PMOS管(p,、 p2 、 p3、 p4、 p5、 p6),其中 n,和p" 和P2， n3和p3各自組成三個CM0S反相器，并且按循環(huán)振蕩器的形式首尾相接，但 三個CMOS反相器中NMOS管和PMOS管的源極各自接6個控制管m和p4， 115和p5， ne和p。的 漏極，6個控制管的柵極都接方波Cp4,由此CR控制可控三相功率時鐘發(fā)生器時鐘發(fā)生器的 頻率，而CP4來自石英晶體振蕩器輸出的方波。圖的下半部是波形轉(zhuǎn)換和輸出電路，由3個 PM0S管(p7、 p8 、 p9), 3個晶體管(CL、 Qsl、 Qs2)， 3個并聯(lián)諧振回路(L。C。、 L G、 U C2) 和3電阻(R 、 R,、 R2)組成，將方波轉(zhuǎn)換為近正弦形波的功率時鐘cp2、 cpj和cp。，并將三 相時鐘cp2、 cp,和cp。輸出到二級激勵絕熱CMOS時序電路。三相方波發(fā)生器中Vf—1.5V， Vcc=—3.0V,高電平(1電平)近一1.5V，低電平(0電平)近一3.0V。三相方波發(fā)生器工作過程在方波cp-的作用下，除起始瞬間非穩(wěn)狀態(tài)外，3個輸出(QsaQ sbQJ不可能是全1 (即111)和全0 (即000)。當(dāng)cp^l時，3個NM0S管(n4、 n5、 n6)導(dǎo) 通，CLQ^Q^為3個NM0S管(n,、 n2 、 n3)的柵極，3個管(n,、 n2 、 n》不能有二個同時導(dǎo) 通，所以QH^1U，實際上當(dāng)cp^l時Q』sbQ m只能有一個1。當(dāng)cp4=0時，3個PMOS 管(P" p5、 p6)導(dǎo)通，QJLbQs。為3個NM0S管(Pl、 p2 、 p3)的柵極，3個管(p,、 p2 、 P》不能有二個同時導(dǎo)通，所以GLQ^Qs。^000，實際上當(dāng)cp^0時QsaCUL只能有一個0。設(shè)現(xiàn)在cpf0， QsaQsbQsc=011，接著變?yōu)閏pel，因管n3的被極Q,1，管 導(dǎo)通，使QjO， 并使管n,截止，保持QsaQsb=01，也即QsaQsb(L由011—010。繼之變?yōu)閏p4=l，因管Pl的柵極(L=0， 管P,導(dǎo)通，使CL^1，并使管P2截止，保持CLQ^10，也即QH由010—110。類似方式分 析表明變化規(guī)律為按從左到右循環(huán)來看CLQsbCL,①對cp尸0， CLQsbQs。有二個1，當(dāng)c仏由0 —1時，QH中的第二個1降到0,其余不變。②當(dāng)cp4=l時，Q』sbCL有二個0， c"由1 一0時，QH中的第二個0升到1，其余不變。由此得出隨cp4變化QsaQsbQM由011—010 —110—100—101—001—011， Qsa、 CL和CL輸出是方波，它們的相位差是120° 。圖(23)是圖(22)的計算機(jī)模擬波形，最上第一組是(k、 Qa和CL的波形，第二組是Fhf鐘pn知Pn—的、她TK 夢二且FM"她rn.的、誠；^… cfa 1+蕓屮.趙3 Pn.l力處承菊l時.O Q.O變化，滿足QsaQJ3s。由Oil—010—110—100—101—001—Oil周期性變化規(guī)律，tL、 CL和Qsc 輸出是方波，它們的相位差是12(T 。波形轉(zhuǎn)換和輸出電路的工作過程(L輸出的方波接P9的柵極，控制P9的導(dǎo)通和截止，隨 后控制晶體管Q,。的基流，Q』的集電極接并聯(lián)諧振回路(L2C2)，調(diào)節(jié)該諧振回路的諧振頻率， 使其與Q^輸出的方波的基波頻率接近，由于諧振回路的作用，濾去諧波成分，保留基波成分， 結(jié)果在Qs。的集電極產(chǎn)生近正弦形的輸出cp。，輸出cp。的峰一峰值是3V (—3V—OV)。 Vc=— 1.5V， Vcc=—3.0V,表明直流工作電壓為1.5V,獲得幅值為3.0V的近正弦形波的三相時鐘的 輸出。類似的方式得出在GL的集電極產(chǎn)生近正弦形的輸出cp,;在Qs2的集電極產(chǎn)生近正弦 形波的輸出cp2，它們的相位差是120。，它們的周期是c"的三倍。從圖(23)的Pspice計算機(jī)模擬波形看出，第二組時鐘卬2、 cp,和cp。的波形是近正弦 形的，它們的相位差是120。，它們的周期是cp4的三倍，滿足預(yù)期要求。圖(24)是圖(22) 的功耗曲線，圖的上半部是三相方波發(fā)生器的的功耗曲線圖(24)的下半部是波形轉(zhuǎn)換和 輸出電路的功耗曲線。由圖(24)曲線最右平坦部分看出，上半部所示的三相方波發(fā)生器的 有效功耗為9uW，下半部所示的波形轉(zhuǎn)換和輸出電路的有效功耗為860uW,也即近正弦形 的可控三相功率時鐘發(fā)生器電路的有效功耗為869 u W。實施例6:近梯形波的可控三相功率時鐘發(fā)生器電路。圖(25)是近梯形波的三相功率時鐘cp2、 c^和cp。發(fā)生器電路圖，圖的上半部是三相 方波發(fā)生器，包括6個NM0S管U、 n2 、 n3、 n4、 n5、 n6)和6個PMOS管(Pl、 p2 、 p3、 p4、 p5、 P6)，其電路和圖(22)的上半部完全相同圖的下半部是波形轉(zhuǎn)換和輸出電路，由3個 PMOS管(p7、 p8 、 p9)， 3個NMOS管(n7、 n8 、 n9)和3個并聯(lián)諧振回路(L。C。、 L'C,、 L2 C2) 組成，將方波轉(zhuǎn)換為近梯形波的功率時鐘cp2、 cp,和cp。，并將近梯形波的三相時鐘cp2、 cp, 和cp。輸出到二級激勵絕熱CMOS時序電路。注L。 、 L,和L2較大，三相方波發(fā)生器中Vc= —1.5V， Vf—3.0V，高電平(1電平)近一1.5V，低電平(0電平)近一3.0V。三相方波發(fā)生器工作過程和上述圖(22)上半部所示的三相方波發(fā)生器工作過程完全相 同，CL、 Qsb和Qs。輸出是方波，它們的相位差是120。。波形轉(zhuǎn)換和輸出電路的工作過程Qs。輸出的方波接ri9的柵極，控制ri9的導(dǎo)通和截止， n9的漏極接并聯(lián)諧振回路(L2 C2)，調(diào)節(jié)L2使該諧振回路的諧振頻率，使其低于CL輸出的方 波的基波，諧振頻率接近四分之一基波頻率，另外，有1個PMOS管^的源極接ri9的漏極， P9的漏極和柵極接V^—1.5V,由于諧振回路的作用，在ri9的漏極產(chǎn)生近梯形波的輸出cp。。 類似的方式得出在118的漏極產(chǎn)生近梯形波的輸出cp1;在ti7的漏極產(chǎn)生近梯形波的輸出cp2。 輸出cp2、 cp,和cp。的峰—峰值是3V (—3V—0V),它們的相位差是120° ，它們的周期是cp4 的三倍。Vc=—1.5V， Vf—3.0V，表明直流工作電壓為1.5V，獲得幅值為3.0V的近梯形波 的三相時鐘的輸出。從圖(26)所示的Pspice計算機(jī)模擬波形看出，第二組時鐘叩2、 cp,和cp。的波形是近 梯形波的，它們的相位差是12(T ，它們的周期是叩4的三倍，滿足預(yù)期要求。圖(27)是圖 (25)的功耗曲線，圖的下半部是三相方波發(fā)生器的的功耗曲線；圖(27)的上半部是波形 轉(zhuǎn)換和輸出電路的功耗曲線。由圖(27)曲線最右平坦部分看出，上半部所示的波形轉(zhuǎn)換和 輸出電路的有效功耗為387 li W，下半部所示的三相方波發(fā)生器的有效功耗為9uW，也即近
梯形波的可控三相功率時鐘發(fā)生器電路的有效功耗為396 ii W。將圖(25)產(chǎn)生的近梯形波的輸出cp2、 c^和cp。接到圖(19)所示的二級激勵的絕熱 三十一進(jìn)制計數(shù)電路的三個時鐘端，進(jìn)行Pspice計算機(jī)模擬，得出圖(28)所示的計算機(jī) 模擬波形，圖(28)最上第一組是Q4、 Q3、 Q2、 Q,和Q。的波形，由此看出，滿足三十一進(jìn)制 計數(shù)電路關(guān)系；第二組是Q化、Q:," Q2b、 Qu和Q。b (與Qo Q" Q2、 Q,和Q。的波形相同)，第三 組是Q化、Q:,y、 (k、 Q^和(k波形，滿足Q3,(W32Q,， Q^Q"。， Q1a= Q3、 Q2a =Q2、 (k=Q。(注意 等式兩邊數(shù)值相等，但相差120° )，第四組是時鐘cp2、 cp,和cp。的波形(近梯形波)，與預(yù) 期結(jié)果一致。圖(29)是時鐘cp。、 cp,和cp2功耗曲線，由曲線最右平坦部分看出，時鐘cp。、 cp,和cp2輸出到三i^一進(jìn)制計數(shù)電路的有效功耗分別為11.5uW， 16.5yW和16.25yW,也 即三i"一進(jìn)制計數(shù)電路有效功耗為11. 5+16. 5+16. 25=45 ix W。實施例7:一.在絕熱時序電路中三相功率時鐘是最好的選擇。在絕熱時序電路中絕熱鎖存器和絕熱組合電路是用多個交變的功率時鐘供電，設(shè)時鐘脈 沖cp相對地的電壓的絕對值A(chǔ)Ve。是在0 (地)到VJ司變化，在cp脈沖作用下，不論是正脈 沖或負(fù)脈沖，必須經(jīng)過'接收'、'存儲'、'恢復(fù)，和'休止，四個階段(對應(yīng)于cp脈沖的 '前沿'、'持續(xù)期'、'后沿'和'休止期')。對波形非理想的交變的功率時鐘cp也都必須 經(jīng)過這四個階段①'休止階段，是指cp相對地的電壓的絕對值A(chǔ)V。。接近0,即該級絕熱電 路(包括相應(yīng)MOS控制門)的工作電壓接近O，因控制門輸出電位接近O，前級接到控制門 輸入的變化不會使控制門輸出出現(xiàn)較大電位跳變，(如控制門是一個MOS管，則管的漏極和源極間電位V。s接近0，柵極電壓W的改變不會引起控制管V。s電位跳變或跳變最小；而其它 階段Vns不接近O， K的改變將可能引起V。s電位較大跳變，增加非絕熱功耗)。休止時間記為t、。②'存儲階段'是指AV。p接近Vm，絕熱電路(包括相應(yīng)MOS控制門)處在正常工作電壓下，所存儲的信息穩(wěn)定，而且可以對外產(chǎn)生穩(wěn)定的輸出，不受干擾的影響。存儲時間記為t"③'接收階段，是指AV。p由近0到近V,，也即AV。p由小到大的增加過程，絕熱電路從 '休止'向'存儲'過渡，過渡完成后絕熱電路存儲什么信息取決于控制門輸入電壓(控制 管柵極輸入電壓)。接收時間記為t。。④'恢復(fù)階段，是指AV印由近V,到近O，也即AV。p由 大到小的下降過程，絕熱電路從'存儲'向'休止'過渡?；謴?fù)時間記為tr。時鐘周期T4Jth+tr+ ts。設(shè)絕熱記憶電路有多個時鐘cp。、 cp,、 cp2…cpk作用，分別作用到O級絕熱電路，l級 絕熱電路，2級絕熱電路…，k級絕熱電路。0級絕熱電路輸出端接1級絕熱電路控制門，1 級絕熱電路輸出端接2級絕熱電路控制門，…，k級絕熱電路輸出端接O級絕熱電路控制門。 任意級絕熱電路在本級的'接收'、'存儲'、'恢復(fù)，和'休止'四階段即要滿足絕熱條件， 也要滿足穩(wěn)定性條件。絕熱條件要求MOS管導(dǎo)通時源漏二極間的電壓近O，無電位跳變或跳 變最小，以使MOS管功耗極小(近0);反之，若MOS管源漏二極間的電壓不近O (或較大)， MOS管導(dǎo)通電阻將產(chǎn)生較大的非絕熱功耗。l.絕熱條件要求若本級絕熱電路(如l級絕熱電路)處在 <接收階段'，則要求下級 絕熱電路(如2級絕熱電路)處在'休止階段'。因為這時下級絕熱電路的工作電壓接近0 (相應(yīng)MOS控制門工作電壓接近O)，本級絕熱電路在'接收階段'輸出端電壓變化不會使 下級絕熱電路控制門輸出出現(xiàn)較大電位跳變(即無電位跳變或跳變最小，以使MOS管功耗極 小)。 2.穩(wěn)定性條件要求若本級絕熱電路(如1級絕熱電路)處在'接收階段'，則要求前 級絕熱電路(如0級絕熱電路)處在'存儲階段'。因為本級絕熱電路控制門的輸入來自前 級絕熱電路輸出，只有前級絕熱電路所存儲的信息穩(wěn)定，而且可以對外產(chǎn)生穩(wěn)定的輸出，不 受干擾的影響，才能保證本級絕熱電路可靠的接收信息。定理l.雙時鐘絕熱記憶電路不滿足絕熱條件和穩(wěn)定性條件要求。三時鐘絕熱記憶電路 是一個最好的選擇。證設(shè)雙時鐘是cp。和CR, cp。接0級絕熱電路，cp,接l級絕熱電路。根據(jù)穩(wěn)定性條件 要求若l級絕熱電路處在'接收階段'，則要求O級絕熱電路處在 <存儲階段'。再根據(jù)絕 熱條件要求若l級絕熱電路處在'接收階段'，則要求O級絕熱電路處在'休止階段'(因 為l級絕熱電路的下級級絕熱電路就是O級絕熱電路)。對O級絕熱電路'存儲階段'和(休 止階段'是不相交的，l級絕熱電路的'接收階段'不可能即處在O級絕熱電路的 <存儲階 段'，又處在O級絕熱電路的'休止階段'，所以不能同時滿足絕熱條件和穩(wěn)定性條件的要求。 由此可見，雙時鐘絕熱記憶電路不是一個好的選擇；能同時滿足絕熱條件和穩(wěn)定性條件的要 求的時鐘數(shù)》3。三時鐘絕熱記憶電路是一個最好的選擇，如圖30就能同時滿足絕熱條件和 穩(wěn)定性條件的要求。四時鐘絕熱記憶電路雖能同時滿足絕熱條件和穩(wěn)定性條件的要求，但是 時鐘數(shù)>3，相應(yīng)絕熱電路又多一級，不如三時鐘絕熱記憶電路。二.本發(fā)明中有效耗損功率P^計算和模擬測試。對于雙極型電路和MOS電路，半導(dǎo)體 器件內(nèi)存在非線性參數(shù)(器件電阻和電容值是電壓或電流的函數(shù))，拉氏變換，疊加原理和 戴維南原理已失效，整體電路耗損功率計算公式很難推出，既使推出，也存在很大的近似。 可根據(jù)普遍適用的能量守恒定律推出，能量守恒定律在任何情況下都成立，不受由非線性影 響。在無窮小時間間隔dt內(nèi)由電源送到電路的微功率是V (t) I (t) dt， V (t)是電源輸出端電壓，I (t)是電源輸出電流，而I (t) X)表示dt 內(nèi)瞬時功率由電源送到電路，I (t) 〈0表示dt內(nèi)瞬時功率由電路返回電源，由此推出有效 耗損功率P。 計算公式表達(dá)如下式(9)有廣泛適用性，^f^必編程，直接用函數(shù)AVG ()測量。通常存在較大的起始功耗， 為使起始功耗影響接近O (或到達(dá)讀數(shù)允許的誤差范圍內(nèi))，可取很大的t^T，曲線最右趨 于平坦，在平坦部分讀數(shù)很方便。
權(quán)利要求
1. 一種提供絕熱時序電路能源的可控三相功率時鐘發(fā)生器，其組成包括三相方波發(fā)生器電路和波形轉(zhuǎn)換與輸出電路兩部分，其特征是所述的三相方波發(fā)生器電路，由6個NMOS管(n1、n2、n3、n4、n5、n6)和6個PMOS管(p1、p2、p3、p4、p5、p6)組成，其中所述的NMOS管n1和所述的PMOS管p1，所述的NMOS管n2和所述的PMOS管p2，所述的NMOS管n3和所述的PMOS管p3各自組成三個CMOS反相器Am1、Am2和Am3，即每對管的柵極相接，作為反相器輸入；每對管的漏極相接，作為反相器輸出；所述的NMOS管n1、n2和n3的源極各自接3個控制管n4、n5和n6的漏極，所述的NMOS管n4、n5和n6的源極接VCC；管p1、p2和p3、的源極各自接3個控制管p4、p5和p6的漏極，所述的PMOS管p4、p5和p6的的源極接VC，VC＝—1.5V，VCC＝—3.0V；6個控制管的柵極都接方波cp4；將三個CMOS反相器Am1、Am2和Am3首尾相接即成為可控循環(huán)振蕩器的形式，所述的CMOS反相器Am1、Am2和Am3的三個輸出各自為Qsa、Qsb和Qsc，由Qsa、Qsb和Qsc輸出三個相位差為120°的方波，方波周期是cp4周期三倍；所述的cp4來自石英晶體振蕩器輸出的方波，由所述的cp4控制可控三相功率時鐘發(fā)生器的頻率，所述的波形轉(zhuǎn)換與輸出電路3個PMOS管(p7、p8、p9)，3個NPN管(Qs2、Qs1、Qs0)，3個并聯(lián)諧振回路(L0C0、L1C1、L2C2)和3個電阻(R0、R1、R2)組成；3個并聯(lián)諧振回路(L0C0、L1C1、L2C2)的一端接VC，而L0C0、L1C1、L2C2的另一端各自接Qs2、Qs1和Qs0的集電極，Qs2、Qs1和Qs0的射極接VCC，它們的基極各自接p7、p8和p9的漏極，3個電阻(R0、R1、R2)的一端接VC，另一端各自接p7、p8和p9的源極，三相方波發(fā)生器的輸出Qsa、Qsb和Qsc各自接p7、p8和p9的柵極，在3個NPN管的集電極Qs2、Qs1和Qs0輸出近正弦形波的三相時鐘cp2、cp1和cp0，波峰近0V，波谷近—3.0V，VC＝—1.5V，VCC＝—3.0V；表明直流工作電壓為1.5V，獲得峰—峰值為3.0V的近正弦形波的三相時鐘的輸出；所述的cp2、cp1和cp0輸出到二級激勵絕熱CMOS時序電路。
2.根據(jù)權(quán)利要求1所述的供絕熱時序電路能源的可控三相功率時鐘發(fā)生器， 其特征是所述的波形轉(zhuǎn)換與輸出電路的3個并聯(lián)諧振回路(L。 C。、 L d、 L2 C2) 中的3個自感元件(L。 、 L 、 L2 )可以分別改用3個互感元件(Mo 、 、 M2 ); 3個互感元件(Mo 、 M, 、 M2 )的初級自感分別是(L。 、 L 、 L2 )， 3個互感元件(Mo 、 M, 、 M2 )的次級自感分別是(L0p 、 Llp 、 L2p ); 3個初級自感(L0 、 L, 、 L2 )的連接不變，即有一端接Vc，另一端各自接ri7、 n8 、 ru的漏極；3 個次級自感(U 、 Llp 、 U )有一端接V"另一端各自輸出近正弦形波的三相 時鐘c/^ c/ ,和cp。，由ca、 cA和cp。輸出到二級激勵絕熱CMOS時序電路。
3.根據(jù)權(quán)利要求1或2所述的提供絕熱時序電路能源的可控三相功率時鐘發(fā) 生器，其特征是所述的波形轉(zhuǎn)換與輸出電路由3個PM0S管(p7、 p8 、 p9), 3 個麗0S管(n7、 n8 、 n9)和3個并聯(lián)諧振回路(L。 C。、 L d、 L2 C2)組成，3 個并聯(lián)諧振回路(L。 C。、 L, d、 L2 C2)的一端接Vc，而L。 C。、 Ll d、 L2 G的另 一端各自接ri7、 n8 、 ri9的漏極和p7、 p8 、 pg的漏極，3個管p7、 p8 、 pg的柵 極和源極都接Vc，三相方波發(fā)生器的輸出Q^、 Qsb和(^各自接n7、 n8 、 ru的 柵極；在ri7、 n8 、 ri9的漏極各自輸出近梯形波的三相時鐘cp2、 cp,和cp。，波 頂近0V,波底近一3.0V, VC=—1.5V, Vcc=—3.0V,表明直流工作電壓為1. 5V， 獲得幅值為3. 0V的近梯形波的三相時鐘的輸出，cp2、 cpt和cp。輸出到二級激勵絕熱ciios時序電路。
全文摘要
提供絕熱時序電路能源的可控三相功率時鐘發(fā)生器，本發(fā)明組成包括三相方波發(fā)生器電路和波形轉(zhuǎn)換與輸出電路兩部分，已有絕熱同步時序電路的研究仍有部分地方仿效著直流源的傳統(tǒng)同步時序電路實現(xiàn)方式先設(shè)計時鐘邊沿觸發(fā)的觸發(fā)器，如D觸發(fā)器，T觸發(fā)器，JK觸發(fā)器等；然后化簡各時鐘邊沿觸發(fā)的觸發(fā)器激勵函數(shù)，求出簡化的D表達(dá)式，簡化的T表達(dá)式，簡化的J表達(dá)式，簡化的K表達(dá)式等，由此實現(xiàn)絕熱同步時序電路。組合電路滿足t時刻的穩(wěn)定輸出僅僅依賴于t時刻的輸入，而與t時刻以前的輸入狀態(tài)無關(guān)。本發(fā)明主要用于低功耗超大規(guī)模數(shù)字集成電路，在電池供電的各類便攜式計算機(jī)及其通信設(shè)備等民用和軍用領(lǐng)域應(yīng)用前景廣闊。
文檔編號H03K3/00GK101394164SQ200810137550
公開日2009年3月25日 申請日期2008年11月18日 優(yōu)先權(quán)日2008年11月18日
發(fā)明者瑩 劉, 倩 方, 方振賢 申請人:黑龍江大學(xué);方 倩;劉 瑩