專利名稱：信號(hào)放大裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明關(guān)于一種電子裝置，尤指一種信號(hào)放大裝置。
背景技術(shù)：
請(qǐng)參照?qǐng)D1，圖1是現(xiàn)有技術(shù)運(yùn)算放大器10的示意圖。運(yùn)算放大 器10包含有輸入差動(dòng)級(jí)11與輸出級(jí)12，簡而言之，輸入差動(dòng)級(jí)11 由晶體管Ma Me所形成，而輸出級(jí)12由晶體管Mf、 Mg所形成。此外， 依據(jù)此現(xiàn)有技術(shù)，運(yùn)算放大器10具有一個(gè)主極點(diǎn)(dominant pole)、兩 個(gè)復(fù)凄史高步貞才及點(diǎn)(complex high frequency pole)與 一個(gè)零點(diǎn)(zero)。 由于 補(bǔ)償電阻Rz與補(bǔ)償電容C。所形成的前饋路徑(feed-forward path)并不 將輸入差動(dòng)級(jí)11傳輸至輸出級(jí)12的高頻信號(hào)反相，因而顯示出運(yùn)算 放大器10的效能將會(huì)有兩種衰減情形。第一種衰減情形是對(duì)于與補(bǔ)償 電容Cc同階(same order)的負(fù)載電容C^的運(yùn)算i欠大器10的嚴(yán)重衰減 (severe degradation),而第二種衰減情形則是輸入差動(dòng)級(jí)11中P型金 屬氧化物半導(dǎo)體所造成的單增益(unity gain)組態(tài)中負(fù)電源(negative supply)VBB將零點(diǎn)顯示于運(yùn)算放大器IO的主極點(diǎn)頻率上。以上的衰減 情形對(duì)于4吏用高頻切換整流器(high-frequency switching regulator)來 產(chǎn)生電源的取樣數(shù)據(jù)系統(tǒng)將會(huì)造成嚴(yán)重的效能衰減。
請(qǐng)參照?qǐng)D2，圖2是另一現(xiàn)有技術(shù)運(yùn)算放大器20的示意圖。運(yùn)算 放大器20包含有輸入差動(dòng)級(jí)21、電流變壓器22與輸出級(jí)23。由晶體 管Ma， Me，所形成的輸入差動(dòng)級(jí)21使用串接(cascade)組件Mcl、 Mc2 來減少對(duì)于切換電容應(yīng)用時(shí)由負(fù)電源VsB所提供的電容值。電流變壓 器22由晶體管Mh， Mj，所形成，其中此項(xiàng)4支術(shù)一皮稱為"沖妻地柵極梯級(jí) ^卜j嘗(grounded gate cascade compensation)", 而#T出級(jí)23貝寸由晶體管 Mf， Mg，所組成。與圖1所示的運(yùn)算放大器10相較，運(yùn)算放大器20 在節(jié)點(diǎn)Ni 4是供了虛地(virtual ground)以消除前々責(zé)^各徑 <旦由于米勒效應(yīng) (Miller effect)的關(guān)系仍會(huì)產(chǎn)生主極點(diǎn)。因此，補(bǔ)償電容CV連接于輸出節(jié)點(diǎn)N2與節(jié)點(diǎn)Nt的虛地之間。然而，當(dāng)運(yùn)算放大器頻寬設(shè)計(jì)得較高
時(shí)，運(yùn)算放大器20經(jīng)常會(huì)在單增益頻率附近產(chǎn)生極點(diǎn)與零點(diǎn)所形成的偶極(pole-zero doublet)。在放大器的單增益頻寬中極點(diǎn)與零點(diǎn)的偶極會(huì)延長放大器的穩(wěn)定時(shí)間(settling time)而限制了放大器本身的高速處理效能。

發(fā)明內(nèi)容
為了解決放大器偶極延長放大器穩(wěn)定時(shí)間的技術(shù)問題，本發(fā)明提供一種通過^荅配使用輸入/出組件與核心組件而可需l支少穩(wěn)定時(shí)間的信號(hào)放大裝置，以解決上述的問題。
依據(jù)本發(fā)明的實(shí)施方式，其揭露一種用來將第一輸入信號(hào)轉(zhuǎn)成第一輸出信號(hào)的信號(hào)放大裝置。信號(hào)放大裝置包含有輸入級(jí)電路、級(jí)聯(lián)電路、輸出級(jí)電3各與第一電容。輸入級(jí)電路用來接收第一輸入信號(hào)，級(jí)聯(lián)電路耦接于輸入級(jí)電路并包含有多個(gè)第 一級(jí)聯(lián)式晶體管，其中第一級(jí)聯(lián)式晶體管的等效氧化層厚度不相同，而輸出級(jí)電路具有耦接于級(jí)聯(lián)電路的第一輸入端口與用來輸出第一輸出信號(hào)的第一輸出端口 。第 一 電容則具有連接到輸出級(jí)電路第 一輸出端口的第 一端與耦接于級(jí)聯(lián)電路的第二端，其中第二端并未連接到輸出級(jí)電路的第一輸入端口 。
本發(fā)明的信號(hào)放大裝置利用不同等效氧化層厚度的晶體管，縮短了放大裝置的穩(wěn)定時(shí)間。


圖1為現(xiàn)有技術(shù)運(yùn)算放大器的示意圖。
圖2為另一現(xiàn)有技術(shù)運(yùn)算放大器的示意圖。
圖3為本發(fā)明第一實(shí)施方式的信號(hào)放大裝置的示意圖。
圖4為第一輸入信號(hào)Vm與第一輸出信號(hào)V。ut之間轉(zhuǎn)換函數(shù)式的
頻率響應(yīng)的波特圖。
圖5為本發(fā)明第二實(shí)施方式的信號(hào)放大裝置的示意圖。圖6為本發(fā)明第三實(shí)施方式的信號(hào)放大裝置的示意圖。圖7為本發(fā)明第四實(shí)施方式的信號(hào)放大裝置的示意圖。
具體實(shí)施例方式
在說明書及權(quán)利要求書當(dāng)中使用了某些詞匯來稱呼特定的元件。本領(lǐng)域的技術(shù)人員應(yīng)可理解，硬件制造商可能會(huì)用不同的名詞來稱呼同 一 個(gè)元件。本說明書及權(quán)利要求書并不以名稱的差異來作為區(qū)分元件的方式，而是以元件在功能上的差異來作為區(qū)分的準(zhǔn)則。在通篇說明書及權(quán)利要求書當(dāng)中所提及的"包含，，是開放式的用語，故應(yīng)解釋成"包含但不限定于"。此外，"耦接" 一詞在此是包含任何直接及間接的電氣連接手段。因此，若文中描述第一裝置耦接于第二裝置，則代表第一裝置可直接電氣連接于第二裝置，或通過其它裝置或連接手段間接地電氣連接到第二裝置。
請(qǐng)參照?qǐng)D3，圖3是本發(fā)明第一實(shí)施方式的信號(hào)放大裝置100的
示意圖。信號(hào)放大裝置100用來將第一輸入信號(hào)Vin轉(zhuǎn)成第一輸出信
號(hào)V。ut，其包含有輸入級(jí)電3各101、級(jí)耳關(guān)(cascoded)電路102、輸出級(jí)電路103與第一電容Ca。輸入級(jí)電^各101包括有具有柵極端(節(jié)點(diǎn)NO以接收第一輸入信號(hào)Vm的P型晶體管Mp而級(jí)聯(lián)電路102包含有P型晶體管M2與N型晶體管M3，其中P型晶體管M2的源極端耦接于P型晶體管M！的漏極端，而N型晶體管M3具有耦接于P型晶體管M2的漏極端。輸出級(jí)電路103包含有N型晶體管M4, N型晶體管M4的柵極端耦接于N型晶體管M3的漏極端(節(jié)點(diǎn)N2)，而第一輸出信號(hào)V。ut則于N型晶體管M4的漏極端(節(jié)點(diǎn)N3)輸出。如圖3所示，電容
Ca具有耦接于N型晶體管M4的漏極端(節(jié)點(diǎn)N3)的第一端以及具有耦
接于N型晶體管M3的源極端(節(jié)點(diǎn)NO的第二端。N型晶體管M3的等效氧化層厚度(equivalent oxide thickness)都小于P型晶體管M。 P型晶體管M2與N型晶體管M4的等效氧化層厚度。請(qǐng)注意，在本實(shí)施方式中，具有不同等效氧化層厚度的晶體管在半導(dǎo)體工藝中對(duì)應(yīng)到不同的晶體管類型。舉例來說，半導(dǎo)體工藝中輸入/出組件(1/0 device)具有比核心組件(core device)的等效氧化層厚度較厚的等效氧化層厚度。此外，P型晶體管Mi的源極端連接到供應(yīng)電源Vdd，而電流源I!連接于
節(jié)點(diǎn)N4與接地Vgnd之間。電流源12耦接于節(jié)點(diǎn)N3與供應(yīng)電源Vdd之
間，而電容Cp耦接于節(jié)點(diǎn)N2，以及負(fù)載電容CL1存在于圖3所示的節(jié)點(diǎn)N3上。請(qǐng)參照?qǐng)D4,圖4是第一輸入信號(hào)Vm與第一輸出信號(hào)V。ut之間轉(zhuǎn)
換函數(shù)式(transfer function)的頻率響應(yīng)的波特圖(Bode plot)。在圖4中，x軸代表信號(hào)放大裝置100的多個(gè)極點(diǎn)與一個(gè)零點(diǎn)的頻率位置，而y軸代表信號(hào)放大裝置100的節(jié)點(diǎn)N3與Ni之間的開環(huán)增益。因此，在信號(hào)放大裝置100中存在有三個(gè)主要極點(diǎn)以及一個(gè)主要的零點(diǎn)。如圖
4所示，其中第一極點(diǎn)P!在頻率fi上，第二極點(diǎn)P2在頻率f2,第三極點(diǎn)P3在頻率f3，而零點(diǎn)Zt在頻率f4上。所以，在頻率&上將會(huì)出現(xiàn)具有斜率—20dB/decade的線段201,而線段201接著將會(huì)通過單增益頻率。接著，由于第三極點(diǎn)P3的頻率f3靠近于零點(diǎn)Z!的頻率f4(f3、 f4極點(diǎn)與零點(diǎn)偶合成的頻率)，具有斜率為-20dB/decade的線段202將會(huì)延伸直到到達(dá)頻率&為止。接著，具有斜率為-40dB/decade的線段203會(huì)延伸到更高的頻率。請(qǐng)注意到，頻率f\、 f2、 f3與f4的詳細(xì)計(jì)算可輕易地由本領(lǐng)域內(nèi)技術(shù)人員所達(dá)成，因而在此省略其進(jìn)一步的說明。再者，因?yàn)闃O點(diǎn)與零點(diǎn)偶合成的頻率將會(huì)支配信號(hào)放大裝置100的操作速度，所以第三極點(diǎn)P3的頻率f3以及零點(diǎn)Z！的頻率&愈高，則可得到的信號(hào)放大裝置100穩(wěn)定時(shí)間將會(huì)愈低。依據(jù)本發(fā)明，第三極點(diǎn)P3的頻率f3以及零點(diǎn)Zi的頻率f4主要由N型晶體管M3的跨導(dǎo)(transconductance)所決定，因此，若N型晶體管M3的跨導(dǎo)增加，則信號(hào)放大裝置100的極點(diǎn)與零點(diǎn)偶合成的頻率也將會(huì)提高，換言之，N型晶體管M4的穩(wěn)定時(shí)間將變得較短。因此，在本實(shí)施方式中，N型晶體管M3使用核心組件來實(shí)現(xiàn)，其中核心組件具有比輸入/出組件高的跨導(dǎo)。另外，因?yàn)楹诵慕M件所能承受的導(dǎo)通電壓(cross voltage)比輸入/出組件較低，所以，N型晶體管Ms應(yīng)小心地進(jìn)行設(shè)計(jì)。如此，極點(diǎn)與零點(diǎn)所偶合成的新頻率在不改變信號(hào)放大裝置100原先的波特圖(如圖4所示)時(shí)就會(huì)往右移。
請(qǐng)參照?qǐng)D5，圖5是本發(fā)明第二實(shí)施方式的信號(hào)放大裝置300的示意圖。信號(hào)放大裝置300是差動(dòng)輸入單一輸出的放大器，其用來將差動(dòng)輸入信號(hào)Vinl與Vm2轉(zhuǎn)成輸出信號(hào)V。utl。信號(hào)放大裝置300包含有差動(dòng)輸入級(jí)電路301、差動(dòng)級(jí)聯(lián)電^各302、輸出級(jí)電^各303與電容Cb。差動(dòng)輸入級(jí)電路301包含有N型晶體管Mn具有用來接收第一輸入信號(hào)V^的柵極端(節(jié)點(diǎn)NO;以及N型晶體管M2，具有用來接收第二輸入信號(hào)Vm2的柵極端(節(jié)點(diǎn)N2)。差動(dòng)級(jí)聯(lián)電路302包含有P型
晶體管M3、 N型晶體管M4、 P型晶體管Ms與N型晶體管M6,其中P型晶體管M3的源極端耦接于N型晶體管的漏極端，N型晶體管]VU具有耦接于P型晶體管M3的漏極端的漏極端N3，而P型晶體管Ms的源才及端耦接于N型晶體管M2的漏極端，以及N型晶體管Me具有耦接于P型晶體管Ms的漏才及端的漏極端N4。輸出級(jí)電路303包含N型晶體管M7， N型晶體管M7具有4冊(cè)極端耦接于N型晶體管M4的漏極端(節(jié)點(diǎn)N3)，而輸出信號(hào)V。uu在N型晶體管M7的漏極端(節(jié)點(diǎn)Ns)上輸出。如圖5所示，電容Cb的第一端連接到N型晶體管M7的漏極端(節(jié)點(diǎn)N5)，而其第二端耦接于N型晶體管]VU的源極端(節(jié)點(diǎn)N6)。
此外，如圖5所示，N型晶體管Ms、 M9是連接成耦接到N型晶體管M4、 M6的電流鏡組態(tài)。N型晶體管M" M6的等效氧化層厚度都薄于N型晶體管M，與M2、 P型晶體管M3與M5以及N型晶體管M7的任一的等效氧化層厚度。請(qǐng)注意，在上述實(shí)施方式中，具有不同等效氧化層厚度的晶體管對(duì)應(yīng)于半導(dǎo)體工藝中不同的晶體管型態(tài)。而在本實(shí)施方式中，N型晶體管M4、 M6為核心組件，而其它的晶體管則都為輸入/出組件。再者，電流源^耦接于N型晶體管Mp M2的源極端與接地電平V^之間，電流源12耦接于差動(dòng)級(jí)耳關(guān)電^各302與供應(yīng)電源Vdd之間，P型晶體管M^耦接于輸出級(jí)電路303與供應(yīng)電源Vm之間，其中P型晶體管M^由控制電壓Vpi所控制，而負(fù)載電容Ct2則位于圖5所示的節(jié)點(diǎn)Ns上。請(qǐng)注意，提高信號(hào)放大裝置300的工作速度的操作與提高信號(hào)放大裝置100的工作速度的操作大致相同，且在閱讀本說明書之后應(yīng)可被本領(lǐng)域內(nèi)技術(shù)人員所了解，故在此為簡化篇幅而省略進(jìn)一 步的說明。
請(qǐng)參照?qǐng)D6,圖6是本發(fā)明第三實(shí)施方式的信號(hào)放大裝置400的示意圖。信號(hào)放大裝置400是差動(dòng)輸入差動(dòng)輸出的放大器，其用來將差動(dòng)輸入信號(hào)Vml、 Vw轉(zhuǎn)成差動(dòng)輸出信號(hào)V。utl、 V。ut2。信號(hào)放大裝置400包含有差動(dòng)輸入級(jí)電路401、差動(dòng)級(jí)聯(lián)電路402、差動(dòng)輸出級(jí)電路403與電容Cd、 Ce2。差動(dòng)輸入級(jí)電路401包括N型晶體管M!，以及N型晶體管M2，，其中N型晶體管Mi，具有4冊(cè)才及端(節(jié)點(diǎn)Ni)用來接收第一輸入信號(hào)Vinl,以及N型晶體管M2，具有柵極端(節(jié)點(diǎn)N2)用來
10接收第二輸入信號(hào)vm2。差動(dòng)級(jí)聯(lián)電路402包括P型晶體管M3，、 N 型晶體管M4，、 P型晶體管Ms，與N型晶體管M6，，其中P型晶體管 M3，的源極端耦接于N型晶體管M^的漏極端，N型晶體管MZ具有耦 接于P型晶體管M3，漏極端的漏極端N3,而P型晶體管Ms，的源極端 耦接于N型晶體管M2，的漏極端，以及N型晶體管M6，具有耦接于P 型晶體管Ms，的漏極端的漏極端N4。差動(dòng)輸出級(jí)電路403包括N型晶 體管M/以及N型晶體管Ms，，其中N型晶體管M7，的柵極端耦接于N 型晶體管M4，的漏極端(節(jié)點(diǎn)N3)， N型晶體管Ms，的柵極端耦接于N 型晶體管M6，的漏極端(節(jié)點(diǎn)N4)。其中第一輸出信號(hào)V。w在N型晶體 管M7，的漏極端(節(jié)點(diǎn)Ns)輸出，而第二輸出信號(hào)V。ut2在N型晶體管 M8，的漏極端(節(jié)點(diǎn)N"輸出。如圖6所示，電容Ccl具有連接到N型晶 體管M7的漏極端(節(jié)點(diǎn)Ns)的第一端以及連接到N型晶體管M4，的源極 端(節(jié)點(diǎn)N》的第二端。電容Cc2具有連接到N型晶體管Ms，的漏極端(節(jié) 點(diǎn)N6)的第一端以及連接到N型晶體管M6，的源極端(節(jié)點(diǎn)Ng)的第二 端。
再者，電流源L耦接于N型晶體管M,，與M2，的源極端以及接地 電平Vss之間，而電流源12耦接于差動(dòng)級(jí)聯(lián)電^各402與供應(yīng)電源Vdd 之間，電流源13耦接于差動(dòng)級(jí)聯(lián)電路402與接地電平Vss之間，P型晶 體管M9，耦接于N型晶體管M/與供應(yīng)電源Vdd之間，其中P型晶體 管M9，由控制電壓Vpr所控制。P型晶體管Mi。，耦接于N型晶體管M8，
與供應(yīng)電源Vdd之間，其中P型晶體管MK)，由控制電壓Vp2，所控制。
如圖6所示，負(fù)載電容Cu位于節(jié)點(diǎn)Ns上以及負(fù)載電容Cw位于節(jié)點(diǎn) N6上。在本實(shí)施方式中，N型晶體管M4'、 M6，的等效氧化層厚度都薄 于N型晶體管M!，與M2，、 P型晶體管MV與M5，， N型晶體管M/與 Ms，以及P型晶體管M9，與M^，的任一個(gè)的等效氧化層厚度。請(qǐng)注意， 如上述第一、第二實(shí)施方式，具有不同等效氧化層厚度的晶體管是對(duì) 應(yīng)到半導(dǎo)體工藝中不同的晶體管類型。在本實(shí)施方式中，N型晶體管 M4，、 M6，是核心組件而其它的晶體管是輸入/出組件。請(qǐng)注意，提高信 號(hào)放大裝置400的工作速度的操作與提高信號(hào)放大裝置100、 300的工
作速度的操作大致相同，且在閱讀本說明書之后應(yīng)可#:本領(lǐng)域內(nèi)技術(shù)
人員所了解，故在此為簡化篇幅而省略進(jìn)一步的說明。
11請(qǐng)參照?qǐng)D7,圖7是本發(fā)明第四實(shí)施方式的信號(hào)放大裝置500的 示意圖。信號(hào)放大裝置500是差動(dòng)輸入單一輸出的放大器，其用來將 差動(dòng)輸入信號(hào)Vinl、 Vm2轉(zhuǎn)成輸出信號(hào)V。ut。信號(hào)放大裝置500包含有 差動(dòng)輸入級(jí)電^各501、差動(dòng)級(jí)4關(guān)電^各502、 #T出級(jí)電^各503與電容Cc3、 Cc4。差動(dòng)輸入級(jí)電^各501包括具有用來接收第一輸入信號(hào)Vml的4冊(cè)才及 端(節(jié)點(diǎn)N^的N型晶體管Ml"與P型晶體管M1Q，，，以及具有用來接 收第二輸入信號(hào)Vm2的柵極端(節(jié)點(diǎn)N》的N型晶體管M2"與P型晶體 管M ，，。差動(dòng)級(jí)聯(lián)電路502包括P型晶體管M3，，、 N型晶體管M4"、 P型晶體管Ms"與N型晶體管M6，，，其中P型晶體管M3"的源極端耦 接于N型晶體管M廣的漏極端，N型晶體管M4，，具有耦接于P型晶體 管M3"的漏極端的漏才及端N3,而P型晶體管Ms，，的源極端耦接于N 型晶體管M2，，的漏極端，以及N型晶體管M6，，具有耦接于P型晶體管 Ms，，的漏極端的漏極端N4。此外，直流電平移位器5021耦接于P型 晶體管M,與N型晶體管M4"、以及P型晶體管Ms"與N型晶體管 Me，，之間。在本實(shí)施方式中，如圖7所示，直流電平移位器5021包括 兩P型晶體管與兩N型晶體管，而直流電平移位器5021本身分別被 電壓Vp3、 Vm控制。請(qǐng)注意，直流電平移位器5021是本領(lǐng)域中技術(shù) 人員所熟知的組件，因此為簡化篇幅在此省略進(jìn)一步的說明。輸出級(jí) 電路503包括N型晶體管M7，，以及P型晶體管M14，，，其中N型晶體 管M7，，的柵極端耦接于N型晶體管M4，，的漏極端(節(jié)點(diǎn)N3)，以及P 型晶體管Mw，，的柵極端耦接于P型晶體管M3，，的漏極端(節(jié)點(diǎn)N6)。 其中輸出信號(hào)V。ut由N型晶體管M/，與P型晶體管Mw"的漏極端(節(jié) 點(diǎn)Ns)所輸出。如圖7所示，電容Cc3具有連接到N型晶體管M/，的 漏極端(節(jié)點(diǎn)Ns)的第一端以及具有連接到N型晶體管M4，，的源極端 (節(jié)點(diǎn)Ns)的第二端；另外，電容Ce4具有連接到N型晶體管M7"的漏 極端(節(jié)點(diǎn)Ns)的第一端以及具有連接到P型晶體管M3，，的源極端(節(jié)點(diǎn) No)的第二端。
再者，N型晶體管M8"、 M9"連接成耦接到N型晶體管M4"、
M6"的電流鏡組態(tài)，同樣地，P型晶體管Mn"、 M!3"連接成耦接到P
型晶體管M3"、 M5"的另一電流鏡組態(tài)。N型晶體管M4"、 Me，，與P 型晶體管M3，，、 Ms，，的等效氧化層厚度都薄于N型晶體管M廣、M2，，、M7，，、 M8，，、 M9，，與P型晶體管M10，，、 Mn，，、 M12,,、 M13，，、 M14，、V、 及直流電平移位器5021內(nèi)晶體管的任一晶體管的等效氧化層厚度。請(qǐng) 注意，如上所述，具有不同等效氧化層厚度的晶體管對(duì)應(yīng)于半導(dǎo)體工 藝中不同的晶體管型態(tài)。在本實(shí)施方式中，N型晶體管M4"、 M6"與 P型晶體管M3"、 Ms"是核心組件，而其它的晶體管則都是輸入/出組 件。再者，電流源L耦4妄于N型晶體管Mi"、 M2，，的源才及端與4妄地電 平Vss之間，電流源12是耦接于P型晶體管M1Q"、 Mu"的源極端與供 應(yīng)電壓Vdd之間，以及負(fù)載電容Ct4位于圖7所示的節(jié)點(diǎn)Ns上。請(qǐng)注 意，提高信號(hào)放大裝置500的工作速度的操作與提高信號(hào)放大裝置100 的工作速度的操作大致相同，且在閱讀本說明書之后應(yīng)可被本領(lǐng)域內(nèi) 技術(shù)人員所了解，故在此為簡化篇幅而省略進(jìn) 一 步的說明。
本發(fā)明雖用較佳實(shí)施方式說明如上，然而其并非用來限定本發(fā)明 的范圍，任何本領(lǐng)域中技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)， 做的任何更動(dòng)與改變，都在本發(fā)明的保護(hù)范圍內(nèi)，具體以權(quán)利要求界 定的范圍為準(zhǔn)。
權(quán)利要求
1. 一種信號(hào)放大裝置，用來將第一輸入信號(hào)轉(zhuǎn)成第一輸出信號(hào)，其包含有輸入級(jí)電路，用來接收上述第一輸入信號(hào)；級(jí)聯(lián)電路，耦接于上述輸入級(jí)電路，上述級(jí)聯(lián)電路包含有多個(gè)第一級(jí)聯(lián)式晶體管，其中上述多個(gè)第一級(jí)聯(lián)式晶體管的等效氧化層厚度不相同；輸出級(jí)電路，具有耦接于上述級(jí)聯(lián)電路的第一輸入端口與用來輸出上述第一輸出信號(hào)的第一輸出端口；以及第一電容，其第一端連接到上述輸出級(jí)電路的上述第一輸出端口，第二端耦接于上述級(jí)聯(lián)電路，其中上述第二端并未連接到上述輸出級(jí)電路的上述第一輸入端口。
2. 如權(quán)利要求1所述的信號(hào)放大裝置，其特征在于，上述輸入級(jí) 電路包含有第一晶體管，具有用來接收上述第一輸入信號(hào)的控制端； 上述級(jí)聯(lián)電路耦接于上述第一晶體管的第一端，上述級(jí)聯(lián)電路包 含有第二晶體管，其第一端耦接于上述第一晶體管的第一端；以及 第三晶體管，其第一端耦接于上述第二晶體管的第二端；以及 上述輸出級(jí)電路包含有第四晶體管，其控制端耦接于上述第三晶體管的第一端，用來在 上述第四晶體管的第一端上輸出上述第一輸出信號(hào)；其中上述第一電容的第一端耦接于上述第四晶體管的第一端且上 述第一電容的第二端耦接于上述第三晶體管的第二端，以及上述第三 晶體管的等效氧化層厚度薄于上述第一、第二與上述第四晶體管的至 少其中之一的等效氧化層厚度。
3. 如權(quán)利要求2所述的信號(hào)放大裝置，其特征在于，上述第三晶 體管的等效氧化層厚度都薄于上述第一、第二與上述第四晶體管的等 效氧化層厚度。
4. 如權(quán)利要求1所述的信號(hào)放大裝置，其特征在于，上述輸入級(jí)電路另接收第二輸入信號(hào)，其中上述第一輸入信號(hào)與上述第二輸入信號(hào)形成差動(dòng)信號(hào)；以及上述級(jí)聯(lián)電路另包含有多個(gè)第二級(jí)聯(lián)式晶體管，其中上述多個(gè)第二級(jí)聯(lián)式晶體管的等效氧化層厚度不相同。
5. 如權(quán)利要求4所述的信號(hào)放大裝置，其特征在于，上述輸入級(jí) 電路包含有第一晶體管，具有用來接收上述第一輸入信號(hào)的控制端；以及 第二晶體管，具有用來接收上述第二輸入信號(hào)的控制端； 上述級(jí)聯(lián)電路耦接于上述第一晶體管的第一端與上述第二晶體管 的第一端，上述電路包含有第三晶體管，其第一端耦接于上述第一晶體管的第一端 第四晶體管，其第一端耦接于上述第三晶體管的第二端 第五晶體管，其第一端耦接于上述第二晶體管的第一端；以及 第六晶體管，其第一端耦接于上述第五晶體管的第二端；以及 上述輸出級(jí)電路包含有第七晶體管，其控制端耦接于上述第三晶體管的第一端，用來在 上述第七晶體管的第一端上輸出上述第一輸出信號(hào)；其中上述第一電容的第一端耦接于上述第七晶體管的第一端，上 述第一電容的第二端耦接于上述第四晶體管的第二端，以及上述第四 晶體管的等效氧化層厚度薄于上述第一、第三與上述第七晶體管的至 少其中之一的等效氧化層厚度。
6. 如權(quán)利要求5所述的信號(hào)放大裝置，其特征在于，上述級(jí)聯(lián)電 路另包含有第八晶體管，其第一端耦接于上述第四晶體管的第二端；以及 第九晶體管，其控制端耦接于上述第八晶體管的控制端與上述第六晶體管的第一端，以及其第一端耦接于上述第六晶體管的第二端； 其中每一上述第四、第六晶體管的等效氧化層厚度薄于上述第一、第二、第三、第五、第七、第八與上述第九晶體管的至少其中之一的等效氧化層厚度。
7. 如權(quán)利要求6所述的信號(hào)放大裝置，其特征在于，每一上述第 四、第六晶體管的等效氧化層厚度都薄于每一上述第一、第二、第三、 第五、第七、第八與上述第九晶體管的等效氧化層厚度。
8. 如權(quán)利要求7所述的信號(hào)放大裝置，其特征在于，上述輸入級(jí)電路另包含有第十晶體管，其控制端耦接于上述第一晶體管的控制端，以及其 第 一端耦接于上述第一電容的第二端；第十一晶體管，其控制端耦接于上述第二晶體管的控制端、其第 一端耦接于上述第十晶體管的第二端以及其第二端耦接于上述第七晶 體管的上述第二端；上述信號(hào)放大裝置另包含有直流電平移位器，耦接于上述第三、第四晶體管之間以及上述第 五、第六晶體管之間；第十二晶體管，其第一端耦接于上述第三晶體管的第二端；第十三晶體管，其控制端耦接于上述第十二晶體管的控制端與上述第五晶體管的第一端，以及其第一端耦接于上述第五晶體管的第二二山，響；第十四晶體管，其控制端耦接于上述第三晶體管的第一端，以及 其第一端耦接于上述輸出級(jí)電路的上述第一輸出端口；以及第二電容，其第一端耦接于上述輸出級(jí)電路的上述第一輸出端口 ， 以及其第二端耦接于上述第三晶體管的第二端，上述第二電容的第二 端不連接至上述輸出級(jí)電路的上述第一輸入端口 ；其中每一上述第三、第四、第五與上述第六晶體管的等效氧化層 厚度薄于上述第一、第二、第七、第八、第九、第十、第十一、第十二、 第十三與上述第十四晶體管的至少其中之一的等效氧化層厚度。
9. 如權(quán)利要求8所述的信號(hào)放大裝置，其特征在于，每一上述第三、 第四、第五與上述第六晶體管的等效氧化層厚度都薄于每一上述 第一、第二、第七、第八、第九、第十、第十一、第十二、第十三與 上述第十四晶體管的至少其中之一 的等效氧化層厚度。
10. 如權(quán)利要求4所述的信號(hào)放大裝置，其特征在于，上述輸出級(jí) 電路另具有耦接于上述級(jí)聯(lián)電路的第二輸入端口與用來輸出第二輸出 信號(hào)的第二輸出端口 ，上述第一輸出信號(hào)與上述第二輸出信號(hào)形成差 動(dòng)信號(hào)；以及上述信號(hào)放大裝置另包含有第二電容，其第一端連接至上述輸出級(jí)電路的上述第二輸出端口 ，以及其第二端耦接于上述級(jí)聯(lián)電路，其中上述第二電容的第二端不連 接至上述輸出級(jí)電路的上述第二輸入端口 。
11. 如權(quán)利要求10所述的信號(hào)放大裝置，其特征在于，上述輸入級(jí)電^各包含有第一晶體管，具有用來接收上述第一輸入信號(hào)的控制端；以及 第二晶體管，具有用來接收上述第二輸入信號(hào)的控制端； 上述級(jí)聯(lián)電路耦接于上述第一晶體管的第一端與上述第二晶體管 的第一端，上述級(jí)聯(lián)電路包含有第三晶體管，其第一端耦接于上述第一晶體管的第一端； 第四晶體管，其第一端耦接于上述第三晶體管的第二端； 第五晶體管，其第一端耦接于上述第二晶體管的第一端；以及 第六晶體管，其第一端耦接于上述第五晶體管的第二端；以及 上述輸出級(jí)電路包含有第七晶體管，其控制端耦接于上述第三晶體管的第一端，用來在 上述第七晶體管的第一端上輸出上述第一輸出信號(hào)；以及第八晶體管，其控制端耦接于上述第五晶體管的第一端，用來在 上述第八晶體管的第一端上輸出上述第二輸出信號(hào)；其中上述第一電容的第一端耦接于上述第七晶體管的第一端，而 上述第一電容的第二端耦接于上述第四晶體管的第二端，以及每一上 述第四、第六晶體管的等效氧化層厚度薄于上述第一、第二、第三、 第五、第七與上述第八晶體管的至少其中之一 的等效氧化層厚度。
12. 如權(quán)利要求11所述的信號(hào)放大裝置，其特征在于，每一上述 第四、第六晶體管的上述等效氧化層厚度都薄于每一上述第一、第二、 第三、第五、第七與上述第八晶體管至少其中之一的等效氧化層厚度。
全文摘要
本發(fā)明提供一種用來將第一輸入信號(hào)轉(zhuǎn)成第一輸出信號(hào)的信號(hào)放大裝置。信號(hào)放大裝置包含有輸入級(jí)電路、級(jí)聯(lián)電路、輸出級(jí)電路與第一電容。輸入級(jí)電路用來接收第一輸入信號(hào)，級(jí)聯(lián)電路耦接于輸入級(jí)電路并具有多個(gè)第一級(jí)聯(lián)式晶體管，其中上述多個(gè)第一級(jí)聯(lián)式晶體管的等效氧化層厚度不相同。輸出級(jí)電路具有耦接于級(jí)聯(lián)電路的第一輸入端口與用來輸出第一輸出信號(hào)的第一輸出端口，第一電容具有連接到輸出級(jí)電路的第一輸出端口的第一端與耦接于級(jí)聯(lián)電路的第二端，其中第二端并未連接到輸出級(jí)電路的第一輸入端口。本發(fā)明利用不同等效氧化層厚度的晶體管的放大器電路，縮短了放大器的穩(wěn)定時(shí)間。
文檔編號(hào)H03F3/45GK101483410SQ20081011044
公開日2009年7月15日 申請(qǐng)日期2008年6月3日 優(yōu)先權(quán)日2008年1月8日
發(fā)明者周家驊, 薛康偉 申請(qǐng)人:聯(lián)發(fā)科技股份有限公司