專利名稱：一種具有頻率抖動特性的振蕩器電路的制作方法
技術(shù)領(lǐng)域：
本申請涉及一種具有頻率抖動特性的振蕩器電路。
背景技術(shù)：
在開關(guān)電源中通過提高開關(guān)頻率來減小外圍器件尺寸。然而開關(guān)頻率的增加帶來 了一些弊端，其中之一就是增大了開關(guān)電源的電磁干擾EMI( ELECTRO-MAGNETIC Interference)。如果開關(guān)電源的電磁干擾大，會直接影響后面所接的負載電路乃至 整個系統(tǒng)的正常工作。因此開關(guān)電源的電磁干擾噪聲的大小已經(jīng)成為衡量開關(guān)電源性 能的重要參考指標。
開關(guān)電源在快速開關(guān)過程中存在大的di/dt和dv/dt，其開關(guān)噪聲能量集中在開 關(guān)頻率及其諧波頻率上，使其難以達到EMI的規(guī)格要求。為了減小開關(guān)電源的EMI噪 聲，可以通過調(diào)制開關(guān)頻率，產(chǎn)生邊帶，擴大噪聲頻譜，來減少開關(guān)頻率及其諧波頻 率上的噪聲能量。在調(diào)制開關(guān)頻率的設(shè)計中，具有頻率抖動特性的振蕩器設(shè)計是關(guān)鍵。
芯片中頻率抖動振蕩器的設(shè)計要兼顧芯片面積和成本。在頻率抖動振蕩器的設(shè)計
中調(diào)制電流的產(chǎn)生是關(guān)鍵。如果采用模擬的實現(xiàn)辦法，即采用電流源對電容的充放電 生成低頻率的鋸齒電壓，再把鋸齒電壓轉(zhuǎn)換成調(diào)制電流的方式來實現(xiàn)，所需的芯片面 積就會很大，大大增加了芯片成本。圖1是模擬方法產(chǎn)生調(diào)制電流的電路。該電路包 含低頻率鋸齒電壓波形產(chǎn)生電路ll和電壓到電流轉(zhuǎn)換電路12。為了產(chǎn)生低頻率變化
的鋸齒電壓，由<:，=/，對于A"的量級為V,"的量級S，如果I的量級為uA，
得出C的量級為uF,在芯片中要實現(xiàn)此量級電容的成本是非常高的，所以就要求兩個 電流源的電流I要足夠的小，以使電容C盡量小，而足夠小的電流的生成也會增加芯 片面積。

發(fā)明內(nèi)容
為了避免模擬實現(xiàn)方法的缺陷，本發(fā)明提出了一種新的調(diào)制電流的產(chǎn)生電路。該電路是利用負反饋網(wǎng)絡(luò)，通過周期性地改變負反饋網(wǎng)絡(luò)中的一個電阻的阻值來產(chǎn)生周 期性的小電流，并與固定電流相疊加產(chǎn)生所需要的調(diào)制電流，進而提出了一種具有頻 率抖動特性的振蕩器電路。
具體來說，本發(fā)明提出了一種具有頻率抖動特性的振蕩器，其特征在于，包含 參考電流調(diào)制電路，包括一個負反饋控制環(huán)路和三組電流鏡，所述第一、第二組電流 鏡通過所述負反饋控制環(huán)路與第三組電流鏡相連，第三組電流鏡的輸出接振蕩器主體 電路的輸入端；振蕩器主體電路，包括比較器、D觸發(fā)器、第四、第五組電流鏡、兩 個傳輸門、兩個電容、兩個反相器、五個醒0S晶體管，所述比較器的輸出端連接所 述D觸發(fā)器的輸入端，并通過第一麗0S晶體管接地，所述D觸發(fā)器的輸出端連接兩 個反相器，所述第四組電流鏡的輸出端連接所述第五組電流鏡的輸入端，所述第五組 電流鏡的輸出端分別通過第一、第二傳輸門與所述第一、第二電容相連。
比較好的是，所述負反饋控制環(huán)路進一步包含 一固定電阻、 一可變電阻網(wǎng)絡(luò)、 四個麗0S晶體管和一補償電容，第一 醒0S晶體管的柵端和漏端相連并與第二麗0S 晶體管的柵端相連，第一和第二麗0S晶體管的漏端分別接到第一組電流鏡的兩輸出 端，第三醒OS晶體管的柵端接到第二NMOS晶體管的漏端上，同時也接到所述補償電 容的第一端，所述補償電容的第二端接地，第三醒OS晶體管的漏端連接第三組電流 鏡的輸入端，第三麗0S晶體管的源端與第二組電流鏡的第一輸出端、第一醒0S晶體 管的源端和可變電阻網(wǎng)絡(luò)的第一端相連，第二組麗0S電流鏡第二輸出端連接第一組 電流鏡的輸入端，第二組電流鏡的輸入端連接一輸入?yún)⒖茧娏?，第二剛OS晶體管的 源端連接所述固定電阻的第一端，所述固定電阻的第二端連接所述可變電阻網(wǎng)絡(luò)的第 二端相連，所述電阻網(wǎng)絡(luò)的第二端和所述固定電阻的第二端可直接接地；其中，所述 醒0S晶體管的襯底都接地。
比較好的是，所述控制環(huán)路進一步包含第四NMOS晶體管，所述第四醒OS晶體 管的漏極與所述固定電阻的第二端相連，所述第四蘭0S晶體管的柵端與漏端相連。
比較好的是，所述可變電阻網(wǎng)絡(luò)進一步包含 一邏輯控制電路，包含十一個電阻、 八個開關(guān)和調(diào)節(jié)電阻阻值，其中，第一電阻的第一端作為可變電阻網(wǎng)絡(luò)的第一端，第 一電阻的第二端接第二電阻的第一端和第三電阻的第一端。第三電阻的第二端接第一 開關(guān)的第一端，同時也接到第四電阻的第一端，第四電阻的第二端接到第二開關(guān)的第 一端，同時也接到第五電阻的第一端，第五電阻的第二端接到第三開關(guān)的第一端，同 時也接到第六電阻的第一端，第六電阻的第二端接到第四開關(guān)的第一端，同時也接到第七電阻的第一端，第七電阻的第二端接到第五開關(guān)的第一端，同時也接到第八電阻 的第一端，第八電阻的第二端接到第六開關(guān)的第一端，同時也接到第九個電阻的第一 端，第九個電阻的第二端接到第七開關(guān)的第一端，同時也接到第十個電阻的第一端， 第十個電阻的第二端接到第八開關(guān)的第一端，同時也接到第十一個電阻的第一端。第 二電阻的第二端、第十一個電阻的第二端、八個開關(guān)的第二端相連作為可變電阻網(wǎng)絡(luò) 的第二端。
比較好的是，所述邏輯控制電路進一步包含四個輸入端，八個輸出控制端，其 中，第一輸入端接周期為Td/8且占空比為50%的第一脈沖源，第二輸入端接周期為
Td/4且占空比為50%的第二脈沖源，第三輸入端接周期為Td/2的頻率抖動周期且占 空比為50%的第三脈沖源，第四輸入端接周期為Td且占空比為50%的第四脈沖源，其 中Td為一頻率抖動周期；其中，第一輸出控制端連接所述可變電阻網(wǎng)絡(luò)的第八開關(guān) 的控制端，第二輸出控制端接可變電阻網(wǎng)絡(luò)的第七開關(guān)的控制端，第三輸出控制端連 接所述可變電阻網(wǎng)絡(luò)的第六開關(guān)的控制端，第四輸出控制端連接所述可變電阻網(wǎng)絡(luò)的 第五開關(guān)的控制端，第五輸出控制端連接所述可變電阻網(wǎng)絡(luò)的第四開關(guān)的控制端，第 六輸出控制端連接所述可變電阻網(wǎng)絡(luò)的第三開關(guān)的控制端，第七輸出控制端連接所述 可變電阻網(wǎng)絡(luò)的第二開關(guān)的控制端，第八輸出控制端連接所述可變電阻網(wǎng)絡(luò)的第一開 關(guān)的控制端。所述四個脈沖源通過所述邏輯控制電路，控制八個輸出端按照第一輸出 控制端至第七輸出控制端，第七輸出控制端至第一輸出控制端的順序周期性地依次輸 出高電平控制信號，周期性地改變所述可變電阻網(wǎng)絡(luò)的等效電阻阻值。
比較好的是，所述振蕩器主體電路中，所述比較器的反相輸入端接一電壓參考 源，所述比較器的同相輸入端接第二組電流鏡的輸出端，并與兩傳輸門的第一端相連， 所述比較器的輸出端與D觸發(fā)器的時鐘輸入端、第五NMOS晶體管的漏極相連，所述 D觸發(fā)器的D端與其輸出端相連，同時與第一反相器的輸入端、第一傳輸門PM0S管的 柵端、第二傳輸門蘭OS晶體管的柵端、第一麗OS晶體管的柵端相連，所述D觸發(fā)器 的輸出端與第一傳輸門的柵端、第二傳輸門的柵端、第三陋OS晶體管的柵端相連， 所述D觸發(fā)器的復(fù)位端接控制信，第二 NM0S晶體管的柵端、第四麗0S晶體管的柵端 和第五麗0S晶體管的柵端都與一控制信號相連，第一反相器的輸出連接第二反相器 的輸入，第二反相器的輸出端為所述振蕩器主體電路的輸出脈沖信號，第一組電流鏡 的輸入端與第三組電流鏡的輸出端，第一組電流鏡的輸出端連接第二組電流鏡的輸入 端，第一傳輸門的第二端與第一NMOS晶體管的漏端、第二醒OS晶體管的漏端、第一電容的第一端相連，第二傳輸門的第二端與第三醒0S晶體管的漏端、第四醒0S晶 體管的漏端、第二電容的第一端相連。第一、第二電容的第二端都接地；其中，所 述五個剛0S晶體管的源端和襯底端都接地。 .
比較好的是，所述第一傳輸門為PM0S管，所述第二傳輸門為NM0S管；所述控制 信號初始為高電平，正常工作后為低電平。
本發(fā)明的電路通過周期性地調(diào)節(jié)控制環(huán)路中可變電阻網(wǎng)絡(luò)的等效電阻阻值，參考 電流被調(diào)制成周期性變化的電流，并被用作振蕩器的充電電流，從而產(chǎn)生頻率周期性 變化的振蕩脈沖。本發(fā)明實現(xiàn)結(jié)構(gòu)簡單，節(jié)省芯片面積。


下面，參照附圖，對于熟悉本技術(shù)領(lǐng)域的人員而言，從對本發(fā)明的詳細描述中， 本發(fā)明的上述和其他目的、特征和優(yōu)點將顯而易見。 圖1為模擬方法產(chǎn)生調(diào)制電流的電路圖； 圖2為本發(fā)明中參考調(diào)制電流產(chǎn)生電路圖； 圖3為圖2中可變電阻網(wǎng)絡(luò)的一個實例電路圖； 圖4為圖3中邏輯信號的控制波形圖； 圖5為本發(fā)明中振蕩器主體電路具體實現(xiàn)電路圖； 圖6為圖5中振蕩器主體電路的波形圖； 圖7為本發(fā)明的具體實例電路圖。
具體實施例方式
圖2是本發(fā)明中的參考電流調(diào)制電路的具體實現(xiàn)圖。其中PM0S晶體管211、PM0S 晶體管212和PM0S晶體管213組成第一組電流鏡21， NM0S晶體管201、 NM0S晶體管 202和麗0S晶體管203組成第二組電流鏡22， PM0S晶體管231和PM0S晶體管232 組成第三組電流鏡23。第二組電流鏡22的輸入端連接一參考電流Iref。第三組電流 鏡23的輸出端為電流Iosc，即輸出到振蕩器主體電路(圖7中50)的電流。NM0S 晶體管221、醒0S晶體管222、 剛0S晶體管223、電阻224、補償電容260以及可變 電阻網(wǎng)絡(luò)250組成負反饋控制環(huán)路。其中，蘭0S晶體管240是為了保證NM0S晶體管 203工作在飽和區(qū)。醒0S晶體管222的柵端和漏端短接，并與第一組電流鏡21中第 一輸出PM0S晶體管213的漏端、麗0S晶體管221的柵端相連。醒0S晶體管221的漏端與麗0S晶體管223的柵端相連，并與第二組電流鏡22中第二輸出PM0S晶體管212 的漏端以及補償電容260的第一端相連。補償電容260的第二端接地。剛OS晶體管 221的源端與電阻224的第一端Inl相連。麗OS晶體管222的源端與可變電阻網(wǎng)絡(luò) 250的第一端In2端、麗OS晶體管223的源端以及第二組電流鏡22的第一輸出NMOS 晶體管203的漏端相連。電阻224的第二端與可變電阻網(wǎng)絡(luò)250的第二端相連，并與 醒OS晶體管240的漏端和柵端相連。剛OS晶體管240的源端接地。麗OS晶體管223 的漏端與第三組電流鏡23中輸入PMOS晶體管231的柵端和漏端相連。第二組電流鏡 22的第二輸出麗OS晶體管202的漏端接第一組電流鏡21的輸入PMOS晶體管211的 柵端和漏端。電路中所有麗OS晶體管的襯底都接地，所有PMOS晶體管的襯底都接電 源VDD。
對環(huán)路反饋控制作用的分析如下所述第一組電流鏡21中，PM0S晶體管212和 PMOS晶體管213的寬長比和特性要相同，以保證流過NMOS晶體管221和麗OS晶體 管222的電流相同。同時NMOS晶體管221和麗OS晶體管222的寬長比和特性相同也 相等。假設(shè)可變電阻網(wǎng)絡(luò)250的等效電阻阻值相對于電阻224的阻值有一個減小的 變化量，由于瞬間流過兩個電阻的電流相等，導(dǎo)致In2端的電壓相對Inl端的電壓變 小，由于麗0S晶體管222的電流不變，導(dǎo)致晶體管222的柵端電壓變小，由于流過 電阻224和晶體管221的電流不變，晶體管221源端的電壓不變，導(dǎo)致了晶體管221 漏端的電壓變大，即晶體管223的柵端電壓增大，從而引起晶體管223源端電壓的變 大，即可變電阻網(wǎng)絡(luò)In2端電壓的變大，使ln2端的電壓與Inl端的電壓相等，達到 穩(wěn)態(tài)。此時由于可變電阻網(wǎng)絡(luò)的等效電阻小于電阻224的阻值，使流過可變電阻網(wǎng)絡(luò) 的電流大于電阻224的電流。由于電阻224的電流與晶體管221和晶體管222的電流 相等，得出可變電阻網(wǎng)絡(luò)的電流Ir大于晶體管222的電流Im，則多余的電流(A I=Ir-Im)就通過晶體管223流出.可得到電流
Iosc=Kl* (K2*Iref+AI)
其中K2為電流鏡醒OS晶體管203的寬長比與NMOS晶體管201的寬長比之間的 比值，Kl為第三組電流鏡的傳輸比，Iref為參考電流。
由以上分析可知，通過周期性地改變可變電阻網(wǎng)絡(luò)的等效阻值，可生成周期性變 化的AI，就會得到周期性變化的電流Iosc，用該電流作為振蕩器的充放電電流就會 得到頻率周期性變化的脈沖波。為了提高反饋控制環(huán)路的穩(wěn)定性，在晶體管221的漏 端與地之間加了補償電容260。
9對于電阻網(wǎng)絡(luò)的連接方式，并不局限于有八個開關(guān)的形式，可根據(jù)所要實現(xiàn)的頻 率抖動的擴頻效果選擇開關(guān)的個數(shù)，本例是實現(xiàn)八個頻率擴頻的一個實例。開關(guān)的連 接方式也不局限于所有開關(guān)的第二端都連在一起的形式，單個開關(guān)還可以與單個電阻 并聯(lián)，可根據(jù)所需要的電阻阻值選擇任意滿足要求的電阻與開關(guān)的連接方式。
圖3是可變電阻網(wǎng)絡(luò)的一個具體實例?？勺冸娮杈W(wǎng)絡(luò)由控制電阻阻值的邏輯電路 和電阻連接電路組成。邏輯電路有四個輸入端A，B，C，D，和八個輸出端 Y0， Yl， Y2， Y3， Y4, Y5， Y6， Y7。而且八個輸出端Y0, Yl， Y2, Y3， Y4， Y5, Y6， Y7分別控制電 阻連接電路的八個開關(guān)S8,S7,S6,S5， S4,S3，S2，S1。電路中電阻Rl的第一端接圖2 中晶體管222的源端，Rl的第二端接電阻R2的第一端和電阻R3的第一端，R3的第 二端接電阻R4的第一端和開關(guān)Sl的第一端，R4的第二端接電阻R5的第一端和開關(guān) S2的第一端，R5的第二端接電阻R6的第一端和開關(guān)S3的第一端，R6的第二端接電 阻R7的第一端和開關(guān)S4的第一端，R7的第二端接電阻R8的第一端和開關(guān)S5的第 一端，R8的第二端接電阻R9的第一端和開關(guān)S6的第一端，R9的第二端接電阻R10 的第一端和開關(guān)S7的第一端，RIO的第二端接電阻Rll的第一端和開關(guān)S8的第一端， Rll的第二端、R2的第二端和八個開關(guān)的第二端相連，并接到圖2中晶體管240的漏 端。
邏輯信號的控制波形如圖4所示。通過邏輯電路輸出的控制信號，周期性的改變 可變電阻網(wǎng)絡(luò)的等效電阻值，通過圖2的負反饋環(huán)路的控制得到周期性變化的電流， 通過振蕩器主體電路，從而得到頻率周期性變化的振蕩脈沖。
圖5是本發(fā)明振蕩器主體電路的具體實現(xiàn)電路。其中E腦為使能信號，初始為高 電平，正常工作后為低電平。VREF為比較器310的精準參考電壓。麗0S晶體管331 和麗0S晶體管332組成第四組電流鏡24， PM0S晶體管341和PM0S晶體管342組成 第五組電流鏡。
圖2的輸出電流lose通過第四組電流鏡24和第五組電流鏡25的鏡向產(chǎn)生充電 電流1342。充電電流1342通過傳輸門350對電容352進行充電操作，充電電流1342 通過傳輸門355對電容357進行充電操作?？刂苽鬏旈T350和傳輸門355導(dǎo)通的信號 成反相，即當充電電流1342對電容352充電時，CR信號為低電平，CRN信號為高電 平，傳輸門350導(dǎo)通，傳輸門335關(guān)斷，充電電流1342不對電容357充電，電容357 的電荷通過導(dǎo)通的麗0S晶體管354對地釋放。相反，當充電電流1342對電容357充 電時，CR信號為高電平，CRN信號為低電平，傳輸門355導(dǎo)通，傳輸門350關(guān)斷，充電電流1342不對電容352充電，電容352的電荷通過導(dǎo)通的麗0S晶體管353對地釋 放。通過ENN信號驅(qū)動醒0S晶體管351、剛0S晶體管356和NMOS晶體管313的柵極， 初始狀態(tài)時電容352兩端的電壓、電容357兩端的電壓以及比較器310的輸出電平都 復(fù)位為低電平。與比較器310的輸出端相連的D觸發(fā)器，其D端與5端短接，復(fù)位端
S高電平有效，而且當復(fù)位端有效時，Q端為高電平，5端為低電平。因此初始狀態(tài) 時，通過ENN復(fù)位信號的控制，CRN端為高電平，CR端為低電平。CR信號通過反相 器311和反相器312輸出初始電平為低電平的PLS信號。正常工作后，ENN信號變?yōu)?低電平，由于CRN端為高電平，CR端為低電平，傳輸門350導(dǎo)通，傳輸門355關(guān)斷， 醒0S晶體管353關(guān)斷，NMOS晶體管354導(dǎo)通，電流1342對電容352充電，電容357 的電荷通過晶體管354對地釋放。當電容352的電壓達到比較器310的參考電壓VREF 后，比較器310的輸出由低電平變?yōu)楦唠娖?，?dǎo)致D觸發(fā)器320的輸出電平翻轉(zhuǎn)，即 CRN變?yōu)榈碗娖?，CR變?yōu)楦唠娖健＿@時傳輸門350關(guān)斷，傳輸門355導(dǎo)通，晶體管 353導(dǎo)通，晶體管354關(guān)斷，1342對電容357進行充電，電容352的電荷通過晶體管 353對地釋放，由于此時電容357兩端的電壓小于VREF,比較器310的輸出由高電平 變?yōu)榱说碗娖健．旊娙?57的電壓升到VREF,比較器310的輸出由低電平又變?yōu)楦?電平，導(dǎo)致D觸發(fā)器320的輸出電平翻轉(zhuǎn)，即CRN變?yōu)楦唠娖?，CR變?yōu)榈碗娖?。這 時電流1342變?yōu)閷﹄娙?52充電，如此反復(fù)，在PLS端就得到周期性振蕩的脈沖波。 脈沖波的占空比可通過電容352和電容357的比值設(shè)置。假設(shè)C352/C357=l/4，就得到 了占空比為80%的正脈沖波。圖6給出了 Vramp和PLS的波形。
圖5所示的振蕩器主體電路的優(yōu)點在于第一，通過一個電流1342對兩個成比 例的電容充電實現(xiàn)脈沖占空比的設(shè)置，所得脈沖占空比的誤差小。第二，對于產(chǎn)生 同樣頻率和占空比精度的振蕩脈沖來講，本發(fā)明的振蕩器只使用一個參考電壓和一個
比較器進行電平比較控制，與使用兩個參考電壓和兩個比較器進行電平比較控制的傳 統(tǒng)振蕩器來比較，所用的芯片面積更小。
圖7給出了本發(fā)明的整體電路，由圖2的調(diào)制電流產(chǎn)生電路20和圖5的振蕩器 主體電路50組成。
前面提供了對較佳實例的描述，以使本領(lǐng)域內(nèi)的任何技術(shù)人員可使用或利用本發(fā) 明。對這些實例的各種修改對本領(lǐng)域內(nèi)的技術(shù)人員是顯而易見的，可把這里所述的總 的原理應(yīng)用到其他實例而不具有創(chuàng)造性。因而，本發(fā)明將不限于這里所示的實例，而 應(yīng)依據(jù)符合這里所揭示的原理和新特征的最寬范圍。
1權(quán)利要求
1、一種具有頻率抖動特性的振蕩器，其特征在于，包含參考電流調(diào)制電路，包括一個負反饋控制環(huán)路和三組電流鏡，所述第一、第二組電流鏡通過所述負反饋控制環(huán)路與第三組電流鏡相連，第三組電流鏡的輸出接振蕩器主體電路的輸入端；振蕩器主體電路，包括比較器、D觸發(fā)器、第四、第五組電流鏡、兩個傳輸門、兩個電容、兩個反相器、五個NMOS晶體管，所述比較器的輸出端連接所述D觸發(fā)器的輸入端，并通過第一NMOS晶體管接地，所述D觸發(fā)器的輸出端連接兩個反相器，所述第四組電流鏡的輸出端連接所述第五組電流鏡的輸入端，所述第五組電流鏡的輸出端分別通過第一、第二傳輸門與所述第一、第二電容相連。
2、 根據(jù)權(quán)利要求l所述的電路，其特征在于，所述負反饋控制環(huán)路進一步 包含一固定電阻、 一可變電阻網(wǎng)絡(luò)、四個NMOS晶體管和一補償電容，第一麗0S 晶體管的柵端和漏端相連并與第二蘭0S晶體管的柵端相連，第一和第二麗0S晶 體管的漏端分別接到第一組電流鏡的兩輸出端，第三剛0S晶體管的柵端接到第 二剛OS晶體管的漏端上，同時也接到所述補償電容的第一端，所述補償電容的 第二端接地，第三畫0S晶體管的漏端連接第三組電流鏡的輸入端，第三陋0S晶 體管的源端與第二組電流鏡的第一輸出端、第一 NM0S晶體管的源端和可變電阻 網(wǎng)絡(luò)的第一端相連，第二組醒0S電流鏡第二輸出端連接第一組電流鏡的輸入端， 第二組電流鏡的輸入端連接一輸入?yún)⒖茧娏?，第二蘭0S晶體管的源端連接所述 固定電阻的第一端，所述固定電阻的第二端連接所述可變電阻網(wǎng)絡(luò)的第二端相 連，所述電阻網(wǎng)絡(luò)的第二端和所述固定電阻的第二端可直接接地；其中，所述腿OS晶體管的襯底都接地。
3、 根據(jù)權(quán)利要求l所述的電路，其特征在于，所述負反饋控制環(huán)路進一步 包含第四醒0S晶體管，所述第四醒0S晶體管的漏極與所述固定電阻的第二端相連，所述第四剛0S晶體管的柵端與漏端相連。
4、 根據(jù)權(quán)利要求1所述的電路，其特征在于，所述可變電阻網(wǎng)絡(luò)進一步包含 一邏輯控制電路，包含H"^ —個電阻、八個開關(guān)和調(diào)節(jié)電阻阻值，其中，第一電阻的第一端作為可變電阻網(wǎng)絡(luò)的第一端，第一電阻的第二端接第二電阻的第一 端和第三電阻的第一端。第三電阻的第二端接第一開關(guān)的第一端，同時也接到第 四電阻的第一端，第四電阻的第二端接到第二開關(guān)的第一端，同時也接到第五電 阻的第一端，第五電阻的第二端接到第三開關(guān)的第一端，同時也接到第六電阻的 第一端，第六電阻的第二端接到第四開關(guān)的第一端，同時也接到第七電阻的第一 端，第七電阻的第二端接到第五開關(guān)的第一端，同時也接到第八電阻的第一端， 第八電阻的第二端接到第六開關(guān)的第一端，同時也接到第九個電阻的第一端，第 九個電阻的第二端接到第七開關(guān)的第一端，同時也接到第十個電阻的第一端，第 十個電阻的第二端接到第八開關(guān)的第一端，同時也接到第十一個電阻的第一端。 第二電阻的第二端、第十一個電阻的第二端、八個開關(guān)的第二端相連作為可變電 阻網(wǎng)絡(luò)的第二端。
5、 根據(jù)權(quán)利要求4所述的電路，其特征在于，所述邏輯控制電路進一步包含四個輸入端，八個輸出控制端，其中，第一輸入端接周期為Td/8且占空比為50% 的第一脈沖源，第二輸入端接周期為Td/4且占空比為50y。的第二脈沖源，第三輸入 端接周期為Td/2的頻率抖動周期且占空比為50%的第三脈沖源，第四輸入端接周期 為Td且占空比為50%的第四脈沖源，其中Td為一頻率抖動周期；其中，第一輸出控制端連接所述可變電阻網(wǎng)絡(luò)的第八開關(guān)的控制端，第二輸出控 制端接可變電阻網(wǎng)絡(luò)的第七開關(guān)的控制端，第三輸出控制端連接所述可變電阻網(wǎng)絡(luò)的 第六開關(guān)的控制端，第四輸出控制端連接所述可變電阻網(wǎng)絡(luò)的第五開關(guān)的控制端，第 五輸出控制端連接所述可變電阻網(wǎng)絡(luò)的第四開關(guān)的控制端，第六輸出控制端連接所述 可變電阻網(wǎng)絡(luò)的第三開關(guān)的控制端，第七輸出控制端連接所述可變電阻網(wǎng)絡(luò)的第二開 關(guān)的控制端，第八輸出控制端連接所述可變電阻網(wǎng)絡(luò)的第一開關(guān)的控制端。所述四個 脈沖源通過所述邏輯控制電路，控制八個輸出端按照第一輸出控制端至第七輸出控制 端，第七輸出控制端至第一輸出控制端的順序周期性地依次輸出高電平控制信號，周 期性地改變所述可變電阻網(wǎng)絡(luò)的等效電阻阻值。
6、 根據(jù)權(quán)利要求l所述的電路，其特征在于，所述振蕩器主體電路中，所述比較器的反相輸入端接一電壓參考源，所述比較器的同相輸入端接第二組 電流鏡的輸出端，并與兩傳輸門的第一端相連，所述比較器的輸出端與D觸發(fā)器的時 鐘輸入端、第五陋0S晶體管的漏極相連，所述D觸發(fā)器的D端與其輸出端相連，同時 與第一反相器的輸入端、第一傳輸門PMOS管的柵端、第二傳輸門應(yīng)0S晶體管的柵端、 第一麗OS晶體管的柵端相連，所述D觸發(fā)器的輸出端與第一傳輸門的柵端、第二傳輸門的柵端、第三醒0S晶 體管的柵端相連，所述D觸發(fā)器的復(fù)位端接控制信，第二NMOS晶體管的柵端、第四 麗0S晶體管的柵端和第五麗0S晶體管的柵端都與一控制信號相連，第一反相器的輸 出連接第二反相器的輸入，第二反相器的輸出端為所述振蕩器主體電路的輸出脈沖信 號，第一組電流鏡的輸入端與第三組電流鏡的輸出端，第一組電流鏡的輸出端連接第 二組電流鏡的輸入端，第一傳輸門的第二端與第一醒OS晶體管的漏端、第二醒OS晶 體管的漏端、第一電容的第一端相連，第二傳輸門的第二端與第三麗OS晶體管的漏 端、第四醒OS晶體管的漏端、第二電容的第一端相連。第一、第二電容的第二端都 接地；其中，所述五個隨OS晶體管的源端和襯底端都接地。
7、根據(jù)權(quán)利要求6所述的電路，其特征在于，所述第一傳輸門為PM0S管，所述第二傳輸門為NM0S管； 所述控制信號初始為高電平，正常工作后為低電平。
全文摘要
本發(fā)明提供了一種具有頻率抖動特性的振蕩器電路，包含了參考電流調(diào)制電路和振蕩器主體電路。其中參考電流調(diào)制電路主要包含一固定電阻、一可變電阻網(wǎng)絡(luò)、一補償電容和四個NMOS晶體管組成的負反饋控制環(huán)路。振蕩器主體電路主要包含兩個傳輸門、兩個電容、一比較器、一D觸發(fā)器、兩個電流鏡、五個NMOS控制晶體管和兩個反相器。通過周期性地調(diào)節(jié)控制環(huán)路中可變電阻網(wǎng)絡(luò)的等效電阻阻值，參考電流被調(diào)制成周期性變化的電流，并被用作振蕩器的充電電流，從而產(chǎn)生頻率周期性變化的振蕩脈沖。本發(fā)明實現(xiàn)結(jié)構(gòu)簡單，節(jié)省芯片面積。
文檔編號H03H7/25GK101499787SQ20081003344
公開日2009年8月5日 申請日期2008年2月2日 優(yōu)先權(quán)日2008年2月2日
發(fā)明者何朝輝, 關(guān)彥青, 屈艾文 申請人:華潤矽威科技(上海)有限公司