專(zhuān)利名稱：半導(dǎo)體開(kāi)關(guān)的制作方法
半導(dǎo)體開(kāi)關(guān)駄領(lǐng)域本發(fā)明涉及一種半導(dǎo)體開(kāi)關(guān)，尤其涉及一種抑制開(kāi)態(tài)電阻為低、小型、便宜的、 開(kāi)關(guān)應(yīng)答性優(yōu)異的半導(dǎo)體開(kāi)關(guān)。背景獄參照?qǐng)D6來(lái)說(shuō)明半導(dǎo)體開(kāi)關(guān)的現(xiàn)有技術(shù)。在圖6中示出的半導(dǎo)體開(kāi)關(guān)由產(chǎn)生M 級(jí)電壓的M級(jí)產(chǎn)生電路400、模擬開(kāi)關(guān)電路410和開(kāi)關(guān)控制電路420構(gòu)成，通過(guò)模 擬開(kāi)關(guān)電路410將M級(jí)產(chǎn)生電路400的任意灰度級(jí)電壓VM傳送給輸出端子。如圖6所示，模擬開(kāi)關(guān)電路410 —般由P溝道MOS晶體管412和N溝道MOS 晶體管411并列連接構(gòu)成，P溝道MOS晶體管412和N溝道MOS晶體管411的源 極和漏極分別相互連接。另外，由開(kāi)關(guān)控制電路420提供使模擬開(kāi)關(guān)電路410接敏 斷開(kāi)的電壓，與P溝道MOS晶體管412的門(mén)極端子連接的HIGH電平或者LOW電 平的信號(hào)為①，與N溝道MOS晶體管411的門(mén)極端子連接的信號(hào)N巾是使信號(hào)①的 HIGH電平和LOW電平反相后的信號(hào)。另外，N溝道MOS晶體管411的背門(mén)極端 子，即P阱與最低電位L側(cè)電源連接，P溝道MOS晶體管412的背門(mén)極端子，即N 阱與最高電位H側(cè)電源連接。該現(xiàn)有的CMOS結(jié)構(gòu)的模擬開(kāi)關(guān)電路410，當(dāng)將信號(hào)N。的HIGH電平電壓施加 到N溝道MOS晶體管411的門(mén)門(mén)極端子上時(shí)，N溝道MOS晶體管411呈導(dǎo)通狀態(tài)， 同時(shí)將信號(hào)①的LOW電平電壓施加到P溝道MOS晶體管412的門(mén)門(mén)極端子上，P 溝道MOS晶體管412也呈導(dǎo)通狀態(tài)。從而，模擬開(kāi)關(guān)電路410成導(dǎo)通(ON)狀態(tài)， 使得 級(jí)電壓VM被傳送給輸出端子。然后，將信號(hào)N。的LOW電平電壓施力瞎UN溝道MOS晶體管411的門(mén)門(mén)極端子 上時(shí)，N溝道MOS晶體管411呈斷開(kāi)狀態(tài)，同時(shí)將信號(hào)①的HIGH電平電壓施加到 P溝道MOS晶體管412的門(mén)門(mén)極端子上，P溝道MOS晶體管412也呈斷開(kāi)狀態(tài)。從 而，模擬開(kāi)關(guān)電路410呈斷開(kāi)(OFF)狀態(tài)，使得被級(jí)電壓VM不被傳送纟繊出端 子。200810006125.X說(shuō)明書(shū)第2/9頁(yè)其中，在提供給P溝道MOS晶體管412的電壓中，當(dāng)背門(mén)極電壓比源極電壓低 時(shí)，因?yàn)樵谧鳛镻溝道MOS晶體管412的源極的P阱和作為背門(mén)極的N阱間存在的 PN結(jié)中產(chǎn)生漏電流，所以希望P溝道MOS晶體管412的背門(mén)極電壓是源極電壓以 上的電壓，在現(xiàn)有技術(shù)中P溝道MOS晶體管412的背門(mén)極電壓與最高電位的H側(cè)電 源連接。同樣，在掛共給N溝道MOS晶體管411的電壓中，當(dāng)背門(mén)極電壓比源極電 壓高時(shí)，因?yàn)樵谧鳛樵礃O的N阱和作為背門(mén)極的P阱間存在的PN結(jié)中產(chǎn)生漏電流， 所以希望N溝道MOS晶體管411的背門(mén)極電壓是源極電壓以下的電壓，在現(xiàn)有技術(shù) 中N溝道MOS晶體管411的背門(mén)極電壓與尉氐電位的L側(cè)電源連接。然而，在現(xiàn)有技術(shù)中，在模擬開(kāi)關(guān)電路410中的各個(gè)MOS晶體管411、 412的源 極電極的電位和背門(mén)極電極的電位之間產(chǎn)生電位差。因此，由于SM偏壓效果，MOS 晶體管411、 412的閾值電壓升高。之后，在模擬開(kāi)關(guān)電路410的輸入電壓VM是中 間電位附近的模擬電壓的情形下， 偏壓效果的影響尤其變大，從而使模擬開(kāi)關(guān)電 路410的開(kāi)態(tài)電阻變高。另外，在中間電位附近，驅(qū)動(dòng)模擬開(kāi)關(guān)電路410的門(mén)門(mén)極端 子的門(mén)門(mén)極 源極間電壓本身變小。通常，MOS晶體管在門(mén)極 源極間電^體比閾值電壓大時(shí)接通，這樣門(mén)極 源 極間電壓小，閾值電壓大時(shí)，開(kāi)態(tài)電阻變高，使信號(hào)的傳送變得困難。由此使運(yùn)行速 度降低，從模擬開(kāi)關(guān)電路410的輸出端Tf俞出的電壓精度誤差變大。而且，MOS晶 體管411、 412的門(mén)極 源極間電{，不超過(guò)閾值電壓的情形下，模擬開(kāi)關(guān)電路410 呈斷開(kāi)的狀態(tài)。為了避^J:述問(wèn)題，可以使用改變MOS晶體管的尺寸、低閾值電壓化和采用耗 盡型MOS晶體管的方法，但是這些方法造成漏電流增大和芯片成本增加(參照專(zhuān)利 文獻(xiàn)l)。[專(zhuān)利文獻(xiàn)l]美國(guó)專(zhuān)利第7， 038 ， 525號(hào)發(fā)明內(nèi)容[發(fā)明要解決的問(wèn)^]在三重阱結(jié)構(gòu)^深度方向上存在多個(gè)阱的加工所構(gòu)成的MOS晶體管中，Mil 連接MOS晶體管的源極端子和背門(mén)極端子，使二者等電位，雖然使芯片面積增大， 但能夠避免S^反偏壓效果。然而，即使如圖7所g接三重阱結(jié)構(gòu)中MOS晶體管的源極端子和背門(mén)極端子，構(gòu)成N溝道MOS晶體管411的背門(mén)極的P阱和位于該P(yáng)阱外側(cè)的N阱形成PN結(jié)的 反偏壓，在該P(yáng)N結(jié)中產(chǎn)生逆向偏壓漏電流13。對(duì)于未圖示的P溝道MOS晶體管412， 構(gòu)成該P(yáng)溝道MOS晶體管的背門(mén)極的N阱和位于該N阱外側(cè)的P阱也形成PN結(jié)的 反偏壓，產(chǎn)生逆向偏壓漏電流。這些逆向偏壓漏電流隨著PN結(jié)的結(jié)間電位差變高而 增大。在近年的微細(xì)加工中，由于^t及電流和熱載體的影響，漏電流變得更顯著了。逆向偏壓漏電流13是由與模擬開(kāi)關(guān)電路410連接的灰度級(jí)產(chǎn)生電路400供給的， 雖然本來(lái)希望在灰度級(jí)產(chǎn)生電路400中流過(guò)的電流不從H側(cè)電源到L側(cè)電源分流(12 =11 )，但是由于逆向偏壓漏電流B從，級(jí)產(chǎn)生電路400分流到模擬開(kāi)關(guān)電路410 中，使得12=11—13，結(jié)果是由于總級(jí)產(chǎn)生電路400中的電阻分壓使得在總級(jí)電 壓中產(chǎn)生誤差，使得從模擬開(kāi)關(guān)電路410的輸出端子輸出的電壓的精度降低。從而，本發(fā)明的目的在于即使在需要MOS晶體管的閾值電壓高的加工和低電 壓的電路設(shè)計(jì)盼瞎形下，半導(dǎo)體開(kāi)關(guān)的開(kāi)態(tài)電阻也低，即使是更微細(xì)化的加工，也能 夠防止漏電流，實(shí)現(xiàn)高3Iig行和輸出電壓的高精度化。 [解決問(wèn)題的手段]為了實(shí)5Lh述目的，本發(fā)明的半導(dǎo)體開(kāi)關(guān)通過(guò)保持構(gòu)i^莫擬開(kāi)關(guān)電路的MOS晶 體管的源極 背門(mén)極間的電壓為劍氏，使半導(dǎo)體開(kāi)^t以受到^t反偏壓效果的影響， 育,實(shí)現(xiàn)開(kāi)態(tài)電阻低的半導(dǎo)體開(kāi)關(guān)，能夠?qū)崿F(xiàn)輸出電壓的精度高i艇行。下面進(jìn)行具體地說(shuō)明，根據(jù)本發(fā)明的半導(dǎo)體開(kāi)關(guān)包括產(chǎn)生多個(gè)灰度級(jí)電壓的灰 度級(jí)產(chǎn)生電路、具有分別選擇戶皿多個(gè)灰度級(jí)電壓中的一個(gè)灰度級(jí)電壓的多個(gè)模擬開(kāi) 關(guān)電路的灰度級(jí)選麟電路、和控帶BM被級(jí)選織電路的運(yùn)行的開(kāi)關(guān)控制電路， 其特征在于所述多個(gè)模擬開(kāi)關(guān)電路分別包括具有與所述多個(gè)灰度級(jí)電壓中應(yīng)該選擇的灰度級(jí)電壓連接的源極的MOS晶體管，所述開(kāi)關(guān)控制電路包括為了控帝U所述MOS晶體管的接通,開(kāi)而掛共該MOS晶體管的門(mén)極電壓的定時(shí)控制電路、劍共與 戶，MOS晶體管的源極電壓，相等的電壓作為所述MOS晶體管的背門(mén)極電壓的 背門(mén)極電壓控制電路。 [發(fā)明效果]根據(jù)本發(fā)明，在半導(dǎo)體開(kāi)關(guān)中，開(kāi)態(tài)電阻較低，會(huì)辦防止漏電流，會(huì),實(shí)行高速 運(yùn)行和輸出電壓精度高的運(yùn)行。


圖1是示出根據(jù)本發(fā)明的半導(dǎo)體開(kāi)關(guān)的總結(jié)構(gòu)的方框圖。圖2是根據(jù)本發(fā)明第1實(shí)施方式的半導(dǎo)體開(kāi)關(guān)的詳細(xì)結(jié)構(gòu)圖。圖3是在圖2中的N溝道MOS晶體管中采用了三阱結(jié)構(gòu)的情形的剖面圖。圖4是根據(jù)本發(fā)明第2實(shí)施方式的半導(dǎo)體開(kāi)關(guān)的詳細(xì)結(jié)構(gòu)圖。圖5是示出圖4中的偏壓電路的具體實(shí)例的電路圖。圖6是示出現(xiàn)有的半導(dǎo)體開(kāi)關(guān)的結(jié)構(gòu)實(shí)例的電路圖。圖7是在圖6中的N溝道MOS晶體管中采用了三阱結(jié)構(gòu)的情形的剖面圖。 [附圖t斜己說(shuō)明]100， 200， 400 灰度級(jí)產(chǎn)生電路110 M級(jí)選擇器電路111， 211， 410 模擬開(kāi)關(guān)電路112， 212， 411 N溝道MOS晶體管113， 213， 412 P溝道MOS晶體管120， 220， 420 開(kāi)關(guān)控制電路121， 421 定時(shí)控制電路122， 222 背門(mén)極電壓控制電路223， 300 偏壓電路D0， Dl， D2， D3 二極管Ml， M2， M301, M302 P溝道MOS晶體管M303， M304 N溝道MOS晶體管R， Rl 電阻元件VR (1) VR (N)， VL (1) VL (N) 灰度級(jí)電壓 小，N4) 模擬開(kāi)關(guān)電路的接il/斷開(kāi)控制信號(hào)第1實(shí)施方式參照?qǐng)D1和圖2說(shuō)明根據(jù)本發(fā)明第1實(shí)施方式的半導(dǎo)體開(kāi)關(guān)。本發(fā)明第1實(shí)施方 式的半導(dǎo)體開(kāi)關(guān)由M級(jí)產(chǎn)生電路100、灰度級(jí)選擇器電路110和開(kāi)關(guān)控制電路120 構(gòu)成，開(kāi)關(guān)控制電路120由定時(shí)控制電路121和背門(mén)極電壓控制電路122構(gòu)成。其中，灰度級(jí)產(chǎn)生電路100由在H側(cè)電源和L側(cè)電源之間串聯(lián)連接多個(gè)電阻元件 R的電阻串電路構(gòu)成。電阻元件R的個(gè)數(shù)為N個(gè)，在電阻間的連接點(diǎn)處產(chǎn)生的灰度 級(jí)電壓的個(gè)數(shù)為N- 1個(gè)。H側(cè)電源和L側(cè)電源的電壓、電阻元件R的大小和數(shù)量由 基于半導(dǎo)體開(kāi)關(guān)的用途的設(shè)計(jì)來(lái)決定?；叶燃?jí)選擇器電路110由多個(gè)模擬開(kāi)關(guān)電路111 構(gòu)成，多個(gè)模擬開(kāi)關(guān)電路lll的輸入側(cè)分別連接在灰度級(jí)產(chǎn)生電路100的各電阻元件 R間的連接點(diǎn)上，輸出側(cè)連接在灰度級(jí)選擇器電路110的輸出端子上。在圖2中，僅標(biāo)了一個(gè)模擬開(kāi)關(guān)電路lll的電路圖，由與灰度級(jí)產(chǎn)生電路腦 相同的電阻串電路構(gòu)成背門(mén)極電壓控制電路122。在圖2中，模擬開(kāi)關(guān)電路111是由 N溝道MOS晶體管112和P溝道MOS晶體管113并聯(lián)連接形成的，在P溝道MOS 晶體管113的門(mén)極信號(hào)小為L(zhǎng)OW電平、N溝道MOS晶體管112的門(mén)極信號(hào)N^為 HIGH電平的情形下，從串電阻的一個(gè)連接點(diǎn)提供的電壓，例如VR (M)傳送到輸 出端子。相反，在P溝道MOS晶體管113的門(mén)極信號(hào)小為HIGH電平、N溝道MOS 晶體管112的門(mén)極信號(hào)N^為L(zhǎng)OW電平的情形下，輸入側(cè)電壓VR (M)不傳送到輸 出端子。與MOS晶體管112、 U3的門(mén)極端子連接的門(mén)極信號(hào)4)和其反相信號(hào)N油 開(kāi)關(guān)控制電路120的定時(shí)控制電路121掛共。背門(mén)極電壓控制電路122由在H側(cè)電源和L側(cè)電源之間串聯(lián)連接電阻元件R的 串電阻構(gòu)成，電阻元件的個(gè)數(shù)為N個(gè)，在電阻間的連接點(diǎn)處產(chǎn)生的灰度級(jí)電壓的個(gè)數(shù) 為N - 1個(gè)。其中，在背門(mén)極電壓控制電路122的電阻間連接點(diǎn)處產(chǎn)生的灰度級(jí)電壓 從低電壓側(cè)依次為VL (1)、 VL (2)、…VL (N)，從低電壓側(cè)計(jì)數(shù)的任意的第M個(gè) 灰度級(jí)電壓為VL (M)，第M - 1個(gè)^級(jí)電壓為VL (M - 1 )，第M+l個(gè)灰度級(jí)電 壓為VL (M+l)。同樣，在灰度級(jí)產(chǎn)生電路100的電阻間連接點(diǎn)處產(chǎn)生的灰度級(jí)電壓 從低電壓側(cè)依次為VR (1)、 VR (2)、…VR (N)，從低電壓側(cè),的任意的第M個(gè) 灰度級(jí)電壓為VR (M)，第M - 1個(gè)灰度級(jí)電壓為VR (M - 1 )，第M+l個(gè)灰度級(jí)電 壓為VR (M+l)。假設(shè)背門(mén)極電壓控制電路122和灰度級(jí)產(chǎn)生電路100的各個(gè)電阻值和電阻數(shù)相 等，從雙方的低電^tfc^的第M個(gè)電壓VR (M)和VL (M)為相等的電壓。在以 灰度級(jí)電壓VR (M)為輸入的模擬開(kāi)關(guān)電路lll中，將背門(mén)極電壓控制電路122的 VL (M+l)電位與構(gòu)成模擬開(kāi)關(guān)電路111的P溝道MOS晶體管113的背門(mén)極端子連 接，將背門(mén)極電壓控制電路122的VL (M - 1)電位與構(gòu)j^莫擬幵關(guān)電路111的N溝 道MOS晶體管112的背門(mén)極端子連接。如上所述，M使^t級(jí)產(chǎn)生電路100和背門(mén)極電壓控制電路122具有相同的結(jié) 構(gòu)，即使在半導(dǎo)體的制造過(guò)程中產(chǎn)生了制造偏差的情形下，因?yàn)榛叶燃?jí)產(chǎn)生電路100 和背門(mén)極電壓控制電路122的各M級(jí)電壓VL (M)和VR (M)由H偵lj電、源和L 側(cè)電源的電壓的電阻分壓所決定，所以VL (M)和VR (M)成大致相等的值，P溝 道MOS晶體管113的背門(mén)極電壓VL (M+l)為比P溝道MOS晶體管113的源極電 位VR (M)高的電壓，N溝道MOS晶體管112的背門(mén)極電壓VL (M - 1)為比N 溝道MOS晶體管112的源極端子還低的電壓。因此，能夠?qū)崿F(xiàn)確實(shí)防止N溝道MOS 晶體管112禾n P溝道MOS晶體管113的源極*背門(mén)極間的PN結(jié)的正向泄漏，同時(shí)難 以受到基板偏壓效果的影響，開(kāi)態(tài)電阻小的半導(dǎo)體開(kāi)關(guān)。此時(shí)，在電阻的帝隨偏差小的情形下，可以將N溝道MOS晶體管112的背門(mén)極 與VL (M)連接，也可以將P溝道MOS晶體管113的背門(mén)極與VL (M)連接。另外，如圖3所示，從MOS晶體管的背門(mén)極流入到背門(mén)極的外周阱中的電流， 例如如果是N溝道MOS晶體管112的情形，從P阱流入到N阱中的PN結(jié)逆向偏壓 漏電流不是由被級(jí)產(chǎn)生電路100跑共的，而是由背門(mén)極電壓控制電路122掛共的， 所以I2二I1，結(jié)果是能夠?qū)⒒叶燃?jí)電壓傳送給輸出端子，而不會(huì)引起M級(jí)產(chǎn)生電路 100的電壓偏差。此外，在P溝道MOS晶體管113的情形下，從N阱流入到P阱中 的逆向偏壓漏電流也由背門(mén)極電壓控制電路122提供，但是省略圖示。 《第2實(shí)施方式》參照?qǐng)D4說(shuō)明根據(jù)本發(fā)明第2實(shí)施方式的半導(dǎo)體開(kāi)關(guān)。第2實(shí)施方式的半導(dǎo)體開(kāi) 關(guān)由模擬開(kāi)關(guān)電路211、開(kāi)關(guān)控帝U電路220和灰度級(jí)產(chǎn)生電路200構(gòu)成。另外，開(kāi)關(guān) 控制電路220由定時(shí)控制電路121 、背門(mén)極電壓控制電路222和偏壓電路223構(gòu)成。其中，因?yàn)槎〞r(shí)控制電路121具有與第1實(shí)施方式相同的結(jié)構(gòu)，所以對(duì)于與圖1 和圖2相同的構(gòu)成部分賦予相同的fei己，省略其詳細(xì)說(shuō)明?；叶燃?jí)產(chǎn)生電路200具有P溝道MOS晶體管M2、多個(gè)電阻元件R和二極管D0 在H側(cè)電源和L側(cè)電源間串聯(lián)連接的結(jié)構(gòu)。另外，背門(mén)極電壓控制電路222具有P 溝道MOS晶體管M1、多個(gè)電阻元件R和二極管D1在H側(cè)電源和L側(cè)電源間串聯(lián) 連接的結(jié)構(gòu)。此外，二極管D0由并聯(lián)連接的F個(gè)二極管構(gòu)成，二極管D1也由并聯(lián) 連接的F個(gè)二極管構(gòu)成。P溝道MOS晶體管Ml和P溝道MOS晶體管M2的門(mén)極電 壓共同連接，與偏壓電路223連接。上述結(jié)構(gòu)是〗頓了在第1實(shí)施方式中記載的半導(dǎo)體開(kāi)關(guān)的帶隙基準(zhǔn)電路，不取決于電源電壓和周?chē)鷾囟鹊幕鶞?zhǔn)電壓被輸出到模擬開(kāi)關(guān)電路211的輸出端子中。圖5中示出了圖4中的偏壓電路223的具體電路結(jié)構(gòu)。圖5的偏壓電路300由構(gòu) 成第1電流反射鏡電路的P溝道MOS晶體管M301和M302、構(gòu)成第2電流反射鏡 電路的N溝道MOS晶體管M303和M304、與N溝道MOS晶體管M303的源極和L 側(cè)電源連接的二極管D3、在N溝道MOS晶體管M304的源極和L側(cè)電源間串聯(lián)連 接的電阻元件Rl和二極管D2構(gòu)成。此外，二極管D2由并聯(lián)連接的F個(gè)二極管構(gòu)成。二極管D3和二極管D2的接合 總面積分別為S1、 S2，其面積比S2/S1為F。下面對(duì)于如上構(gòu)成的帶隙基準(zhǔn)電路說(shuō)明 其運(yùn)行， 作為帶隙基準(zhǔn)電路的輸出電壓的基準(zhǔn)電壓的電壓公式。在此作為離是，構(gòu)成偏壓電路300的第1電流反射鏡電路的P溝道MOS晶體管 M301和M302的門(mén)極長(zhǎng)度和門(mén)極寬度的大小相等，構(gòu)成第2電流反射鏡電路的N溝 道MOS晶體管M303和M304的門(mén)極長(zhǎng)度和門(mén)極寬度的大小相等。假設(shè)k是玻耳茲曼常數(shù)，纟敘^顯度為T(mén)，電子的電荷量為q時(shí)，P溝道MOS晶體 管M302的源極 漏極間電流12用 12= (kT/q) LN (F) /Rl…(1)表示。其中，運(yùn)算符號(hào)LN是以e為底的自然對(duì)數(shù)。該電流12不取決于電源電壓，但 是由物理常數(shù)、電阻值Rl以及二極管D3和二極管D2的接合總面積比F來(lái)決定。偏壓電路223 (300)的偏壓輸出與背門(mén)極電壓控制電路222的P溝道MOS晶體 管Ml 、 ^級(jí)產(chǎn)生電路200的P溝道MOS晶體管M2的門(mén)極端子連接，偏壓電路 223 (300)的P溝道MOS晶體管M302、 M級(jí)產(chǎn)生電路200的P溝道MOS晶體管 M2和背門(mén)極電壓控制電路222的P溝道MOS晶體管M1構(gòu)成電流反射鏡。從而，假設(shè)P溝道MOS晶體管M302、 P溝道MOS晶體管Ml和P溝道MOS 晶體管M2的門(mén)極長(zhǎng)度分別相等，門(mén)極寬度分別相等，與在P溝道MOS晶體管M302 中流過(guò)的電流12相等的電流流過(guò)P溝道MOS晶體管Ml和P溝道MOS晶體管M2 中。其中，假設(shè)灰度級(jí)產(chǎn)生電路200的多個(gè)電阻元件的電阻值為R，個(gè)數(shù)為N個(gè)，從 L惻電源,的第M個(gè)灰度級(jí)電壓為VR (M)， 二極管DO的正向電壓為VDO， VR (M)用<formula>formula see original document page 9</formula>表示。另外，假設(shè)背門(mén)極電壓控制電路222的多個(gè)電阻元件的電阻值為R、個(gè)數(shù)為N個(gè)， 從L側(cè)電源數(shù)起的第M個(gè)灰度級(jí)電壓為VL (M)， 二極管D1的正向電壓為VD1， VL (M)用
VL (M) = (M， R/R1)* (kT/q)' LN (F) +VD1 …(3)表示。
另外，在背門(mén)極電壓控制電路222中從L側(cè)電源數(shù)起的第M - 1個(gè)灰度級(jí)輸出為 VL (M - 1)用
VL (M-l) =[ (M-1)* R/R1]' (kT/q)' LN (F) +VD1 …(4)
表示，在背門(mén)極電壓控制電路222中從L側(cè)電源,的第M+1個(gè)灰度級(jí)輸出VL(M
+ 1)用
VL (M+l) =[ (M+l)' R/Rl]* (kT/q)* LN (F) +VD1 …(5)表示。
VL (M+l)與模擬開(kāi)關(guān)電路211的P溝道MOS晶體管213的背門(mén)極連接，VL (M - 1)與模擬開(kāi)關(guān)電路211的N溝道MOS晶體管212的背門(mén)極連接。
另外，因?yàn)橥ㄟ^(guò)模擬開(kāi)關(guān)電路211將電壓VR (M)輸出到輸出端子Vout，所以
用
Vout二VR (M) =[ (M* R) /Rl] (kT/q)' LN (F) +VD0 …(6)表示。
輸出電壓Vout的溫度特性用 3Vo由TiVR (M) /3T=[ (M* R) /Rl] (k/q)' LN (F) ... (7)表示。
另外，背門(mén)極電壓控制電路222的喊級(jí)電壓VL (M)的^it特性用 3VL (M) "T=[ (M* R) /Rl] (k/q)' LN (F)十3麗3T …(8)表示。
其中，已知二極管正向電壓VF的溫度依存性是一2mV/。C， iliM擇(7)式的 右邊為零的灰度級(jí)產(chǎn)生電路200和開(kāi)幾制電路220的電阻元件R的個(gè)數(shù)M、電阻 值R、電阻值R1、接合總面積比F的常數(shù)，能夠得到不取決于周?chē)?驢的VR (M)、 VL (M)和輸出電壓Vout。例如，Rl二5.0kQ， R二5.0kQ， M=ll，接合總面積比 F為8時(shí)，VR (M)、 VL (M)、 Vout的^S特性為一0.3mV/。C。
如上所述，根據(jù)本實(shí)施方式的半導(dǎo)體開(kāi)關(guān)，如從電路結(jié)構(gòu)和式(2)、 (4)、 (5)可以知道的，因?yàn)镻'溝道MOS晶體管213的背門(mén)極端子比源極端子的電位高，N溝 道MOS晶體管212的背門(mén)極端子比源極端子的電位低，所以在模擬開(kāi)關(guān)電路211中， 能夠確實(shí)防止N溝道MOS晶體管212和P溝道MOS晶體管213的源極'背門(mén)極間 的PN結(jié)的正向泄漏。另外，如從式(7)、 (8)中可以知道的，因?yàn)楸抽T(mén)極電壓控制 電路222的灰度級(jí)電壓VL (M)和灰度級(jí)產(chǎn)生電路200的灰度級(jí)電壓VR (M)具有 相等的溫度依存性和電源電壓依存性，所以即使周?chē)鷾囟群碗娫措妷喊l(fā)生變化，VL (M)和VR (M)的電壓偏差也很小，能夠減少^^反偏壓效果的影響。因?yàn)镻N結(jié) 逆向偏壓漏電流不是由灰度級(jí)產(chǎn)生電路200提供的，而是由背門(mén)極電壓控制電路222 提供的，所以不會(huì)引起被級(jí)產(chǎn)生電路200的電壓偏差，旨的多高精度地產(chǎn)生輸出電壓。
此外，為了實(shí)現(xiàn)低閾值電壓化，通過(guò)采用具有H側(cè)電源和L側(cè)電源間電壓以下的 具有耐壓的MOS晶體管構(gòu)成半導(dǎo)體開(kāi)關(guān)，可以實(shí)現(xiàn)低開(kāi)態(tài)電阻、高速的開(kāi)關(guān)。
另外，雖然在戰(zhàn)第1和第2實(shí)施方式中，采用并聯(lián)連接了P溝道MOS晶體管 和N溝道MOS晶體管的模擬開(kāi)關(guān)電路，但是采用僅由P溝道MOS晶體管構(gòu)成的模 擬開(kāi)關(guān)，或者僅由N溝道MOS晶體管構(gòu)成的模擬開(kāi)關(guān)也可以取得同樣的效果。
另外，作為上述第1和第2實(shí)施方式中采用的電阻元件，分別是可以通過(guò)半導(dǎo)體 工藝制造的電阻元件，采用使用了聚硅的電阻元件、使用了擴(kuò)散電阻的電阻元件或者 使用了阱電阻的電阻元件也能夠取得同樣的效果。
另外，在上述第2實(shí)施方式中采用的二極管可以是可通過(guò)半導(dǎo)體工藝制造的具有
PN結(jié)的元件，例如利用MOS晶體管的源極和漏極端子與背門(mén)極端子之間的PN結(jié)也
能夠取得同樣的效果。
本發(fā)明可用于半導(dǎo)體開(kāi)關(guān)中，尤其可用于構(gòu)成M級(jí)產(chǎn)生電路和電源電路的半導(dǎo)
體開(kāi)關(guān)中。
權(quán)利要求
1.一種半導(dǎo)體開(kāi)關(guān)，包括產(chǎn)生多個(gè)灰度級(jí)電壓的灰度級(jí)產(chǎn)生電路、具有分別選擇所述多個(gè)灰度級(jí)電壓中的一個(gè)灰度級(jí)電壓的多個(gè)模擬開(kāi)關(guān)電路的灰度級(jí)選擇器電路、和控制所述灰度級(jí)選擇器電路的運(yùn)行的開(kāi)關(guān)控制電路，其特征在于所述多個(gè)模擬開(kāi)關(guān)電路分別包括具有與所述多個(gè)灰度級(jí)電壓中應(yīng)該選擇的灰度級(jí)電壓連接的源極的MOS晶體管，所述開(kāi)關(guān)控制電路包括為了控制所述MOS晶體管的接通·斷開(kāi)而提供該MOS晶體管的門(mén)極電壓的定時(shí)控制電路、提供與所述MOS晶體管的源極電壓大致相等的電壓作為所述MOS晶體管的背門(mén)極電壓的背門(mén)極電壓控制電路。
2. 權(quán)利要求1中記載的半導(dǎo)體開(kāi)關(guān)，其特征在于所述背門(mén)極電壓控制電路掛共不在正方向上給戶7MMOS晶體管的源極 背門(mén)極 間的PN結(jié)進(jìn)行偏壓的電壓作為所述MOS晶體管的背門(mén)極電壓。
3. 權(quán)利要求1中記載的半導(dǎo)體開(kāi)關(guān)，其特征在于 戶服背門(mén)極電壓控制電路具有與戶誠(chéng)總級(jí)產(chǎn)生電路相同的內(nèi)部結(jié)構(gòu)。
4. 權(quán)利要求3中記載的半導(dǎo)體開(kāi)關(guān)，其特征在于戶腿總級(jí)產(chǎn)生電路和戶脫背門(mén)極電壓控制電路分別具有在H側(cè)電源和L側(cè)電 源之間連接的電阻串電路。
5. 權(quán)利要求3中記載的半導(dǎo)體開(kāi)關(guān)，其特征在于戶脫總級(jí)產(chǎn)生電路和戶脫背門(mén)極電壓控制電路分別具有在H側(cè)電源和L側(cè)電 源之間串聯(lián)連接的電流源、電阻串電路和二極管。
全文摘要
在采用低電壓電源的半導(dǎo)體開(kāi)關(guān)中輸出中間電位附近的電壓時(shí)，由于開(kāi)態(tài)電阻的增大和漏電流的產(chǎn)生，運(yùn)行速度的降低和輸出電壓的精度降低成為問(wèn)題。具有灰度級(jí)產(chǎn)生電路(100)、模擬開(kāi)關(guān)電路(111)和背門(mén)極電壓控制電路(122)，由具有與灰度級(jí)產(chǎn)生電路(100)相同結(jié)構(gòu)的背門(mén)極電壓控制電路(122)提供輸入灰度級(jí)產(chǎn)生電路(100)的電壓的模擬開(kāi)關(guān)電路(111)的N溝道MOS晶體管(112)和P溝道MOS晶體管(113)的各個(gè)背門(mén)極電壓。
文檔編號(hào)H03K17/693GK101242174SQ20081000612
公開(kāi)日2008年8月13日 申請(qǐng)日期2008年2月3日 優(yōu)先權(quán)日2007年2月6日
發(fā)明者串間貴仁, 小島友和 申請(qǐng)人:松下電器產(chǎn)業(yè)株式會(huì)社