專利名稱：半導(dǎo)體芯片及高頻電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體芯片及高頻電路，特別涉及適合高頻無線通信系統(tǒng)和雷 達(dá)系統(tǒng)等的半導(dǎo)體芯片及高頻電路。
背景技術(shù)：
最近，在無線通信系統(tǒng)和雷達(dá)系統(tǒng)中，所使用的無線頻率正在向高頻帶轉(zhuǎn)
移。實(shí)際上，車載用雷達(dá)系統(tǒng)中使用的無線頻帶己達(dá)到100GHz附近。對于在 這種高頻帶的系統(tǒng)中使用的半導(dǎo)體電路，要求所需要的高頻特性，需要GaAs 等高價(jià)的基材或?qū)Ｓ霉に嚕枰c芯片面積成正比的昂貴的制造費(fèi)用。因此， 正在開展對于分立電路的開發(fā)，該分立電路中，僅使為了達(dá)到性能所需的半導(dǎo) 體部分裸芯片化，而周邊的信號(hào)輸入輸出電路、和功能電路等構(gòu)成于低價(jià)的有 機(jī)樹脂和陶瓷等外部基板上，以使整體的電路成本減小。
這里，現(xiàn)有的分立電路所使用的二極管芯片中，為了盡量減小芯片面積， 以采用如下結(jié)構(gòu)為主，即，設(shè)置二極管元件、及為了連接二極管各端子和外部 基板上的功能電路而至少所需的各一個(gè)連接焊盤(例如，參照非專利文獻(xiàn)1)。M/A —COM公司產(chǎn)品手冊型號(hào)"MA4E1318"等，"在線"， "平成19年2月25日檢索"，
網(wǎng)址<URL:http:〃ww.macom.com/DataSheets/MA4El 317—1318—1319.pdf >
但是，在微波段和毫米波段等高頻帶的混頻器電路中，向二極管輸入RF 信號(hào)、LO信號(hào)的情況下，二極管的與信號(hào)輸入側(cè)相反的端子需要高頻接地。 在高頻帶中，由于不能無視通孔的電長度，因此通常使用并聯(lián)短截線以作為該 高頻信號(hào)的接地單元。即，通過在二極管端子和RF/LO信號(hào)的各輸入輸出線 路的連接點(diǎn)并聯(lián)連接短截線等電抗電路，從而以駐波方式實(shí)現(xiàn)RF/LO短路。
然而，為了使上述混頻器電路分立化，在將并聯(lián)短截線與信號(hào)輸入輸出電 路一起構(gòu)成于外部基板上的情況下，現(xiàn)有的分立電路用二極管芯片中，因?yàn)樵诙O管的各端子僅有一個(gè)連接焊盤，因此由于連接二極管芯片和外部基板的
Au凸點(diǎn)、或引線的存在使得RF信號(hào)、LO信號(hào)的短路特性受到影響。g口，由 于附加了 Au—凸點(diǎn)(Bump)或引線接合的電感，從而無法使二極管端子完全短路。
因而，用現(xiàn)有的分立電路用二極管芯片構(gòu)成的混頻器電路不能使得與二極 管連接的并聯(lián)短截線充分地起作用，從而不得不容許存在因Au —凸點(diǎn)、引線 接合等安裝所致的變換損耗劣化等情況。

發(fā)明內(nèi)容
本發(fā)明是鑒于上述情況而完成的，其目的在于提供能使得與芯片上的半導(dǎo) 體元件連接的反射電路、分波電路、匹配電路等電抗電路充分地起作用的半導(dǎo) 體芯片和使用該半導(dǎo)體芯片而構(gòu)成的高頻電路
為了解決上述問題，達(dá)到目的，本發(fā)明所涉及的半導(dǎo)體芯片設(shè)于至少形成
有一個(gè)半導(dǎo)體元件的半導(dǎo)體基板上，具有布線圖案，該布線圖案與所述半導(dǎo) 體元件的各端子分別連接；及電極焊盤，該電極焊盤與所述布線圖案連接，用 于連接形成在不同于所述半導(dǎo)體基板的其它基板上的信號(hào)輸入輸出電路，其 中，該半導(dǎo)體芯片還包括并聯(lián)布線圖案，該并聯(lián)布線圖案在半導(dǎo)體元件的至 少一個(gè)端子端與所述布線圖案連接；及電抗電路連接用電極焊盤，該電抗電路 連接用電極焊盤與所述并聯(lián)布線圖案連接，且用于電連接與所述信號(hào)輸入輸出 電路分開形成于所述其它基板上的電抗電路。
根據(jù)本發(fā)明所涉及的半導(dǎo)體芯片，由于該半導(dǎo)體芯片包括在設(shè)于半導(dǎo)體 基板上的半導(dǎo)體元件的至少一個(gè)端子端、與預(yù)先設(shè)置的布線圖案連接的并聯(lián)布 線圖案；及與該并聯(lián)布線圖案連接且用于電連接與信號(hào)輸入輸出電路分開構(gòu)成 的反射電路、分波電路、匹配電路等電抗電路的電抗電路連接用電極焊盤，因 此可得到如下效果，目卩，能使得構(gòu)成于分立電路的外部功能電路上的反射電路、 分波電路、匹配電路等電抗電路在芯片上的半導(dǎo)體端子端理想地起作用，而不 會(huì)受到將該半導(dǎo)體芯片、和構(gòu)成于其它基板上的外部功能電路進(jìn)行連接的Au 凸點(diǎn)、或引線等的電感的影響。


圖1是表示形成本發(fā)明的實(shí)施方式1所涉及的半導(dǎo)體芯片的各構(gòu)成部的配 置關(guān)系的俯視圖。
圖2是表示使用圖1所示的半導(dǎo)體芯片(APDP)而構(gòu)成的偶次高次諧波混頻
器的結(jié)構(gòu)的俯視圖。
圖3是表示圖2所示的偶次高次諧波混頻器的等效電路圖。
圖4是表示與二極管連接的分波短截線的連接位置和偶次高次諧波混頻器
的變換損耗之間的關(guān)系圖。
圖5—1是表示對于從RF端口(RFin)看APDP時(shí)的RF信號(hào)分量的理想等
效電路圖。
圖5—2是表示對于從LO端口(LOin)看APDP時(shí)的LO信號(hào)分量的理想等 效電路圖。
圖6是表示使用現(xiàn)有的半導(dǎo)體芯片(APDP)來構(gòu)成偶次高次諧波混頻器時(shí) 的等效電路圖。
圖7是表示從APDP端(A端圖3、E端圖6)看前端開路短截線側(cè)時(shí)的
反射特性(相對衝的曲線圖。
圖8是表示從APDP端(A端圖3、E端圖6)看前端開路短截線側(cè)時(shí)的
反射特性的史密斯圖。
圖9是表示APDP端(A端圖3、E端圖6)的短路阻抗(實(shí)數(shù)部)的曲線圖。
圖IO是表示APDP端(A端圖3、E端圖6)的短路阻抗(虛數(shù)部)的曲線圖。
圖11是表示使用實(shí)施方式1中示出的半導(dǎo)體芯片來構(gòu)成振蕩器時(shí)的實(shí)施 方式之一的圖。
圖12是表示使用實(shí)施方式1中示出的半導(dǎo)體芯片來構(gòu)成倍增器時(shí)的實(shí)施 方式之一的圖。 標(biāo)號(hào)說明
11、 51 半導(dǎo)體元件(APDP) 12 RF信號(hào)輸入用布線圖案13RF信號(hào)輸入用電極焊盤
14LO信號(hào)輸入用布線圖案
15LO信號(hào)輸入用電極焊盤
16、18并聯(lián)布線圖案
17、19電抗電路連接用電極焊盤
21、61、 111、 121 半導(dǎo)體芯片
22、62前端開路短截線
23、63前端短路短截線
24RF輸入線路
25LO輸入線路
27IF輸出電路
28AU凸點(diǎn)
37、38 電感
112、 122 半導(dǎo)體FET元件 113a、 123a柵極端子電極焊盤 U3b、 123b源極端子電極焊盤 113c、 123c漏極端子第一電極焊盤 114c、 124c漏極端子第二電極焊盤 115諧振電路 116、 126 輸出電路 117前端短路電路 118反射電路(前端開路短截線) 125輸入電路
127基波反射電路(前端開路短截線)具體實(shí)施方式
圖1是表示形成本發(fā)明的實(shí)施方式1所涉及的半導(dǎo)體芯片的各構(gòu)成部的配 置關(guān)系的俯視圖。該圖中，該半導(dǎo)體芯片21上形成有半導(dǎo)體元件11、高頻信
號(hào)(以下稱為"RF信號(hào)")輸入用布線圖案12、 RF信號(hào)輸入用電極焊盤13、本機(jī) 振蕩波信號(hào)(以下稱為"LO信號(hào)")輸入用布線圖案14、 LO信號(hào)輸入用電極焊盤 15、并聯(lián)布線圖案16、電抗電路連接用電極焊盤17、并聯(lián)布線圖案18、及電 抗電路連接用電極焊盤19的各構(gòu)成部。這里，半導(dǎo)體元件ll例如為晶體管、 二極管等，至少配置一個(gè)元件。
本實(shí)施方式中，以如下情況作為一個(gè)例子進(jìn)行以下說明，該情況為，在半 導(dǎo)體芯片上，形成并聯(lián)連接兩個(gè)二極管使得彼此極性相反而構(gòu)成的反向并聯(lián)二 極管對(以下簡稱為"APDP")，且電連接形成在不同于該半導(dǎo)體芯片的其它基板 上的信號(hào)輸入輸出電路、反射電路、分波電路等功能電路，來構(gòu)成分立的偶次 高次諧波混頻器電路。
此外，使用APDP而構(gòu)成的偶次高次諧波混頻器中，基于從LO信號(hào)的輸 入端口輸入的LO信號(hào)、和從RF信號(hào)的輸入端口輸入的RF信號(hào)，將這兩個(gè)信 號(hào)進(jìn)行混頻，生成表示兩者的頻率和或者頻率差的分量的信號(hào)(以下稱為"IF信 號(hào)")。現(xiàn)將RF信號(hào)的基頻、LO信號(hào)的基頻及IF信號(hào)的各頻率用fRF、 flo及 fff來表示，在這些頻率間，存在fRF二 I fIF±2'fL0 I的關(guān)系。另外，輸入到偶次 高次諧波混頻器的RP信號(hào)和LO信號(hào)之間存在fRF —2'fLO的關(guān)系。
回到圖l，RF信號(hào)輸入用布線圖案12是起到作為用于向APDP11輸入RF 信號(hào)的傳輸線路的功能的布線圖案，其一端與APDPU的一端電連接。RF信 號(hào)輸入用電極焊盤13是用于提供RF信號(hào)輸入用布線圖案12和構(gòu)成在未圖示 的不同于半導(dǎo)體基板的其它基板上的用于輸入RF信號(hào)的電路(以下稱為"RF信 號(hào)輸入電路，，)之間的電接點(diǎn)的電極焊盤。同樣地，LO信號(hào)輸入用布線圖案14 是起到作為用于向APDP11輸入LO信號(hào)的傳輸線路的功能的布線圖案，其一 端與APDP11的另一端電連接。LO信號(hào)輸入用電極焊盤15是用于提供LO信 號(hào)輸入用布線圖案14和構(gòu)成在未圖示的不同于半導(dǎo)體基板的其它基板上的用 于輸入LO信號(hào)的電路(以下稱為"LO信號(hào)輸入電路")之間的電接點(diǎn)的電極焊 盤。并聯(lián)布線圖案16是起到形成為相對于RF信號(hào)輸入用布線圖案12并聯(lián)分 叉的傳輸線路的作用的布線圖案，與RF信號(hào)輸入用布線圖案12相同，其一端與APDPll的一端電連接。電抗電路連接用電極焊盤17是用于提供并聯(lián)布線
圖案16和構(gòu)成在未圖示的不同于半導(dǎo)體基板的其它基板上的反射電路、分波
電路、匹配電路等功能電路(以下稱為"電抗電路")之間的電接點(diǎn)的電極焊盤。
并聯(lián)布線圖案18是起到形成為相對于LO信號(hào)輸入用布線圖案14并聯(lián)分叉的 傳輸線路的作用的布線圖案，與LO信號(hào)輸入用布線圖案14相同，其一端與 APDP11的另一端電連接。電抗電路連接用電極焊盤19是用于提供電抗電路 連接用布線圖案18和構(gòu)成在未圖示的不同于半導(dǎo)體基板的其它基板上的所要 的電抗電路之間的電接點(diǎn)的電極焊盤。
如上所述，本實(shí)施方式所涉及的半導(dǎo)體芯片中，除了為了從構(gòu)成在不同于 半導(dǎo)體芯片的其它基板上的信號(hào)輸入輸出電路、向半導(dǎo)體元件的各端子輸入輸 出信號(hào)而一般設(shè)置的電極焊盤(圖1的結(jié)構(gòu)中，RF信號(hào)輸入用電極焊盤13、 LO 信號(hào)輸入用電極焊盤15)以外，還設(shè)置用于連接與信號(hào)輸入輸出電路分開形成 的電抗電路的電極焊盤(圖1的結(jié)構(gòu)中，電抗電路連接用電極焊盤n、 19)。
圖2是表示利用Au凸點(diǎn)28將圖1所示的半導(dǎo)體芯片(APDP)倒裝芯片安 裝在形成信號(hào)輸入輸出電路24、 25、分波短截線(電抗電路)22、 23、 IF輸出電 路27的外部基板上的結(jié)構(gòu)的分立偶次高次諧波混頻器的俯視圖，圖3是表示 圖2所示的偶次高次諧波混頻器的等效電路圖。
圖2中，安裝在預(yù)定基板上的半導(dǎo)體芯片21，如上所述具有四個(gè)電極焊盤 (RF信號(hào)輸入用電極焊盤13、 LO信號(hào)輸入用電極焊盤15、電抗電路連接用電 極焊盤17、 19)。另外，與RF信號(hào)輸入用電極焊盤13連接有RF輸入線路24， 與LO信號(hào)輸入用電極焊盤15連接有LO輸入線路25，與電抗電路連接用電 極焊盤17連接有長度L,的前端開路短截線22，與電抗電路連接用電極焊盤 19連接有長度L2的前端短路短截線23。
另外，前端開路短截線22、及前端短路短截線23不僅分別具有在APDP 的各端子使LO信號(hào)和RF信號(hào)短路的功能，而且根據(jù)RF信號(hào)和LO信號(hào)的頻 率關(guān)系(fRF —2"fu))，由于LO信號(hào)短路時(shí)RF信號(hào)開路，RF信號(hào)短路時(shí)LO 信號(hào)開路，因此對于互不短路的信號(hào)，幾乎成為無反射通過(因此，以下將兩
個(gè)短截線稱為分波短截線)。
利用APDP，由RF信號(hào)和LO信號(hào)的混頻而生成的IF信號(hào)，以與LO信號(hào)輸入端子側(cè)連接的前端短路短截線23的DC接地作為基準(zhǔn)電位，從與RF信 號(hào)輸入側(cè)連接的IF輸出電路27取出。IF輸出電路27在與RF輸入線路24的 連接點(diǎn)構(gòu)成對于RF頻率成為開路的RF扼流圈，能夠僅取出IF信號(hào)，而RF 信號(hào)不發(fā)生損耗。
此外，實(shí)施方式1中，雖從RF側(cè)取出IF信號(hào)，但也可采用如下結(jié)構(gòu)，艮卩， 在RF側(cè)設(shè)置DC接地單元，將對于LO頻率成為開路的IF輸出電路與LO側(cè) 連接，從LO側(cè)取出IF信號(hào)。另外在這種情況下，由于利用前端短路短截線 23，使得IF信號(hào)也短路，因此例如也可采用如下結(jié)構(gòu)，S卩，在圖l所示的半 導(dǎo)體芯片的并聯(lián)布線圖案18中插入MIM電容等，對于IF信號(hào)等DC、低頻信 號(hào)，切斷前端短路短截線的DC接地。
前端開路短截線22的長度L,被設(shè)定成比LO信號(hào)有效波長(Xg)的1/4要短， 并且前端短路短截線23的長度L2被設(shè)定成比LO信號(hào)有效波長(人g)的1/4要短。 此外，圖2中，將該情況表述作為L,〈入g / 4@LO&L2<Xg / 4(gLO(以
下，進(jìn)行相同的表述)。
接著，說明前端開路短截線22的長度L,被設(shè)定成L,〈Xg / 4@丄0的理由。
如圖3的等效電路所示，在前端開路短截線22與電抗電路連接用電極焊 盤17連接時(shí)，附加Au—凸點(diǎn)的電感38。此外，Au—凸點(diǎn)特別是在微波段、 毫米波段中，不能無視其電感。因此，將前端開路短截線22的長度L,設(shè)定得 較短，使得包含Au—凸點(diǎn)的電感38的電長度(以下稱為"等效電長度")大致成 為Xg / 4@L0。
此外，圖3中也已示出，由將前端開路短截線22的阻抗、Au—凸點(diǎn)的電 感38等考慮在內(nèi)的等效電長度所決定的短路位置，理想的是構(gòu)成半導(dǎo)體芯片 21的二極管的連接端(A端=與圖1的RF信號(hào)輸入用布線圖案12和并聯(lián)布線 圖案16的連接點(diǎn)對應(yīng))，而不是電抗電路連接用電極焊盤17。因此，對于前端 開路短截線22的長度L,，最好是將半導(dǎo)體芯片上的并聯(lián)布線圖案16及電抗電 路連接用電極焊盤17(參照圖l)的長度也考慮在內(nèi)來加以設(shè)定，使得在連接端 A成為短路。
上述的結(jié)構(gòu)也適用于LO輸入端側(cè)。g卩，前端短路短截線23與電抗電路連接用電極焊盤19連接時(shí)，附加Au—凸點(diǎn)的電感37。因此，前端短路短截線 23的長度L2被設(shè)定成使得包含Au—凸點(diǎn)的電感37的等效電長度大致成為人 g/4@LO。此外，與RP輸入端側(cè)相同，對于前端短路短截線23的長度 L2，最好是將前端短路短截線23的阻抗、Au—凸點(diǎn)的電感37及并聯(lián)布線圖案 18和電抗電路連接用電極焊盤19(參照圖l)的長度也考慮在內(nèi)來加以設(shè)定，使 得短路端的位置成為構(gòu)成半導(dǎo)體芯片21的二極管的連接端(B端二與圖1的LO 信號(hào)輸入用布線圖案14和并聯(lián)布線圖案18的連接點(diǎn)對應(yīng))。
圖4是表示與二極管連接的分波短截線的連接位置和偶次高次諧波混頻器 的變換損耗的關(guān)系圖，橫軸表示從二極管端至輸入輸出用布線圖案上的分波短 截線的連接位置為止的電長度，縱軸表示變換損耗的相對值(相對于與二極管 端連接分波短截線時(shí)的變換損耗的比較值)。例如，在分波短截線長度被固定 在約Xg / 4的長度，使得分波短截線在連接點(diǎn)對于LO信號(hào)頻率成為短路的 情況下，如該圖所示，從二極管端至分波短截線的連接位置為止的電長度為有 效波長的約l / 4 (=Xg / 4)時(shí)，偶次高次諧波混頻器的變換損耗變得最 小。因而，如圖3所示，前端開路短截線22的長度"被設(shè)定成使二極管的連 接端A對于LO信號(hào)頻率成為短路那樣的長度(Li<Xg / 4@LO)，且前 端短路短截線23的長度L2被設(shè)定成使二極管的連接端B對于RF信號(hào)頻率成 為短路那樣的長度(L2<ag / 4 LO)，在這樣的情況下，偶次高次諧波 混頻器的變換損耗變得最小。
如上所述，例如將與RF電路側(cè)連接的前端開路短截線設(shè)定成使得二極管 的連接端A成為短路端那樣的長度，這被認(rèn)為即使是連接焊盤在各端子為單個(gè) 的現(xiàn)有技術(shù)所涉及的半導(dǎo)體芯片中，也能通過將二極管端至分波短截線的連接 位置的長度設(shè)定成上述長度，從而可簡單地實(shí)現(xiàn)。然而，現(xiàn)有技術(shù)所涉及的半 導(dǎo)體芯片的結(jié)構(gòu)中，無法得到理想的短路端。以下，說明該理由。
圖5— 1是表示從RF端口(RFin)看APDP時(shí)的對于RF信號(hào)的理想等效電 路圖，圖5—2是表示從LO端口(LOin)看APDP時(shí)的對于LO信號(hào)的理想等效 電路圖。
圖3中，連接端B理想地對于RF信號(hào)頻率成為短路(參照圖5 — 1)時(shí)，從 RF端口(RFin)輸入的RF信號(hào)在APDP51的兩端以最大電壓被激振。同樣地，連接端A理想地對于LO信號(hào)頻率成為短路(參照圖5—2)時(shí)，從 LO端口(LOin)輸入的LO信號(hào)在APDP51的兩端以最大電壓被激振。其結(jié)果是， 利用APDP以最低限度的變換損耗對RF、 LO信號(hào)進(jìn)行混頻、變頻。
圖6是表示使用現(xiàn)有的半導(dǎo)體芯片(APDP)來構(gòu)成偶次高次諧波混頻器時(shí) 的等效電路圖。如上所述，現(xiàn)有的半導(dǎo)體芯片中，在其兩端分別僅具有一個(gè)連 接焊盤71、 72。因此，現(xiàn)有的偶次高次諧波混頻器中，如圖6所示， 一般成為 如下結(jié)構(gòu)，即，前端開路短截線62及前端短路短截線63通過Au凸點(diǎn)或引線 等，與形成在不同于半導(dǎo)體芯片的其它基板上的RF信號(hào)輸入電路上的一端(G 端)、和LO信號(hào)輸入電路上的一端(H端)連接。此外，圖6中，設(shè)前端開路短 截線62的長度L3被設(shè)定成使得包含Au—凸點(diǎn)及半導(dǎo)體芯片61內(nèi)的布線圖案 的電感在內(nèi)的電長度成為Xg / 4(gLO那樣的長度。
圖7是表示從APDP端(A端圖3、 E端圖6)看前端開路短截線側(cè)時(shí)的 反射特性(相對值)的曲線圖，圖8中，用史密斯圖示出從APDP端(A端圖3、 E端圖6)看前端開路短截線側(cè)時(shí)的反射特性。另外，圖9是表示APDP端(A 端圖3、E端圖6)的短路阻抗(實(shí)數(shù)部)的曲線圖，圖IO是表示APDP端(A 端圖3、 E端圖6)的短路阻抗(虛數(shù)部)的曲線圖。曲線圖中都示出利用仿
真所得到的代表性的結(jié)果。
圖7 圖IO的各圖中，記號(hào)"o"所示的曲線為使用本實(shí)施方式所涉及的半 導(dǎo)體芯片(參照圖3)時(shí)的各特性，記號(hào)"x"所示的曲線為使用現(xiàn)有的半導(dǎo)體芯片 (參照圖6)時(shí)的各特性。例如，在使用本實(shí)施方式所涉及的半導(dǎo)體芯片的情況 下，對于LO頻率fo實(shí)現(xiàn)全反射(反射量二OdB:圖7，歸一化阻抗二0:圖8的 ml)，此時(shí)的阻抗(Z^R+jX)也實(shí)現(xiàn)實(shí)部R:0(圖9)，虛部X二0(圖10)。即， 可知A端對于LO頻率成為理想的短路。
另一方面，在使用現(xiàn)有的半導(dǎo)體芯片的情況下，對于LO頻率fo，反射量 二一5dB(圖7)，歸一化阻抗-0(圖8的m2),可知沒有成為理想的短路。艮P， 在使用現(xiàn)有的半導(dǎo)體芯片的圖6的結(jié)構(gòu)中，即使能使短路阻抗的虛部為零(參 照圖IO)，也不能使短路阻抗的實(shí)部為零，會(huì)殘留一些電阻值(參照圖9)。其結(jié) 果是，由于二極管的基準(zhǔn)電位未完全接地，因此得不到理想的LO信號(hào)的最大 激振，會(huì)發(fā)生變換損耗的劣化。這樣，為了得到理想的短路，需要將距連接位置有人g / 4的電長度的分 波短截線并聯(lián)連接至所希望的位置(APDP端)。
此外，本實(shí)施方式中，是說明了用Au—凸點(diǎn)連接前端開路、前端短路的
各短截線的情況，但即使是用引線接合來連接各短截線電路的情況下，也可采 用與上述相同的結(jié)構(gòu)。
如上所述，根據(jù)本實(shí)施方式，由于能在形成于半導(dǎo)體芯片內(nèi)的APDP的各 端實(shí)現(xiàn)理想的RF信號(hào)短路、LO信號(hào)短路，因此能使與APDP連接的分波短 截線充分地起作用，能使采用該芯片而構(gòu)成的分立偶次高次諧波混頻器電路的 變換損耗最小。
另外，為了避免因這種安裝所致的特性劣化，現(xiàn)有的高頻電路中，有時(shí)也 會(huì)在半導(dǎo)體元件基板上使一部分所需的反射電路、分波電路、匹配電路等電抗 電路形成一體化來加以構(gòu)成(局部MMIC等)。與此不同的是，本實(shí)施方式中， 將半導(dǎo)體(有源)元件以外的輸入輸出電路及反射電路、分波電路、匹配電路等 電抗電路形成在不同于半導(dǎo)體元件基板的其它基板上，可在高價(jià)的半導(dǎo)體基板 上僅構(gòu)成半導(dǎo)體(有源)元件部分。因而，能構(gòu)成不受到因安裝所致的設(shè)計(jì)制約 的設(shè)計(jì)自由度較高的分立電路，可期待兼顧到確保電路性能和半導(dǎo)體芯片小型 化的兩個(gè)方面。
另外，本實(shí)施方式的半導(dǎo)體芯片由于具有四個(gè)電極焊盤，因此與具有兩個(gè) 電極焊盤的現(xiàn)有的半導(dǎo)體芯片相比，能增加倒裝芯片安裝時(shí)的穩(wěn)定性，能減少 所謂的芯片傾倒的發(fā)生概率。
實(shí)施方式2.
圖11是表示使用實(shí)施方式1中示出的半導(dǎo)體芯片來構(gòu)成振蕩器時(shí)的實(shí)施 方式之一的圖。該圖所示的振蕩器的組成部分包括半導(dǎo)體芯片111、諧振電路 115、輸出電路116、前端短路電路117及反射電路118的各部。
半導(dǎo)體芯片111上形成有作為三端子元件具有代表性的場效應(yīng)晶體管 (FET元件)112。另外，半導(dǎo)體芯片Ul上形成有柵極端子電極焊盤113a、源 極端子電極焊盤113b、漏極端子第一電極焊盤113c、漏極端子第二電極焊盤 114c這四個(gè)電極焊盤。這些電極焊盤中，與柵極端子電極焊盤113a連接有起 到作為諧振器的作用的諧振電路115，與源極端子電極焊盤113b連接有至FET元件112的源極端為止的電長度成為Xg / 4 人g / 2(、g:振蕩器輸出信號(hào)
的有效波長)的前端短路電路(源極電感)U7，與漏極端子第一電極焊盤113c連 接有用于取出振蕩輸出的輸出電路116，與漏極端子第二電極焊盤114c連接有 至FET元件112的漏極端為止的電長度成為約Xg / 4的前端開路短截線U8。 前端開路短截線118起到作為利用FET元件112的輸出信號(hào)的負(fù)反饋以提高信 號(hào)頻率的反射增益用的、反射電路的作用。此外，與柵極端子電極焊盤113a 連接的諧振電路115的組成部分包括在振蕩頻帶中進(jìn)行動(dòng)作的諧振器和相位線 路，該相位線路具有至FET元件112的基極端為止的預(yù)定電長度以提供決定振 蕩頻率的相位條件。例如，通過構(gòu)成作為具有由諧振器長度(Xg / 2)和相位線 路長度(a)給出的電長度的短截線，從而能起到作為諧振器的作用。另外，諧振 電路115及輸出電路116中，包含用于向FET元件112供給動(dòng)作電壓的電源電 路，但省略圖示及說明。
隨著動(dòng)作信號(hào)頻率變高，上述的反射電路118需要靠近FET元件112的漏 極端子進(jìn)行連接，例如，在想要僅連接漏極端子第一電極焊盤113c、與輸出電 路一起構(gòu)成的情況下，因Au凸點(diǎn)或引線等電感，能得到反射增益的上限頻率 變低。因此，需要在相比連接Au凸點(diǎn)或引線等的部位更靠近漏極端子側(cè)，連 接反射電路118。
根據(jù)本實(shí)施方式，例如在獲得振蕩動(dòng)作所需的反射增益時(shí)，能得到所要的 特性而不受到因附加Au凸點(diǎn)或引線等的電感所致的上限頻率的制約，可期待 振蕩動(dòng)作的高頻化等。另外，以往，為了得到所要的特性，有時(shí)也會(huì)在構(gòu)成 FET元件112的半導(dǎo)體基板上構(gòu)成(局部化)反射電路118，但可無需采用這種 設(shè)計(jì)方法，而在高價(jià)的半導(dǎo)體元件基板上僅構(gòu)成FET元件112即可。因此，能 構(gòu)成不受到因安裝所致的設(shè)計(jì)制約的設(shè)計(jì)自由度較高的分立型的振蕩器，可期 待兼顧到確保電路性能和半導(dǎo)體芯片小型化的兩個(gè)方面。
此外，本實(shí)施方式中，是采用了如下結(jié)構(gòu)，即，在構(gòu)成半導(dǎo)體芯片的晶體 管的漏極端子各設(shè)置兩個(gè)電極焊盤，但并不局限于該結(jié)構(gòu)。例如，根據(jù)電路需 要，也可采用如下結(jié)構(gòu)，g卩，在柵極端子、或源極端子各設(shè)置兩個(gè)電極焊盤。
實(shí)施方式3.
圖12是表示使用實(shí)施方式1中示出的半導(dǎo)體芯片來構(gòu)成(偶數(shù))倍增器時(shí)的實(shí)施方式之一的圖。該圖所示的倍增器的組成部分包括半導(dǎo)體芯片121、輸入
電路125、輸出電路126、短路電路128、及基波反射電路127的各部。
半導(dǎo)體芯片121上形成有作為三端子元件具有代表性的場效應(yīng)晶體管 (FET元件)122。另外，半導(dǎo)體芯片121上形成有柵極端子電極焊盤123a、源 極端子電極焊盤123b、漏極端子第一電極焊盤123c、漏極端子第二電極焊盤 124c這四個(gè)電極焊盤。這些電極焊盤中，與柵極端子電極焊盤123a連接有作 為對于輸入信號(hào)的基波的匹配電路進(jìn)行動(dòng)作的輸入電路125，與源極端子電極 焊盤123b連接有使DC及高頻帶的信號(hào)接地的短路電路128，與漏極端子第一 電極焊盤123c連接有作為對于使基波信號(hào)成為原來的偶數(shù)倍的偶數(shù)倍倍增信 號(hào)的匹配電路進(jìn)行動(dòng)作的輸出電路126，與漏極端子第二電極焊盤124c連接有 至FET元件112的漏極端為止的電長度被設(shè)定成基波的人g / 4的前端開路短 截線127。此外，與漏極端子第二電極焊盤124c連接的前端開路短截線127 起到作為對于基波的全反射電路的作用。另外，輸入電路125及輸出電路126 中，包含用于向FET元件112供給動(dòng)作電壓的電源電路，但省略圖示及說明。 本實(shí)施方式的(偶數(shù))倍增器中，在漏極端子的輸出側(cè)形成基波全反射和偶 數(shù)倍增信號(hào)的匹配電路時(shí)，不受到因附加Au凸點(diǎn)或引線等電感所致的制約， 能進(jìn)行設(shè)計(jì)自由度較高的電路設(shè)計(jì)，能構(gòu)成可得到所要的特性的分立型的(偶 數(shù))倍增器。
此外，本實(shí)施方式中，是采用如下結(jié)構(gòu)，即，在構(gòu)成半導(dǎo)體芯片的晶體管 的漏極端子各設(shè)置兩個(gè)電極焊盤，但并不局限于該結(jié)構(gòu)。例如，根據(jù)電路需要， 也可采用如下結(jié)構(gòu)，即，在柵極端子、或源極端子各設(shè)置兩個(gè)電極焊盤。
另外，上述實(shí)施方式1 3中，是例如說明了作為二端子元件形成APDP、 作為三端子元件形成FET以作為半導(dǎo)體元件的情況的一個(gè)例子，但并不局限于 上述這些二端子元件及三端子元件。例如，作為三端子元件，也可用于雙極型 晶體管及IGBT等單功能元件、以及串聯(lián)連接極性相同的兩個(gè)二極管而成的串 聯(lián)二極管(日文》《7 O等功能元件。另外，例如，也可用于將單個(gè)二 極管或APDP的各四個(gè)元件環(huán)狀連接而成的環(huán)形四聯(lián)組件(日文U '7卜")等四端子元件等。工業(yè)上的實(shí)用性
如上所述，本發(fā)明所涉及的高頻電路及半導(dǎo)體芯片作為能使與芯片上的半 導(dǎo)體元件連接的反射電路、分波電路、匹配電路等充分地起作用的發(fā)明是有用 的。
權(quán)利要求
1.一種半導(dǎo)體芯片，設(shè)于至少形成有一個(gè)半導(dǎo)體元件的半導(dǎo)體基板上，所述半導(dǎo)體芯片具有布線圖案，該布線圖案與所述半導(dǎo)體元件的各端子分別連接；及電極焊盤，該電極焊盤與所述布線圖案連接，且用于連接形成在不同于所述半導(dǎo)體基板的其它基板上的信號(hào)輸入輸出電路，其特征在于，所述半導(dǎo)體芯片還包括并聯(lián)布線圖案，該并聯(lián)布線圖案在所述半導(dǎo)體元件的至少一個(gè)端子端與所述布線圖案連接；及電抗電路連接用電極焊盤，該電抗電路連接用電極焊盤與所述并聯(lián)布線圖案連接，且用于電連接與所述信號(hào)輸入輸出電路分開形成于所述其它基板上的電抗電路。
2. 如權(quán)利要求l所述的半導(dǎo)體芯片，其特征在于，在所述半導(dǎo)體基板上，形成有單個(gè)二極管、或?qū)O性相互不同的兩個(gè)二極 管并聯(lián)連接而成的反向并聯(lián)二極管對等二端子半導(dǎo)體元件。
3. 如權(quán)利要求l所述的半導(dǎo)體芯片，其特征在于，在所述半導(dǎo)體基板上，形成有場效應(yīng)晶體管、雙極型晶體管等三端子半導(dǎo) 體元件。
4. 一種高頻電路，其組成部分包括半導(dǎo)體芯片，該半導(dǎo)體芯片設(shè)于至少形成有一個(gè)半導(dǎo)體元件的半導(dǎo)體基板 上，具有與該半導(dǎo)體元件的各端子分別連接的布線圖案及與該布線圖案連接的電極焊盤；及信號(hào)輸入輸出電路，該信號(hào)輸入輸出電路形成在不同于所述半導(dǎo)體基板的其它基板上，且與所述電極焊盤電連接，并向所述半導(dǎo)體元件輸入輸出高頻信號(hào)，其特征在于，所述半導(dǎo)體芯片包括并聯(lián)布線圖案，該并聯(lián)布線圖案在所述半導(dǎo)體元件的至少一個(gè)端子端與所 述布線圖案連接；及電抗電路連接用電極焊盤，該電抗電路連接用電極焊盤與所述并聯(lián)布線圖 案連接，且用于電連接與所述信號(hào)輸入輸出電路分開形成于所述其它基板上的 電抗電路，所述高頻電路還包括電抗電路，該電抗電路與所述電抗電路連接用電極焊 盤電連接，且與所述信號(hào)輸入輸出電路分開形成于所述其它基板上。
5. 如權(quán)利要求4所述的高頻電路，其特征在于，在所述半導(dǎo)體基板上，形成有將極性相互不同的兩個(gè)二極管并聯(lián)連接而成 的反向并聯(lián)二極管對(APDP)， 所述信號(hào)輸入輸出電路包括-輸入輸出LO信號(hào)的LO信號(hào)輸入輸出電路； 輸入RF信號(hào)的RF信號(hào)輸入電路；及將由所述LO信號(hào)和所述RF信號(hào)所生成的IF信號(hào)進(jìn)行分波并輸出的IF信號(hào)輸入輸出電路，所述并聯(lián)布線圖案具有分別形成于所述APDP的一端側(cè)及另一端側(cè)的第 一、第二兩個(gè)并聯(lián)布線圖案，所述電抗電路連接用電極焊盤具有分別與所述第一、第二并聯(lián)布線圖案電 連接的第一、第二兩個(gè)電抗電路連接用電極焊盤，所述電抗電路包括.-LO分波短截線，該LO分波短截線與所述第一電抗電路連接用電極焊盤 連接，在所述APDP的一端能使RF信號(hào)通過，另一方面使所述LO信號(hào)短路；及RF分波短截線，該RF分波短截線與所述第二電抗電路連接用電極焊盤連 接，在所述APDP的另一端能使所述LO信號(hào)通過，另一方面使所述RF信號(hào) 短路，從而所述高頻電路作為偶次高次諧波混頻器進(jìn)行動(dòng)作。
6. 如權(quán)利要求5所述的高頻電路，其特征在于，所述LO分波短截線的長度被設(shè)定成使得在所述APDP的一端所述LO信 號(hào)成為短路那樣的長度，并且所述RF分波短截線的長度被設(shè)定成使得在所述 APDP的另一端所述RF信號(hào)成為短路那樣的長度。
7. 如權(quán)利要求4所述的高頻電路，其特征在于，在所述半導(dǎo)體基板上，形成有場效應(yīng)晶體管、雙極型晶體管等三端子半導(dǎo) 體元件，所述信號(hào)輸入輸出電路包括連接至與所述三端子元件的第一端子連接的電極焊盤、由以預(yù)定的信號(hào)頻 率進(jìn)行諧振的諧振器和對于預(yù)定的信號(hào)頻率滿足振蕩相位條件的相位線路構(gòu) 成的諧振電路及向該第一端子供給動(dòng)作電壓的電壓供給電路；連接至與所述三端子元件的第二端子連接的電極焊盤、將從該第二端子輸 出的信號(hào)引導(dǎo)至輸出端的輸出電路及向該第二端子供給動(dòng)作電壓的電壓供給 電路；及前端短路電路，該前端短路電路連接至與所述三端子元件的第三端子連接 的電極焊盤，并具有在該第三端子輸入輸出的輸入輸出信號(hào)的有效波長的約 1/4至約1/2的長度，所述電抗電路包括前端開路電路，該前端開路電路連接至與所述三端子元 件的第二端子連接的電抗電路連接用電極焊盤，并具有在該第二端子輸入輸出 的輸入輸出信號(hào)的有效波長的約1/4的長度，從而所述高頻電路作為振蕩器進(jìn)行動(dòng)作。
8. 如權(quán)利要求7所述的高頻電路，其特征在于，所述前端開路電路的長度被設(shè)定成使得在所述三端子元件的第二端子端 對于所述信號(hào)頻率成為基本短路那樣的長度，并且所述前端短路電路的長度被 設(shè)定成具有下述電感那樣的長度，該電感使得從所述諧振電路側(cè)看所述三端子 元件的第一端子側(cè)時(shí)的反射增益成為1以上。
9. 如權(quán)利要求4所述的高頻電路，其特征在于，在所述半導(dǎo)體基板上，形成有場效應(yīng)晶體管、雙極型晶體管等三端子半導(dǎo) 體元件，所述信號(hào)輸入輸出電路包括連接至與所述三端子元件的第一端子連接的電極焊盤的、輸入電路及向該 第一端子供給動(dòng)作電壓的電壓供給電路，所述輸入電路起到作為輸入信號(hào)的基本信號(hào)頻率的匹配電路的作用；連接至與所述三端子元件的第二端子連接的電極焊盤的、輸出電路及向該 第二端子供給動(dòng)作電壓的電壓供給電路，所述輸出電路起到作為所述基本信號(hào)頻率的偶數(shù)倍的信號(hào)頻率的匹配電路的作用；及連接至與所述三端子元件的第三端子連接的電極焊盤、并使DC及高頻帶 的信號(hào)接地的短路電路，所述電抗電路包括前端開路電路，該前端開路電路連接至與所述三端子元 件的第二端子連接的電抗電路連接用電極焊盤，并具有該第二端子上的所述基 本信號(hào)頻率的有效波長的1/4的長度，從而所述高頻電路作為偶數(shù)倍倍增器進(jìn)行動(dòng)作。
10.如權(quán)利要求9所述的高頻電路，其特征在于，所述前端開路電路的長度被設(shè)定成使得在所述三端子元件的第二端子端 所述基本信號(hào)頻率成為短路那樣的長度。
全文摘要
本發(fā)明提供一種能使與芯片端連接的反射電路、分波電路、匹配電路等充分地起作用的半導(dǎo)體芯片。該半導(dǎo)體芯片設(shè)于至少形成有一個(gè)半導(dǎo)體元件(11)的半導(dǎo)體基板上，具有布線圖案(12、14)，該布線圖案(12、14)與半導(dǎo)體元件(11)的各端子分別連接；及電極焊盤(13、15)，該電極焊盤(13、15)與布線圖案(12、14)連接，且用于連接形成在不同于半導(dǎo)體基板的其它基板上的信號(hào)輸入輸出電路，其中，該半導(dǎo)體芯片還包括并聯(lián)布線圖案(16、18)，該并聯(lián)布線圖案(16、18)在半導(dǎo)體元件的至少一個(gè)端子端與布線圖案(12、14)連接；及電抗電路連接用電極焊盤(17、19)，該電抗電路連接用電極焊盤(17、19)與并聯(lián)布線圖案(16、18)連接，且用于電連接與信號(hào)輸入輸出電路分開形成于其它基板上的電抗電路。
文檔編號(hào)H03D7/02GK101641861SQ200780052489
公開日2010年2月3日 申請日期2007年11月15日 優(yōu)先權(quán)日2007年3月30日
發(fā)明者北村洋一, 川上憲司, 金谷康, 鈴木拓也 申請人:三菱電機(jī)株式會(huì)社