專利名稱：采用比特位對處理的用于多級交織方案的解交織器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及通信裝置，尤其涉及一種用于通信裝置的解交織器。
背景技術(shù)：
交織技術(shù)通常被用在通信系統(tǒng)中來防止傳輸受到突發(fā)錯誤的影 響。突發(fā)錯誤將導(dǎo)致若干連續(xù)的比特位被錯誤地接收，而傳輸?shù)钠溆?比特位被成功接收。
在發(fā)送之前得到用于數(shù)據(jù)的數(shù)據(jù)校正比特位，接收器用這些數(shù) 據(jù)校正比特位來檢測該數(shù)據(jù)是否己被成功接收、以及被錯誤接收的比 特位是否能被校正。在每一個將要被發(fā)送的符號中，只能校正確定數(shù) 目的錯誤比特位。因此，交織被用于在傳送中針對每個符號來擴展比 特位。因此，如果出現(xiàn)突發(fā)錯誤，只影響每個符號的少量比特位，因 此接收器能夠使用數(shù)據(jù)校正比特位來校正所接收到的符號。
在例如無線通信標(biāo)準(zhǔn)的多個己確立的標(biāo)準(zhǔn)中，使用的是塊交織， 這是因為塊交織易于實施并且可直接實施。但是，隨著在節(jié)點之間的 數(shù)據(jù)速率和距離的增加，進行嵌套交織或級聯(lián)交織的方案變得越發(fā)重 要。把用于這種先進交織方案的解交織器直接映射到硬件通常是次最 佳的做法，所以，可采用不同的優(yōu)化技術(shù)來節(jié)省硅片面積并降低功耗。
由多頻帶OFDM聯(lián)盟(MultiBand OFDM Alliance)發(fā)起的"多 頻帶 OFDM物理層規(guī)范(MultiBand OFDM Physical Layer Specification)，，發(fā)布1.0版建議了 一種三級交織方案。在第一級中， 使用符號交織來在若干(通常6個)連續(xù)的OFDM符號上使比特位發(fā)生 序列改變，以便在一個頻帶組中開拓頻率分集。在第二級中，使用音 調(diào)內(nèi)(intra-tone)交織來在一個OFDM符號之內(nèi)的數(shù)據(jù)子載波(幾個 音調(diào))上使比特位發(fā)生序列改變，以便在子載波上開拓頻率分集。在 第三級中，使用符號內(nèi)(intra-symbol)循環(huán)移位來在連續(xù)的OFDM符號中對比特位循環(huán)地做確定量的移位。
圖1示出了根據(jù)上述方案的一種交織器的框圖。交織器2包括 串聯(lián)的符號交織單元4、音調(diào)交織單元6和循環(huán)移位單元8。符號交
織單元4接收輸入的比特位(U(i))，對該比特位進行操作并輸出比特 位(S(i))。音調(diào)交織單元6接收該比特位(S(i"，對該比特位進行操作 并輸出比特位(V(i"。循環(huán)移位單元8接收該比特位(V(i"，對該比 特位進行操作并輸出比特位(B(i))。
由符號交織單元4執(zhí)行的符號交織操作包括把編碼的比特位分 成大小為6NcBPs個編碼的比特位的數(shù)據(jù)塊的步驟，其中該NcBPs是每 一個符號的編碼的比特位的數(shù)量，因此該6NcBPs對應(yīng)于6個OFDM 符號。隨后使用6Ncbps乘6/NTDs大小的數(shù)據(jù)塊交織器來改變每一組 編碼比特位的順序，其中NTDS是時間擴展因數(shù)。序列(U(i))和(S(i)〉 分別表示符號交織單元4的輸入和輸出比特位，其中i=0，...， NCBP6S-1，并且NcBP6s是在6個符號中的編碼的比特位的數(shù)目。由下 列公式給出此單元的輸入-輸出關(guān)系
<formula>formula see original document page 6</formula>
其中Floor(x)是一個函數(shù)，其返回小于或等于它的自變量值的最 大整數(shù)值；Mod(x,y)是取模數(shù)運算符，當(dāng)y除以x時，其返回非負(fù)的 整數(shù)余數(shù)。
使用大小為NTintX10的一個規(guī)則數(shù)據(jù)塊交織器， 一起改變被一 起分組成大小為NCBP6S比特位的數(shù)據(jù)塊的符號交織單元4的輸出比 特位的順序，其中NTint=NCBPS/10。序列(S(i"和(V(i"分別表示音調(diào) 數(shù)據(jù)塊交織器單元6的輸入和輸出比特位，其中1=0， ...， NCBP6S-1。 由下列公式給出此單元的輸入-輸出關(guān)系
<formula>formula see original document page 6</formula>音調(diào)交織單元6的輸出通過符號內(nèi)循環(huán)移位單元8來傳遞。序
歹iJ(V(i"和(B(i"分別表示循環(huán)移位單元8的輸入和輸出比特位，其
中i=0， ...， NCBP6S-1。由下列公式給出該循環(huán)移位單元8的輸出
B(i)=V[m(i)xNCBPS+mod(i+m(i)xNcyc,NCBPS)] ( 3)
其中m(i)=Floor(i/NCBPS)，并且i=0， ...， NCBP6S-1。 美國專利公開2005/0152327披露了 一種根據(jù)上述三級交織方案 的用于超寬帶個人接入網(wǎng)絡(luò)的多頻帶OFDM收發(fā)器的交織器。此文 獻還描述了一種解交織器，由級聯(lián)的循環(huán)解移位單元、音調(diào)解交織單 元和符號解交織單元三個模塊構(gòu)成，該解交織器的硅片面積的代價 高，并且不可按比例縮小。

發(fā)明內(nèi)容
本發(fā)明的一個目的是提供一種用于無線通信裝置的解交織器， 其實現(xiàn)簡單且廉價。
根據(jù)本發(fā)明的第一方面，提供了一種解交織器，用于解交織表 示已使用多級交織方案交織的多個符號的數(shù)據(jù)比特位流，該解交織器
包括預(yù)處理裝置，用于將該數(shù)據(jù)比特位流中的數(shù)據(jù)比特位排序成對， 使得在數(shù)據(jù)比特位對中的數(shù)據(jù)比特位是來自一個符號的連續(xù)數(shù)據(jù)比 特位；至少一個存儲器，用于存儲成對的數(shù)據(jù)比特位，使得每一對數(shù) 據(jù)比特位均被存儲在該存儲器中的各自的位置上；和用于該至少一個 存儲器的一個讀與寫地址產(chǎn)生器，該讀與寫地址產(chǎn)生器被用于確定所 述至少一個存儲器中的將要存儲數(shù)據(jù)比特位對的地址，并且確定所述 至少一個存儲器中將要從其中讀出數(shù)據(jù)比特位對的地址。
根據(jù)本發(fā)明的第二方面，提供了一種用在超寬帶系統(tǒng)中的裝置， 該裝置包括如上所述的解交織器。
根據(jù)本發(fā)明的第三方面，提供了一種用于接收表示多個符號的 數(shù)據(jù)比特位流的通信裝置，該裝置包括如上所述的解交織器。
從以下描述的實施例中，本發(fā)明的這些及其他方面將是顯然的，并且參照這些實施例來闡述本發(fā)明的這些及其他方面。


現(xiàn)參考下列附圖僅通過示例的方式描述本發(fā)明，附圖中 圖1是傳統(tǒng)三級交織器的框圖2是示出用在交織器中的數(shù)據(jù)-速率相關(guān)參數(shù)的表格；
圖3(a)、圖3(b)和圖3(c)示出解交織器針對不同值 的初始輸出地址；
圖4(a)、圖4(b)和圖4(c)示出解交織器針對不同^Wv—(y/ e值 的初始輸出地址中的符號比特位；
圖5是用于根據(jù)本發(fā)明的一個解交織器的結(jié)構(gòu)框圖6示出了根據(jù)本發(fā)明的符號內(nèi)預(yù)處理單元的框圖7(a)至圖7(g)示出當(dāng)(y戶el時預(yù)處理單元的操作； 圖8(a)至圖8(f)示出當(dāng)t/e/ "_0^e=2時預(yù)處理單元的操作； 圖9(a)至圖9(g)示出當(dāng)&/""_0^e=3時預(yù)處理單元的操作； 圖10是示出根據(jù)本發(fā)明的讀/寫地址產(chǎn)生器的操作的流程圖； 圖11是說明根據(jù)本發(fā)明的針對^pe、 outer—cnt以及符號
下標(biāo)的各種組合的pref—en值；
圖12是根據(jù)本發(fā)明的符號間(inter-symbol)后續(xù)處理單元的框
圖；以及
圖13(a)-圖(d)示出根據(jù)本發(fā)明的符號間后續(xù)處理單元的操作。
具體實施例方式
雖然本發(fā)明將參考根據(jù)來自上述多頻帶OFDM聯(lián)盟的"多頻帶 OFDM物理層規(guī)范"的超寬帶網(wǎng)絡(luò)進行描述，但將理解到，本發(fā)明適 用于其中使用多級交織的其它通信網(wǎng)絡(luò)。
在本發(fā)明的下列描述中，假設(shè)將被發(fā)送的數(shù)據(jù)已被利用參考圖1 和公式(l)、 (2)和(3)時描述過的三級交織方案交織過，數(shù)據(jù)是在6個 符號、或3個符號(上述公式被相應(yīng)地修正)上交織的。
在示例的網(wǎng)絡(luò)中，存在能被使用的9個可能的數(shù)據(jù)速率 39.4Mb/s、 53.3Mb/s、 80Mb/s、 106.7Mb/s、 160Mb/s、 200Mb/s、 320Mb/s、用于數(shù)據(jù)包頭的數(shù)據(jù)
速率。使用在上述交織方案中的參數(shù)NTDs、 NTint、 Neyc和Ncbps完全
取決于在進行交織時使用的數(shù)據(jù)速率。圖2是表示針對參數(shù)的示例值 的表格。
己經(jīng)認(rèn)識到，從交織器輸出的符號數(shù)據(jù)比特位的次序可根據(jù)該 交織器用來交織數(shù)據(jù)比特位流的數(shù)據(jù)速率和其它參數(shù)而被分類為3 個主要類型。因此，根據(jù)本發(fā)明定義一個新的參數(shù)^/w"一0^e，并且 ^/Wv一(ype的值基于被用來發(fā)送該數(shù)據(jù)流的數(shù)據(jù)速率。當(dāng)數(shù)據(jù)速率是 39.4Mb/s、 53.3Mb/s以及80Mb/s時，參數(shù)t/e/Wv—具有的值是1， 當(dāng)數(shù)據(jù)速率是106.7Mb/s、160Mb/s、以及200Mb/s時，參數(shù)d"V^—(ype 具有的值是2，當(dāng)數(shù)據(jù)速率是320Mb/s、 400Mb/s、以及480Mb/s時， 參數(shù)具有的值是3。圖2示出了 ^/Wv一0^e的值。
用在發(fā)送器進行的交織中的符號數(shù)被表示為M，并且針對小于 200Mb/s的數(shù)據(jù)速率來說具有值M=0，…，2，而針對大于320Mb/s 的數(shù)據(jù)速率來說具有值MK)， ...， 5(M值的范圍也在圖2的表格中示 出)。假設(shè)以一種連續(xù)方式將輸入數(shù)據(jù)寫入解交織器結(jié)構(gòu)中，則來自 第M個符號的軟比特位(soft bit)將被寫入地址N*M至N*(M+1)-1， 其中N=NCBPS。
圖3(a)、圖3(b)、圖3(c)、圖4(a)、圖4(b)和圖4(c)示出了針對 不同的(ype值在一個解交織器處接收到的交織符號比特位的 自然次序。具體地說，圖3(a)、圖3(b)和圖3(c)分別示出了針對 &Wv—0^e=l、 2和3的數(shù)據(jù)比特位的次序以及數(shù)據(jù)比特位如何虛擬 地存儲在解交織器的存儲器中。第M個符號的第m個比特位被表示 為symM,m。圖4(a)、圖4(b)和圖4(c)示出了在虛擬存儲器地址中的數(shù) 據(jù)比特位的次序。
在一個優(yōu)選實施例中，通過除2將虛擬地址映射至一個物理地 址，兩個數(shù)據(jù)比特位可被存儲在一個物理存儲器位置中。
能夠從圖3(a)、 3(b)和3(c)中看到，輸出地址中有三種模式。
(i)第一模式為來自每一符號的數(shù)據(jù)被以循環(huán)方式輸出。例如， 輸出將是sym。，m、 sym!,m、 sym2，m、 sym0,m+1、 sym, — 、 sym2—等。
9這是由于在發(fā)送器中的符號交織單元4的緣故。
(ii) 如果從第一輸出地址開始將來自同一個符號的兩個連續(xù)的 輸出地址分組在一起，則能夠看出針對大部分的組，對于39.4Mb/S、
53.3Mb/s和80Mb/s的數(shù)據(jù)速率來說，地址間隙是10，而對于大于 80Mb/s的數(shù)據(jù)速率來說，地址間隙是20。例如，圖3(a)中的syrnM 和sym(u之間的地址間隙是10。這是由于發(fā)射機中的符號內(nèi)音調(diào)交 織塊6的緣故。
(iii) 在(ii)中描述的模式可能偶然被中斷，但在這些情況中，可 用另一模式。在此，兩個連續(xù)的取樣具有的下標(biāo)為m,(m+gap)-M*N。 圖3(b)示出了這種情況，其中兩個連續(xù)的數(shù)據(jù)比特位的地址是 588(sym2,6)和408(sym2,7)。這是由于在發(fā)送器中的循環(huán)移位單元8的 緣故。
作為上述考量的結(jié)果，提供圖5所示的解交織器10。解交織器 IO包括一個符號內(nèi)預(yù)處理單元12，該預(yù)處理單元12通過把數(shù)據(jù)流重 新排序成段落(ii)中的模式來預(yù)處理輸入的交織數(shù)據(jù)流。該符號內(nèi)預(yù) 處理單元12具有到多路分解器14的輸出端，多路分解器14把經(jīng)預(yù) 處理的數(shù)據(jù)流有選擇地輸出到第一存儲器16或第二存儲器18。在一 個最佳實施例中，該第一和第二存儲器16、 18可以是雙端口隨機存 取存儲器。讀/寫地址產(chǎn)生器20確定在第一和第二存儲器16、 18中 的將要寫入或從其讀出數(shù)據(jù)的位置。多路復(fù)用器22連接到所述第一 和第二存儲器16、 18的輸出端，有選擇地把存儲器16、 18之一的輸 出傳送至符號間后續(xù)處理單元24。該符號間后續(xù)處理單元24把從多 路復(fù)用器22所選擇的各個存儲器16或18接收到的數(shù)據(jù)重新排序為 圖3(a)或圖3(c)中的模式。此種結(jié)構(gòu)使得可以同時執(zhí)行符號和比特位 的解交織。
解交織器IO優(yōu)選地包括控制裝置，該控制裝置根據(jù)包數(shù)據(jù)的包 頭中的數(shù)據(jù)速率的指示來確定用于輸入傳輸?shù)腲&fv—0^e的值。在 某些實施例中，此包頭是PLCP包頭。
任何時候都是存儲器16或18的一個負(fù)責(zé)寫入在輸入數(shù)據(jù)流中 接收到的軟比特位，而另一個負(fù)責(zé)讀出存儲在其中的軟比特位。在6
10個OFDM符號周期之后，存儲器16、 18交換任務(wù)。在一個最佳實施 例中，其中每一存儲位置都存儲兩個數(shù)據(jù)比特位，存儲器16、 18的 每一個都有3申NcBps個存儲器位置， 一個位置用于6個符號中的一對 數(shù)據(jù)比特位。
圖6示出了根據(jù)本發(fā)明的符號內(nèi)預(yù)處理單元12的框圖。單元12 包括三個寄存器陣列第一主寄存器陣列26、第二主寄存器陣列28 和專用寄存器陣列30。第一和第二主寄存器陣列26、 28具有標(biāo)記為 Ro至R19的二十個寄存器位置。專用寄存器陣列30具有標(biāo)記為Ro 至R9的十個寄存器位置。預(yù)處理單元12還包括多路分解器32，用 于在預(yù)處理單元12的輸入端接收數(shù)據(jù)流，并有選擇地把該數(shù)據(jù)流輸 出到寄存器陣列26、 28或30之一。單元12還包括多路復(fù)用器34， 用于輸出來自所選的寄存器陣列26、 28和30之一的數(shù)據(jù)。
符號內(nèi)預(yù)處理單元12具有三種不同操作模式，每種操作模式針 對 一 個Je/""—的可能值。由于頻域去擴展的緣故，當(dāng) 0^e=l時，每一時鐘周期都會把兩個軟數(shù)據(jù)比特位輸入到該預(yù) 處理單元12中。由于解交織器是并行設(shè)計，當(dāng)(ype=2或3時， 每一時鐘周期都會把四個軟比特輸入到該預(yù)處理單元12中。
圖7(a)至圖7(g)示出了當(dāng)t/e/Wv一(y;7fl時該預(yù)處理單元的操作。 當(dāng)(ype=l時，僅第一主寄存器陣列26被用于處理輸入數(shù)據(jù)流。 因此多路分解器32被控制成將該輸入數(shù)據(jù)流直接送到第一主寄存器 陣列26，并且多路復(fù)用器34被控制成選擇第一主寄存器陣列26用 于預(yù)處理單元12的輸出。當(dāng)&/Wv—(y/ e=l時，不使用第二主寄存器 陣列28和專用寄存器陣列30。
如上所述，符號內(nèi)預(yù)處理單元12處理輸入數(shù)據(jù)流并根據(jù)上述段 落(ii)中描述的模式來輸出該數(shù)據(jù)比特位。S卩，單元12把數(shù)據(jù)流分組 為下標(biāo)以IO相隔的比特位對。
圖7(a)-圖7(g)均示出了在單個時鐘周期結(jié)束時該寄存器26的狀 態(tài)。上述示出的寄存器26是將在下一時鐘周期中被接收的數(shù)據(jù)比特 位對dxdx+1。寄存器26下面示出的數(shù)據(jù)比特位對dydy+,。是在由該圖 表示的時鐘周期期間從寄存器26輸出的數(shù)據(jù)比特位。圖7(a)表明，表示為d。至d9的前十個數(shù)據(jù)比特位己被分別存儲
在寄存器26的位置Ro至119中。在下一時鐘周期中，將接收數(shù)據(jù)比 特位(11()和dn。應(yīng)該注意，當(dāng)(ype=l時，不使用寄存器位置 Rio至R19。
寄存器26的操作遵循一個模式，以該模式重復(fù)每二十個數(shù)據(jù)比 特位的接收操作，或換句話說每十個時鐘周期重復(fù)該模式操作。
每次在該模式的前五個時鐘周期中，當(dāng)以寄存器26接收新的一 對數(shù)據(jù)比特位時，將先前存儲在該寄存器26中的一個數(shù)據(jù)比特位與 該寄存器的該數(shù)據(jù)比特位對的第一個數(shù)據(jù)一起直接讀出。這一數(shù)據(jù)比 特位的下標(biāo)將下標(biāo)比輸入數(shù)據(jù)對中的第一數(shù)據(jù)比特位小10。在該數(shù) 據(jù)對中的另一數(shù)據(jù)位被讀到該寄存器26中的一個空寄存器位置。
所以如圖7(b)所示，輸入數(shù)據(jù)比特位d1Q與存儲在寄存器位置 Ro的數(shù)據(jù)比特位do—起被直接讀出寄存器26。寄存器位置R,中的 數(shù)據(jù)比特位A被移到寄存器位置RQ，并且輸入數(shù)據(jù)比特位dH被存 儲在寄存器位置Ri中。做為選擇方案(但沒示出)，數(shù)據(jù)比特位d,可 保持在寄存器位置Ri中，并且輸入數(shù)據(jù)比特位du可被存儲在寄存器 位置R()中。無論哪種情況，下標(biāo)相隔10的一個數(shù)據(jù)比特位對總是經(jīng) 過多路復(fù)用器34和多路分解器14從寄存器26輸出到第一或第二存 儲器16、 18之一。在寄存器26中，數(shù)據(jù)比特位山和du現(xiàn)已被存儲 在相鄰的寄存器位置中。
在圖7(c)中，數(shù)據(jù)比特位(112{113被寄存器26接收。數(shù)據(jù)比特位
(112與存儲在寄存器位置R2的數(shù)據(jù)比特位d2—起被直接讀出寄存器
26。數(shù)據(jù)比特位(13移到寄存器位置R2，并且輸入數(shù)據(jù)比特位(113被 存儲在相鄰的寄存器位置R3中。
如圖7(d)所示，在模式的前五個循環(huán)之后，每一對連續(xù)的寄存 器位置具有各自的數(shù)據(jù)比特位對存儲在其中，數(shù)據(jù)比特位對具有以 IO相隔的下標(biāo)。因此，寄存器位置R6和R7具有數(shù)據(jù)比特位(17和 (117存儲在其中，以此類推。
在該模式的最后五個時鐘周期中，存儲在連續(xù)寄存器位置中的 數(shù)據(jù)比特位對被讀出寄存器26，并且輸入數(shù)據(jù)比特位的兩個比特位都被存儲在空出的寄存器位置中。
因此，在圖7(e)中，連續(xù)寄存器位置R。和Ri中的數(shù)據(jù)比特位 (^和du被分別讀出寄存器26而到該第一或第二 RAM16、 18之一， 并且該輸入的數(shù)據(jù)比特位對(12()和(121被存儲在新空出來的寄存器位 置Ro和R,中。這一處理的繼續(xù)在圖7(f)中示出。
圖7(g)示出了在該模式的第十時鐘周期之后的寄存器26的狀 態(tài)。因此，連續(xù)的數(shù)據(jù)比特位(12()至d29己被存儲在分別的寄存器位 置Ro至R9中，并且數(shù)據(jù)比特位d。至d9均已與一個下標(biāo)大IO的相應(yīng) 數(shù)據(jù)比特位一起被讀出該寄存器26。能夠看出圖7(a)的寄存器26的 狀態(tài)對應(yīng)于圖7(g)中寄存器26的狀態(tài)。因此，輸入數(shù)據(jù)流的剩余部 分重復(fù)這種十個時鐘周期的模式。
圖8(a)至圖8(f)示出了當(dāng) ，e=2時的預(yù)處理單元12的操 作。如當(dāng)&/Wv—時那樣，僅該第一主寄存器陣列26被用于處 理輸入數(shù)據(jù)流。當(dāng)c^&"—0;/^=2時，不使用該第二主寄存器陣列28 和專用寄存器陣列30。
如上所述，該符號內(nèi)預(yù)處理單元12處理輸入數(shù)據(jù)流并根據(jù)上述 段落(ii)中描述的模式來輸出該數(shù)據(jù)比特位。因此，該單元12把數(shù)據(jù) 流分組為比特位的數(shù)據(jù)對，其下標(biāo)相隔20。
當(dāng)(ype=2時，為了減少為了說明預(yù)處理單元12的操作所 需的附圖數(shù)目，圖8(a)-圖8(f)均示出在一個時鐘周期結(jié)束時的寄存器 26的狀態(tài)。當(dāng)解交織器10并行設(shè)計時(這將允許時鐘速度被降低， 例如從528MHz降低至264MHz)，每一個時鐘周期都將有四個軟數(shù) 據(jù)比特位被輸入到預(yù)處理單元12，并且寄存器26上方示出的是將在 下一時鐘周期中被接收的兩個數(shù)據(jù)比特位對dxdx+1dx+2dx+3。示出在寄
存器26下方的數(shù)據(jù)比特位dydy + 2。dy+2dy + 22的兩個數(shù)據(jù)對是在由該圖
所表示的時鐘周期期間從寄存器2 6輸出的數(shù)據(jù)比特位。
圖8(a)表明，表示為do至d^的前二十個數(shù)據(jù)比特位已被分別存
儲在寄存器26的位置Ro至R^中。在下一時鐘周期中，將接收數(shù)據(jù)
比特位d20、 d21、 d2Jd23。
如同在deintv—type=l時那樣，寄存器26的操作遵循一個設(shè)置的模式，每接收四十個數(shù)據(jù)比特位重復(fù)一次該模式，即換句話說，以 每十個時鐘周期重復(fù)該模式。
每次在該模式的前五個時鐘周期中，當(dāng)以寄存器26接收新的四
個數(shù)據(jù)比特位時，將先前存儲在該寄存器26中的兩個數(shù)據(jù)比特位與
該寄存器的四個數(shù)據(jù)比特位的數(shù)據(jù)對的第一個和第三個數(shù)據(jù)一起直 接讀出。這些數(shù)據(jù)比特位的下標(biāo)將比輸入的四個數(shù)據(jù)比特位中的第一
和第三數(shù)據(jù)比特位小20。該四個數(shù)據(jù)比特位中的其它兩個數(shù)據(jù)比特 位被讀到寄存器26中的空寄存器位置。
如圖8(b)所示，輸入數(shù)據(jù)比特位(12。和(122被分別與存儲在寄存 器分別位置R()和R2的數(shù)據(jù)比特位do和d2—起直接讀出寄存器26。 分別的寄存器位置&和R3中的數(shù)據(jù)比特位d,和d3被移到寄存器位 置Ro和R2，并且把輸入數(shù)據(jù)比特位(121和d23分別存儲在寄存器位置
R,和R3中。做為選擇(但沒示出)，數(shù)據(jù)比特位d,和ds可分別保留在 寄存器位置和R3中，而輸入數(shù)據(jù)比特位d21和d23能被分別存儲在 寄存器位置Ro和R2中。無論哪種情況，下標(biāo)相隔20的兩個數(shù)據(jù)比 特位對在每一個時鐘周期都經(jīng)過多路復(fù)用器34和多路分解器14從寄 存器26輸出到第一或第二存儲器16、 18之一。在寄存器26中，數(shù)
據(jù)比特位d!和d21以及(13和d23現(xiàn)已被存儲在相鄰的寄存器位置中。
這一處理的繼續(xù)在圖8(c)中示出。圖8(d)示出在五個時鐘周期后 的寄存器26的狀態(tài)。每一對寄存器位置都具有各自的數(shù)據(jù)比特位對 存儲在其中，這些數(shù)據(jù)比特位的下標(biāo)相隔20。因此，寄存器位置R6
和R7具有數(shù)據(jù)比特位(17和d^存儲在其中，以此類推。
在該模式的最后五個時鐘周期中，存儲在連續(xù)寄存器位置中的
兩個數(shù)據(jù)比特位對被讀出寄存器26，并且輸入數(shù)據(jù)比特位的全部四 個比特位都被存儲在空出的寄存器位置。
因此，在圖8(e)中，連續(xù)寄存器位置Ro和R,中的數(shù)據(jù)比特位 山和d21被分別讀出寄存器26而到達該第一或第二 RAM16、 18之一， 并且該輸入的數(shù)據(jù)比特位對cUo和(141被存儲在新空出來的寄存器位 置Ro和Ri中。當(dāng)寄存器26的狀態(tài)如圖8(f)所示時，將繼續(xù)這一處 理過程，直到該模式中的第十時鐘周期為止。在該模式的第十時鐘周期之后，已在分別的寄存器位置R()至R,9 中存儲了連續(xù)的數(shù)據(jù)比特位d4Q至d59，將數(shù)據(jù)比特位dQ至d19分別與
下標(biāo)大20的相應(yīng)數(shù)據(jù)比特位一起讀出寄存器26。能夠看出圖8(f)中 的寄存器26的狀態(tài)對應(yīng)于圖7(a)中的寄存器26的狀態(tài)。因此，輸入 數(shù)據(jù)流的剩余部分重復(fù)這種二十個時鐘周期的模式。
圖9(a)至圖9(g)示出了當(dāng)&Wv—(y/7e=3時的預(yù)處理單元12的操作。
根據(jù)Wimedia PHY規(guī)范，當(dāng)數(shù)據(jù)速率高于320Mb/s時，即當(dāng) &/""_0^6=3時，使用雙載波調(diào)制。在一個雙載波調(diào)制器中，把兩百 個輸入比特位分為五十個組(每組為四比特位)，在兩個子載波上進 行調(diào)制。在該雙載波解調(diào)器(圖5中沒示出)，也對輸出比特位分組。 根據(jù)包括比特位do、山、d2，…的一個數(shù)據(jù)流，以dQ、 d,、 d5Q、 d51、 d2、 d3…的次序從該雙載波解調(diào)器輸出數(shù)據(jù)流。
如在&/w"_o^e=l或2時那樣，該符號內(nèi)預(yù)處理單元12處理輸 入數(shù)據(jù)流并根據(jù)上述段落(ii)中描述的模式來輸出該數(shù)據(jù)比特位。因 此，該單元12把數(shù)據(jù)流分組為比特位對，其下標(biāo)相隔20。
然而，作為""Wv—(y; e=3時的雙載波解調(diào)器的操作結(jié)果，為了 分組該數(shù)據(jù)比特位所需的處理要比(y;^=l或2所需的處理更 復(fù)雜。因此，符號內(nèi)預(yù)處理單元12使用第一主寄存器陣列26、第二 主寄存器陣列28和專用寄存器陣列30來處理該輸入數(shù)據(jù)流。
當(dāng)&Wv_0;;7e=3時，為了減少為了說明預(yù)處理單元12的操作所 需的附圖數(shù)，圖9(a)-圖9(g)都示出在每十個時鐘周期結(jié)束時的寄存 器26、 28和30的狀態(tài)。示出在寄存器26、 28和30上方的二十個數(shù) 據(jù)比特位對dxdx+1，是每一個時鐘周期將被輸入到預(yù)處理單元12的 四個軟數(shù)據(jù)比特位。由于上面提到的該雙載體解調(diào)器的輸出特性的緣
故，這四十個數(shù)據(jù)比特位將不被連續(xù)編號(即它們將不是dx…d、+4o的
次序)。示出在寄存器26、 28和30下方的二十對數(shù)據(jù)比特位dydy+20 是在由該圖所表示的十個時鐘周期期間從那些寄存器輸出的數(shù)據(jù)比 特位。
圖9(a)示出表示為d()至(119以及(15。至(159的前四十個數(shù)據(jù)比特位，它們己被預(yù)處理單元12接收，并且己由多路分解器32傳遞至第
一主寄存器陣列26、第二寄存器陣列28和專用寄存器陣列30的適 當(dāng)位置。數(shù)據(jù)比特位do至di9已被分別存儲在第一主寄存器陣列26 中的位置Ro至Rw中，數(shù)據(jù)比特位(15()至d59已被分別存儲在第二主 寄存器陣列28中的位置Ro至R9中，并且數(shù)據(jù)比特位(160至d69己被 分別存儲在專用寄存器陣列30中位置Ro至119中。在隨后的十個時 鐘周期中，將接收數(shù)據(jù)比特位d2Q...d39以及d7Q...d89。
如圖9(b)所示，與被存儲在分別偶數(shù)編號的寄存器位置Ro、
R2…R^中的分別具有偶數(shù)下標(biāo)的數(shù)據(jù)比特位d。、 d2…山8—起，具有
偶數(shù)下標(biāo)的d2Q、 (122...<138的輸入數(shù)據(jù)比特位被直接讀出寄存器26。在 分別奇數(shù)編號寄存器位置Ri、 R3…R,9中的具有奇數(shù)下標(biāo)的數(shù)據(jù)比特 位dp d3…di9被移到新的空出的偶數(shù)編號的寄存器位置RQ、 R2、 ...R18 中，并且具有奇數(shù)下標(biāo)的輸入數(shù)據(jù)比特位d21、 (123...(139被存儲在該第 一主寄存器陣列26的分別位置!13...1119中。做為選擇(但是沒示 出)，第一主寄存器陣列26中的具有奇數(shù)下標(biāo)的數(shù)據(jù)比特位可能保留 在其分別的寄存器位置中，并且具有奇數(shù)下標(biāo)的輸入數(shù)據(jù)比特位d2l、
d23…d39可能被存儲在分別偶數(shù)編號的寄存器位置Ro、 R2…Rw中。無
論哪種情況，下標(biāo)相隔20的兩個數(shù)據(jù)比特位對在每一個時鐘周期都 經(jīng)過多路復(fù)用器34和多路分解器14從寄存器26輸出到第一或第二 存儲器16、 18之一。在寄存器26中，每一個數(shù)據(jù)比特位都被存儲成 鄰接其下標(biāo)與該第一數(shù)據(jù)比特位差20的一個數(shù)據(jù)比特位。
除了上述第一主寄存器陣列26的操作之外，與被存儲在寄存器 28中的分別偶數(shù)編號的寄存器位置RQ、尺2...118中的分別的數(shù)據(jù)比特
位d5。、 (152...(158 —起，輸入數(shù)據(jù)比特位d7。、 d72…d78被直接讀出該第
二主寄存器陣列28。在分別奇數(shù)編號的寄存器位置R,、 R:,…R9中的 數(shù)據(jù)比特位dw、 d53、…d59被移到寄存器28中新空出的偶數(shù)編號的 寄存器位置R()、 R2…R8中，并且輸入數(shù)據(jù)比特位d71、 d73、 ...(179被存 儲在分別的位置R" R3…R9中。其余的輸入數(shù)據(jù)比特位d8()、 ...(189被 存儲在第二主寄存器陣列28的寄存器位置R1Q、 ...R19中。
如圖9(c)-圖9(g)所示的繼續(xù)處理，每一個時鐘周期中都有兩個連續(xù)數(shù)據(jù)比特位對被寫入寄存器26、 28或30之一，并且其下標(biāo)差為 20的兩個數(shù)據(jù)比特位對被從寄存器26、 28、或30之一讀出，直到輸 入數(shù)據(jù)流的全部都已被處理為止。應(yīng)該指出，由于解交織器的輸入處 的多個符號之間有間隙，所以圖9(f)和圖9(g)中的指示的寄存器位置 被保持清空，直到當(dāng)前符號的兩百個比特位都被處理過為止。
在一個可選實施例中，在雙載波解調(diào)器之后或之中如果有重新 排序塊，則該數(shù)據(jù)流將能以自然順序(即dQ、山、d2、 d3、 &...的順 序)提供至解交織器。因此，對于符號內(nèi)預(yù)處理單元12來說，不必 要使用第二主寄存器陣列28或?qū)Ｓ眉拇嫫麝嚵?0。相反，預(yù)處理單 元12的操作將如針對t/e/Wv—(y/ f2的圖8(a)-8(f)所示。
如上所述，每一個時鐘周期從符號內(nèi)預(yù)處理單元12輸出的都是 一對數(shù)據(jù)位，當(dāng)&/Wv_0^e=l時，該對數(shù)據(jù)位的下標(biāo)差是10，當(dāng) 07 e=2或3時，該對數(shù)據(jù)位的下標(biāo)差是20。由于該解交織器 10的高吞吐量的要求，以及當(dāng)前存儲器(尤其是CMOS)的存取速度的 限制，所以由預(yù)處理單元12輸出的每一對數(shù)據(jù)比特位都被存儲在該 第一或第二存儲器16、 18之一的單個存儲器地址中。
如上所述，每次，存儲器16、 18之一針對六個符號的一個當(dāng)前 符號集從預(yù)處理單元12接收并存儲數(shù)據(jù)比特位對，同時存儲器16、 18的另一個針對已預(yù)先存儲在該存儲器16、 18中的六個符號的一個 符號集輸出數(shù)據(jù)比特位對。
讀/寫地址產(chǎn)生器20確定在第一和第二存儲器16、 18中的將要 寫入或從其中讀出數(shù)據(jù)的位置。如所述的那樣，讀/寫產(chǎn)生器控制從 符號內(nèi)預(yù)處理單元12接收數(shù)據(jù)比特位對的存儲器16、 18，使得針對 每一個OFDM符號的比特位都被存儲在該存儲器16、18的適當(dāng)?shù)刂贰?br> 當(dāng)&/M"_0^e=l時，根據(jù)下列公式來確定針對第一或第二存儲 器16、 18中的第M個符號中的數(shù)據(jù)比特位dxdx+^的寫地址
2Mod(x,20)+20Floor上+100M (4)
、20 J
其中Mod(x,y)是取模運算符函數(shù)，其當(dāng)y除以x時，其返回非
17負(fù)的整數(shù)余數(shù)，而Floor(z)是底函數(shù)，其返回小于或等于它的自變: 值的最大整數(shù)值。
當(dāng)t/"Wv—0^e=2或3時，根據(jù)下列公式來確定針對第一或第-存儲器16、 18中的第M個符號中的數(shù)據(jù)比特位4dx+2。的寫地址
<formula>formula see original document page 18</formula>
(5)
然而，產(chǎn)生將被讀出的數(shù)據(jù)的讀地址的讀地址發(fā)生器是更復(fù)雜的。
本質(zhì)上說，地址產(chǎn)生器20使用了一種預(yù)取出機制來處理交織器 的第三級中的循環(huán)移位。當(dāng)針對當(dāng)前OFDM符號啟動預(yù)取出處理時， 該對應(yīng)存儲器位置被首先預(yù)取出，并且在傳到符號間后續(xù)處理單元 24之前以通常方式與隨后的數(shù)據(jù)結(jié)合。
同時，不同的地址計數(shù)器(addr0、 addrl、 addr2、 addr3、 addr4、 addr5)被用于促進該讀出地址的產(chǎn)生?；旧?，每個地址計數(shù)器負(fù)責(zé) 一個OFDM符號，該OFDM符號被置于分別的存儲器16、 18中的 一個連續(xù)部分中，并且在通常操作期間，每一地址計數(shù)器都以一個確 定值遞增。 一旦該地址計數(shù)器達到該存儲器部分(即其中存儲了 OFDM符號的該存儲器16、 18的部分)的邊界值，該地址值將在該存 儲器部分之內(nèi)環(huán)繞。該讀出地址產(chǎn)生最好由使用內(nèi)循環(huán)和外循環(huán)的雙 循環(huán)計數(shù)器來控制。當(dāng)內(nèi)循環(huán)計數(shù)inner—cnt達到 一 個確定的閾值時， 其被復(fù)位至零，并且該外層循環(huán)計數(shù)outer—cnt被遞增1。
現(xiàn)將參考圖10詳細(xì)描述該地址產(chǎn)生器20的操作。在步驟101 中，執(zhí)行初始化。將參數(shù)inner—cnt和outer_cnt置零。六個地址計數(shù) 器addr0、 addrl、 addr2、 addr3、 addr4、 addr5，被初始化為零。確 定初始地址值ink—addr0 、 init—addrl 、 init—addr2 、 init—addr3 、 init addr4 、 和init—addr5，這些初始地址值表示其中存儲了針對各個OFDM符號 的數(shù)據(jù)比特位的存儲器16、 18的連續(xù)扇區(qū)中的第一地址。針對每一 OFDM符號設(shè)置參數(shù)pref—en，該參數(shù)指示是否針對該符號啟動預(yù)取 出操作。該參數(shù)pref—en被初始設(shè)置為禁止。在步驟103中，地址計數(shù)器的前三個，addr0、 addrl和addr2， 被分別設(shè)置為起始地址值init—addr0、 init—addrl禾P init—addr2。如果 (y/ e=3，則第四、第五和第六地址計數(shù)器addr3、 addr4、 addr5 被分別設(shè)置為起始地址值init—addr3、 init—addr4、和init—addr5。
在步驟105中，針對其pref—en是高值的每一 OFDM符號來預(yù) 取出一個存儲器位置中的數(shù)據(jù)比特位對。從由適當(dāng)init—addr指示的 地址中獲得這些數(shù)據(jù)比特位。
在步驟107中，分別根據(jù)addr0和addrl的值讀出針對符號0和 1的存儲器位置。
在步驟109中，addr0的值被遞增20，并且如果addrl的現(xiàn)行值 小于180的話，則addrl的值被遞增20。否則，addrl的值被遞減80。
在步驟111中，確定是否de/Wv—(ype=3。如果de/Wv—&pe=l或 2，則處理進入步驟113，在步驟113中根據(jù)addr2的值讀出針對符 號2的存儲器位置。在跟隨步驟113的步驟115中，如果addr2的現(xiàn) 行值小于280，則把addr2的值遞增20，否則addr2的值遞減80。處 理進入步驟117。
在步驟lll，如果確定&&"—0^e=3，則處理進入步驟119，其 中分別根據(jù)addr2、 addr3、 addr4和addr5的值讀出針對符號2、 3、 4 和5的一個存儲器位置。在跟隨步驟119的步驟121中，如果addr2 的現(xiàn)行值小于280，則把addr2的值遞增20，否則addr2的值遞減80。 如果addr3的當(dāng)前值小于380，則addr3的值被遞增20，否則，addr3 的值被遞減80。如果addr4的當(dāng)前值小于480，則addr4的值被遞增 20，否則，addr4的值被遞減80。如果addr5的當(dāng)前值小于580，則 addr5的值被遞增20，否則，addr5的值被遞減80。處理進入步驟117。
在步驟117中，確定inner—cnt的值是否為4。如果inner—cnt的 值不是4，則處理過程進入步驟123，在步驟123中，遞增inner—cnt 的值。在遞增inner—cnt值之后，處理過程返回步驟107，并根據(jù)針 對addrO和addrl的現(xiàn)行值讀出針對符號0和1的存儲器位置。
如果inner_cnt的值為4，則處理過程進入步驟125，其中確定 outer cnt是否為19。如果outer cnt的值是19，則完成針對這六個OFDM符號的處理過程，并且該處理過程返回初始化步驟101，針對 隨后的符號重復(fù)處理過程。如果outer—cnt不是19，則處理進入步驟 127。
在步驟127中，如果de/Wv—0^e=l，貝lj outer—cnt的值遞增1， 并且init—addrO、 init—addrl、 init—addr2的值遞增1 。
如果c/wXv—(y/ e=2，貝lj outer—cnt的值遞土曾2，并且init—addrO、 init—addrl、 init_addr2的值遞增2。
如果&; e=3，貝U outer—cnt的值遞增1 ， 并且init—addrO、 init—addrl 、 init_addr2、 init—addr3、 init一addr4禾口 init—addr5的值遞增 1。
在全部三種情形中，inner—cnt均被置零。
處理隨后轉(zhuǎn)到步驟129，其中基于針對每個OFDM符號的 outer—cnt的現(xiàn)行值來更新pref—en的值。圖11中的表示出了針對 A/Wv—(y/ e、 outer—cnt和當(dāng)前符號的下標(biāo)的各種可能組合的pref en 的值。
在pref一en值已被更新之后，處理返回步驟103，其中地址計數(shù) 器被設(shè)置為分別的init一addr的值。
如上所述，從選擇存儲器16、 18輸出的數(shù)據(jù)比特位通過多路復(fù) 用器22，傳送到符號間后續(xù)處理單元24。圖12是根據(jù)本發(fā)明的后續(xù) 處理單元24的框圖。該符號間后續(xù)處理單元24執(zhí)行符號解交織，以 便反向執(zhí)行圖1所示的符號交織單元4的操作。后續(xù)處理單元24包 括具有分別編號為R()、 Rp ...Rn的十二個位置的寄存器陣列36，以 及用于控制寄存器陣列36的操作的控制器38。
如提到的那樣，兩個數(shù)據(jù)比特位被存儲在存儲器16、 18的各自 的存儲器地址，使得每一時鐘周期都有兩個數(shù)據(jù)比特位從存儲器16、 18之一輸出到后續(xù)處理單元24。由于預(yù)處理單元12的操作，這些數(shù) 據(jù)比特位是來自同一個符號的連續(xù)的數(shù)據(jù)比特位。然而，僅一個軟數(shù) 據(jù)比特位被存儲在寄存器陣列36的每一個寄存器位置中。
后續(xù)處理單元24重新排序這些數(shù)據(jù)比特位對，使得后續(xù)處理塊 的輸出匹配期望的解交織模式(即6/TSF符號以循環(huán)方式輸出其解交織的比特位)，其將是發(fā)射機中提供給交織器2的數(shù)據(jù)比特位的模式。
圖13(a)-圖13(d)示出了根據(jù)本發(fā)明的該符號間后續(xù)處理單元24 的操作。陰影的寄存器位置指示其中存儲了有效數(shù)據(jù)。無陰影的寄存 器位置是可用于接收數(shù)據(jù)的寄存器位置。如圖13(a)所示，數(shù)據(jù)比特 位被寫到寄存器位置Ro、 Ri、 R2和Rs中。
隨后，如圖13(b)所示，伴隨存儲在寄存器位置114和Re中的任 何數(shù)據(jù)比特位一起，讀出寄存器位置Ro和R2中的數(shù)據(jù)比特位。新的 數(shù)據(jù)比特位被寫入到寄存器位置R4、 R5、 Re和R7。要理解到，讀取
存儲在寄存器位置R4和R6中的比特位的操作發(fā)生在把新比特位寫到
那些寄存器位置的操作之前。實際上，這些操作將在同一個處理器時 鐘周期中出現(xiàn)。
隨后，如圖13(c)所示，伴隨存儲在寄存器位置R8和R,。中的任
何數(shù)據(jù)比特位一起，讀出寄存器位置I^和R3中的數(shù)據(jù)比特位。新的
數(shù)據(jù)比特位被寫入到寄存器位置R8、 R9、 Ri。和Ru。
隨后，如圖13(d)所示，在寄存器位置Rs、 R7、 R9和Ru中的數(shù) 據(jù)比特位被讀出該寄存器。按照數(shù)字次序，即按照R5、 R7、 119然后 Ru的次序，存取這些寄存器位置。新的數(shù)據(jù)比特位被寫入到寄存器 位置R(j、 R4、 R2和R3。隨后從圖13(b)開始向前重復(fù)處理。
因此，如能夠從上述后續(xù)處理單元24的操作中看到的那樣，來 自同一個符號的連續(xù)數(shù)據(jù)比特位對被分離以便從解交織器IO輸出。
因此，由于根據(jù)本發(fā)明的解交織器結(jié)構(gòu)使用了寄存器和存儲器 的組合，所以該解交織器簡單、易于設(shè)計和實施。如果用于交織該數(shù) 據(jù)流的方案被以任何方式改進，或如果使用可選的交織方案，則通過 改變寄存器陣列的地址產(chǎn)生部分的操作就能容易地適配該解交織器。 通過修改使用在該解交織器10中的存儲器16、 18的大小，就能容易 地適應(yīng)符號的大小的改變。
如上所述，雖然已經(jīng)描述的本發(fā)明參考了根據(jù)多頻帶OFDM聯(lián) 盟發(fā)布的多頻帶OFDM物理層規(guī)范1.0版的超寬帶網(wǎng)絡(luò)，但本發(fā)明 可應(yīng)用到使用多級交織來保護在兩個裝置間的數(shù)據(jù)通信的任何其它 系統(tǒng)。例如，本發(fā)明還適用于無線、移動和衛(wèi)星通信系統(tǒng)、光和磁-光存儲系統(tǒng)以及硬盤和數(shù)字帶存儲系統(tǒng)。
雖然本發(fā)明已被示出并且以附圖和前面的說明所詳細(xì)描述，但 這種說明以及描述是為了舉例說明或示例而非限制；本發(fā)明不局限于 所公開的實施例。
在實踐請求保護的本發(fā)明的過程中，從附圖、公開內(nèi)容以及所 附的權(quán)利要求書的研究中，本領(lǐng)域技術(shù)人員將能夠理解和實現(xiàn)對公開 實施例的其他變更。在權(quán)利要求中，"包含"并不排除其它單元或步驟， 并且"一個"并不排除多個。單一的處理器或另一單元可以實現(xiàn)該權(quán)利 要求中引用的幾個選項的功能。僅有的事實，即在相互不同的從屬權(quán) 利要求中敘述某些措施被引用，并不表明這些措施的組合不能被用來 提高效果。計算機程序可被存儲/分布在適用的介質(zhì)上，例如連同其 他硬件一起提供或作為其他硬件的一部分提供的光存儲介質(zhì)或固態(tài) 介質(zhì)，但是也可能以其它形式分發(fā)，例如通過互聯(lián)網(wǎng)或其它有線或無 線電信系統(tǒng)分發(fā)。權(quán)利要求中的任何參考符號都不被解釋為對范圍的 限制。
權(quán)利要求
1.一種解交織器，用于對表示已使用多級交織方案交織的多個符號的數(shù)據(jù)比特位流進行解交織，該解交織器包括預(yù)處理裝置，用于將所述數(shù)據(jù)比特位流中的數(shù)據(jù)比特位排序成數(shù)據(jù)比特位對，使得所述數(shù)據(jù)比特位對中的數(shù)據(jù)比特位是來自一個符號的連續(xù)數(shù)據(jù)比特位；至少一個存儲器，用于存儲成對的數(shù)據(jù)比特位，使得每一對數(shù)據(jù)比特位均被存儲在所述存儲器中的各自的位置上；和用于所述至少一個存儲器的讀與寫地址產(chǎn)生器，所述讀與寫地址產(chǎn)生器被用于確定所述至少一個存儲器中的將要存儲數(shù)據(jù)比特位對的地址，并且用于確定所述至少一個存儲器中的將從中讀出數(shù)據(jù)比特位對的地址。
2. 如權(quán)利要求1所述的解交織器，還包括控制裝置，該控制裝 置用于確定數(shù)據(jù)比特位流的數(shù)據(jù)速率，以及用于根據(jù)所確定的數(shù)據(jù)速 率來調(diào)節(jié)所述預(yù)處理裝置和讀與寫地址產(chǎn)生器的操作。
3. 如權(quán)利要求1或2所述的解交織器，其中所述預(yù)處理裝置 包括至少一個寄存器，所述至少一個寄存器受控存儲數(shù)據(jù)比特位流中 的數(shù)據(jù)比特位，以及輸出所述數(shù)據(jù)比特位對。
4. 如權(quán)利要求1、2或3所述的解交織器，還包括后續(xù)處理裝置，該后續(xù)處理裝置用于接收從所述至少一個存儲器中的由所述讀與寫 地址產(chǎn)生器確定的地址輸出的所存儲的數(shù)據(jù)比特位對，并且用于重新 排序數(shù)據(jù)比特位對，使得所述后續(xù)處理裝置的輸出對應(yīng)于解交織的符 號集。
5. 如權(quán)利要求4所述的解交織器，其中所述后續(xù)處理裝置包括 一個寄存器。
6. 如權(quán)利要求5所述的解交織器，其中所述后續(xù)處理裝置中的 所述寄存器包括多個寄存器位置，所述寄存器被用于在連續(xù)的寄存器 位置上存儲所述數(shù)據(jù)比特位對，并以不連續(xù)順序從該數(shù)據(jù)比特位對中 輸出所述數(shù)據(jù)比特位。
7. 如權(quán)利要求4、 5或6之一所述的解交織器，其中所述多級交 織方案中的一級包括符號間交織，并且所述后續(xù)處理裝置被用來對從 所述至少一個存儲器輸出的數(shù)據(jù)比特位執(zhí)行符號間解交織。
8. 如在先權(quán)利要求任何之一所述的解交織器，其中所述至少一 個存儲器包括第一存儲器和第二存儲器，其中所述讀與寫地址產(chǎn)生器 針對來自第一符號集中的存儲在第一存儲器中的數(shù)據(jù)比特位對產(chǎn)生 讀出地址，并且針對來自第二符號集中的將被寫入第二存儲器中的數(shù) 據(jù)比特位對產(chǎn)生寫入地址。
9. 如權(quán)利要求8所述的解交織器，其中當(dāng)來自第一符號集的每一對數(shù)據(jù)比特位均已被從所述第一存儲器中讀出，并且來自所述第二符號集的每一對數(shù)據(jù)比特位均已被寫入所述第二存儲器中時，所述 讀與寫地址產(chǎn)生器針對來自第二符號集中的存儲在所述第二存儲器中的數(shù)據(jù)比特位對產(chǎn)生讀出地址，并且針對來自第三符號集中的將被 寫入所述第一存儲器中的數(shù)據(jù)比特位對產(chǎn)生寫入地址。
10. 如在先權(quán)利要求之一所述的解交織器，其中所述讀與寫地址 產(chǎn)生器包括針對所述多個符號中的每個符號的各自的地址計數(shù)器，用 于指示所述至少一個存儲器中的將從中讀出數(shù)據(jù)比特位對的地址。
11. 如權(quán)利要求IO所述的解交織器，其中所述多級交織方案中 的一級包括循環(huán)移位，并且其中所述讀與寫地址產(chǎn)生器被用于針對一 個符號從所述至少一個存儲器中有選擇地預(yù)先提取一對數(shù)據(jù)比特位，以便與根據(jù)各自的地址計數(shù)器從所述至少一個存儲器讀出一對數(shù)據(jù) 比特位組合。
12. 如在先權(quán)利要求之一所述的解交織器，其中所述解交織器被 用在超寬帶系統(tǒng)中。
13. 如權(quán)利要求12所述的解交織器，其中所述多級交織方案包 括符號交織、符號內(nèi)音調(diào)交織以及符號內(nèi)循環(huán)移位。
14. 一種裝置，使用在超寬帶系統(tǒng)中，其包括如權(quán)利要求12或 13所述的解交織器。
15. —種通信裝置，用于接收表示多個符號的數(shù)據(jù)比特位流，所 述裝置包括權(quán)利要求1至13之一所述的解交織器。
全文摘要
本發(fā)明提供了一種用于無線通信裝置的解交織器(10)，其簡單且易于實施。具體地說，提供了用于對表示已用多級交織方案交織過的多個符號的數(shù)據(jù)比特位流進行解交織的解交織器，該解交織器包括預(yù)處理裝置(12)，用于將數(shù)據(jù)比特位流中的數(shù)據(jù)比特位排序成數(shù)據(jù)比特位對，使得該數(shù)據(jù)比特位對中的數(shù)據(jù)比特位是來自一個符號的連續(xù)數(shù)據(jù)比特位；至少一個存儲器(16，18)，用于存儲成對的數(shù)據(jù)比特位，使得每一對數(shù)據(jù)比特位均被存儲在該存儲器中的各自的位置上；以及用于所述至少一個存儲器的讀與寫地址產(chǎn)生器(20)，該讀與寫地址產(chǎn)生器被用于確定所述至少一個存儲器中的將存儲數(shù)據(jù)比特位對的地址，并且確定將從該至少一個存儲器中讀出數(shù)據(jù)比特位對的地址。
文檔編號H03M13/27GK101517902SQ200780033762
公開日2009年8月26日 申請日期2007年9月10日 優(yōu)先權(quán)日2006年9月12日
發(fā)明者普天巖, 賽格爾·V·薩維茨基 申請人:Nxp股份有限公司