專利名稱：：用于電荷泵壓擺率控制的設(shè)備及方法
技術(shù)領(lǐng)域：
：本發(fā)明涉及一種用于自適應(yīng)地控制使用穩(wěn)壓電荷泵的存儲(chǔ)器裝置中的壓擺率的設(shè)備及方法。特定來說，本發(fā)明涉及通過在編程期間選擇性地控制施加于存儲(chǔ)器裝置的電壓及波形來改善存儲(chǔ)器裝置的可靠性及使用壽命。
背景技術(shù)：
：存儲(chǔ)器裝置(例如，非易失性存儲(chǔ)器)由多個(gè)存儲(chǔ)器單元組成。圖l為常規(guī)存儲(chǔ)器單元100的實(shí)例。存儲(chǔ)器單元100包含接近于氧化物層104的控制柵極102，及浮動(dòng)?xùn)艠O106。福勒-諾德漢(Fowler-Nordheim，F(xiàn)N)隧穿(也稱為場發(fā)射)是用于編程存儲(chǔ)器單元100的過程。在FN隧穿中，經(jīng)由字線108向控制柵極102施加高電壓電平。可使用電荷泵向控制柵極102提供所述高電壓電平，當(dāng)然也可按需要使用任何提供高電壓電平的電路。一旦施加于控制柵極102的電壓電平超過某一閾值電壓電平，F(xiàn)N隧穿注入即隨著電流113從位線110經(jīng)過漏極112流向源極114開始。當(dāng)電流113流經(jīng)浮動(dòng)?xùn)艠O106時(shí)，漏極112及源極114接地。同時(shí)，由于電子注入且陷獲于所述層中，因而浮動(dòng)?xùn)艠O106變成帶負(fù)電荷。帶負(fù)電荷的浮動(dòng)?xùn)艠O106可相依于所需要的實(shí)施方案解釋為二進(jìn)制值0或1。由于存儲(chǔ)器單元IOO為非易失性，因而即使當(dāng)去除所施加的電壓電平時(shí)，所述單元仍保持其經(jīng)編程的狀態(tài)。存儲(chǔ)器裝置的存儲(chǔ)器單元可靠性及使用壽命相依于在FN編程期間(尤其是在FN隧穿注入期間)施加于單元100的高電壓及波形。所施加信號(hào)波形的屬性是其壓擺率。壓擺率是電壓信號(hào)改變的max速率，其通過如下方程式(l)中的關(guān)系來描述壓擺率-max(^).方程式(l)說因此，壓擺率是信號(hào)波形的最高值導(dǎo)數(shù)或斜率。圖2圖解說明用于編程存儲(chǔ)器裝置的常規(guī)信號(hào)波形200的實(shí)例。從電壓電平Vdd204到V應(yīng)208，信號(hào)200具有一恒定壓擺率202。電壓電平Vdd204是電源電壓。電壓電平Vmax208是改變處于FN編程中的存儲(chǔ)器單元100的狀態(tài)所需的高電壓電平。電壓電平V,206是觸發(fā)FN隧穿注入起始的電壓電平且在此情形下可能損害存儲(chǔ)器單元的長期可靠性?，F(xiàn)有技術(shù)的壓擺率202可導(dǎo)致存儲(chǔ)器單元的不必要降級(jí)。因此，存在對(duì)改善存儲(chǔ)器單元的可靠性及使用壽命的需要。
發(fā)明內(nèi)容本文揭示一種用于改善存儲(chǔ)器單元可靠性的設(shè)備及方法。當(dāng)檢測(cè)到福勒-諾德漢(FN)隧穿注入時(shí)，減小施加用于編程存儲(chǔ)器單元的電壓信號(hào)的壓擺率。所述所施加的編程信號(hào)由電荷泵提供，所述電荷泵優(yōu)選地為穩(wěn)壓電荷泵。當(dāng)電壓電平檢測(cè)電路檢測(cè)到FN隧穿注入處于預(yù)定閾值電壓電平時(shí)，壓擺率控制電路選擇性地控制所述電荷泵。根據(jù)以實(shí)例方式給出且結(jié)合隨附圖式理解的以下說明可更詳細(xì)地理解本發(fā)明，所述圖式中圖1是存儲(chǔ)器裝置中使用的常規(guī)存儲(chǔ)器單元的實(shí)例；圖2是用于編程存儲(chǔ)器裝置的常規(guī)信號(hào)波形的實(shí)例；圖3是根據(jù)本發(fā)明實(shí)施例對(duì)具有用于編程存儲(chǔ)器裝置的自適應(yīng)壓擺率的信號(hào)波形的圖解說明；圖4是根據(jù)本發(fā)明另一實(shí)施例對(duì)包含壓擺率控制電路的穩(wěn)壓電荷泵的圖解說明；圖5是根據(jù)本發(fā)明另一實(shí)施例對(duì)閾值檢測(cè)電路的圖解說明；圖6是根據(jù)本發(fā)明另一實(shí)施例對(duì)穩(wěn)壓電荷泵的輸出與所施加用于編程存儲(chǔ)器裝置的電壓信號(hào)的輸出的對(duì)比的圖解說明；圖7是根據(jù)本發(fā)明另一實(shí)施例對(duì)壓擺率控制電路的圖解說明；及圖8是根據(jù)本發(fā)明另一實(shí)施例對(duì)用于在編程存儲(chǔ)器裝置期間提供改善的存儲(chǔ)器單元可靠性的方法的流程圖的圖解說明。具體實(shí)施例方式下面將ref圖式描述本發(fā)明，其中通篇中相同的編號(hào)表示相同的元件。出于描述本發(fā)明的目的，使用短語高電壓電平。應(yīng)了解，"高"一詞是相對(duì)措詞且未必是固定電壓。因此，短語高電壓可以是任何電壓且例如可基于處理技術(shù)及/或?qū)嵤┧龃鎯?chǔ)器單元的材料而變化。按需要，"電平"一詞可表示固定電壓或電壓范圍。存儲(chǔ)器單元100純粹作為一實(shí)例使用。本發(fā)明可用于任何存儲(chǔ)器裝置或存儲(chǔ)器單元中。存儲(chǔ)器裝置的實(shí)例包含并行或串行電可擦除可編程只讀存儲(chǔ)器(EEPROM)及快閃存儲(chǔ)器。另外，節(jié)點(diǎn)及節(jié)點(diǎn)處的電壓町交換地用于下述描述中。圖3是根據(jù)本發(fā)明實(shí)施例對(duì)具有用于編程存儲(chǔ)器裝置的自適應(yīng)壓擺率的信號(hào)波形(例如，消息信號(hào))300的圖解說明。信號(hào)波形300可由硬件或有形地體現(xiàn)于計(jì)算機(jī)可讀或機(jī)器可讀存儲(chǔ)媒體中的計(jì)算機(jī)程序產(chǎn)生，所述計(jì)算機(jī)程序包含供處理器或通用計(jì)算機(jī)執(zhí)行的指令集。從電壓電平Vdd304到V,306，在此電壓范圍內(nèi)提供第一壓擺率302以用于編程存儲(chǔ)器單元100。按需要，Vdd304可以是1.8到5.5伏特的電源電壓電平或任何其它電壓電平。在延遲期312之后，第二壓擺率310用于電壓從電壓6范圍V306增加到Vmax308的時(shí)間段。第二壓擺率310具有低于所述第一壓擺率的值，因而減少福勒-諾德漢(FN)隧穿注入可對(duì)存儲(chǔ)器單元產(chǎn)生的負(fù)效應(yīng)。由于壓擺率310小于壓擺率302，因而提供到Vmax308的改善過渡且限制了注入的隧穿電流，從而改善單元可靠性。存儲(chǔ)器單元可靠性得以改善是因?yàn)闇p小的壓擺率310減小在編程期間施加于氧化物層104的最大電場，而此減小了氧化物層104的降級(jí)，且借此改善了存儲(chǔ)器單元的長期可靠性及耐久性。另外，可在無任何昂貴過程改變的情況下，改善可靠性。圖4是根據(jù)本發(fā)明另一實(shí)施例對(duì)包含用于提供信號(hào)波形300的壓擺率控制電路的穩(wěn)壓電荷泵的圖解說明。在電路400中，穩(wěn)壓電荷泵402驅(qū)動(dòng)電荷泵輸出節(jié)點(diǎn)404處的電壓電平V《。在耦合到p型金屬氧化物半導(dǎo)體(PMOS)晶體管416的電荷泵輸出節(jié)點(diǎn)404處可存在負(fù)載電容C&406。雖然在本實(shí)施例中使用PMOS晶體管，但也可以使用任何類型的開關(guān)。PMOS晶體管416在穩(wěn)壓電荷泵402與壓擺率控制電路422之間提供切換以用于驅(qū)動(dòng)節(jié)點(diǎn)424處的輸出電壓電平V輸出。輸出節(jié)點(diǎn)424處可存在負(fù)載電容C426。從電壓電平Vdd304到V隨306，PMOS晶體管416接通且節(jié)點(diǎn)424處的V輸H,由穩(wěn)壓電荷泵402驅(qū)動(dòng)且跟隨節(jié)點(diǎn)404處提供第一壓擺率302的V&。從V,306到Vmax308，PMOS晶體管416被關(guān)斷且節(jié)點(diǎn)424處的V舢由提供第二壓擺率310的壓擺率控制電路422驅(qū)動(dòng)。PMOS晶體管416由閾值電壓檢測(cè)電路408及電平移動(dòng)器428控制，閾值電壓檢測(cè)電路408包括耦合到比較器412的分壓器410。比較器412在節(jié)點(diǎn)414處輸出檢測(cè)信號(hào)。輸出節(jié)點(diǎn)414耦合到電平移動(dòng)器428及延遲電路418。施加于節(jié)點(diǎn)411的電壓電平V帶隙是帶隙ref電壓電平，其可用于界定V,306。帶隙refV帶隙可相依于用于配置存儲(chǔ)器單元的材料。圖5是對(duì)閾值電壓檢測(cè)電路500的圖解說明。電阻器Rt506耦合于節(jié)點(diǎn)524與510之間。電阻器R2502耦合于節(jié)點(diǎn)510與地之間。節(jié)點(diǎn)510耦合到運(yùn)算放大器(OP-AMP)512的非反相端。OP-AMP512的反相端耦合到提供帶隙ref電壓電平V帶隙的節(jié)點(diǎn)511。節(jié)點(diǎn)504處的Vdd向OP-AMP512供電。V隨306、R！506、R2502與V之間的關(guān)系由如下方程式(2)給出V離-(W，、v賺方程式(2)節(jié)點(diǎn)524處的V亂t,、節(jié)點(diǎn)510處的電壓電平V"!^506與R2502之間的關(guān)系由如下方程式(3)給出K|=^T*v歡'方程式(3)當(dāng)Vi510等于帶隙電壓電平V511，即，節(jié)點(diǎn)524處的V輸出等于V306時(shí)，比較器512切換且在節(jié)點(diǎn)514處產(chǎn)生檢測(cè)信號(hào)。ref回到圖4，一旦閾值電壓檢測(cè)電路408在輸出節(jié)點(diǎn)424處檢測(cè)到V,電平306，7便產(chǎn)生節(jié)點(diǎn)414處的所述檢測(cè)信號(hào)并將其傳送到電平移動(dòng)器428。節(jié)點(diǎn)414處的檢測(cè)信號(hào)將通常處于Vdd。為完全關(guān)斷PMOS晶體管416，可能需要電平移動(dòng)器428將所述檢測(cè)信號(hào)電平從Vdd升高到Vs。當(dāng)電平移動(dòng)器428將電壓電平V^提供到PMOS晶體管416的柵極時(shí)，所述晶體管關(guān)斷，從而使V馳節(jié)點(diǎn)424與Vs節(jié)點(diǎn)404斷開。此時(shí)，節(jié)點(diǎn)424處的V歡將由提供第二壓擺率310的壓擺率控制電路422驅(qū)動(dòng)且繼而使V^維持在Vmax308。在啟用壓擺率控制電路422之前，可使用延遲電路418。圖6是對(duì)節(jié)點(diǎn)424處的V柳與節(jié)點(diǎn)404處的V^之間的關(guān)系的圖解說明600。從電壓電平Vdd604到V,606，V輸.h跟隨處于第一壓擺率602的Va。如上所述，在V,606處，節(jié)點(diǎn)424與節(jié)點(diǎn)404斷開且延遲電路418提供延遲期612。延遲期612允許節(jié)點(diǎn)404處的V菜以第二壓擺率614上升到Vmax608。第二壓擺率614是當(dāng)PMOS開關(guān)416斷開時(shí)在穩(wěn)壓電荷泵402的輸出處所經(jīng)歷的等效電容改變的結(jié)果。延遲期612可使用C鬼406、Vmax308、V,306及I泵的值由如下方程式(4)確定延遲=^"V,-V贈(zèng)).方程式(4)/,突在方程式(4)中，Is是節(jié)點(diǎn)404處的電荷泵電流。在延遲期612期間，節(jié)點(diǎn)424處的Vs^以一恒定值保持穩(wěn)定且不由穩(wěn)壓電荷泵402或者壓擺率控制電路422驅(qū)動(dòng)。在延遲期612之后，延遲電路418提供控制信號(hào)420以啟用壓擺率控制電路422，此時(shí)節(jié)點(diǎn)424處的V,.,由壓擺率控制電路422以小于第一壓擺率602及第二壓擺率614的第三壓擺率610驅(qū)動(dòng)直到達(dá)到Vraax608為止。圖7是根據(jù)本發(fā)明另一實(shí)施例對(duì)壓擺率控制電路700的圖解說明。將控制信號(hào)(Ctrl)702提供至電平移動(dòng)器704，所述電平移動(dòng)器將控制信號(hào)702的電平從Vdd304(或高)升高到節(jié)點(diǎn)708處的V菜，從而導(dǎo)致節(jié)點(diǎn)706處的控制高電壓信號(hào)(Ctrlhv)。如果Ctrl702為低，例如處于接地值，那么Ctrlhv為低且PMOS晶體管710接通。相應(yīng)地，當(dāng)Ctrlhv為低時(shí)，n型金屬氧化物半導(dǎo)體(NMOS)晶體管712關(guān)斷。由于PMOS晶體管722(其擔(dān)當(dāng)放大器)的柵極經(jīng)由PMOS晶體管710由節(jié)點(diǎn)708處的V楚驅(qū)動(dòng)，因而當(dāng)Ctrlhv為低時(shí)PMOS晶體管722關(guān)斷，導(dǎo)致節(jié)點(diǎn)708與724之間無連接。在此情況下，節(jié)點(diǎn)424處的V獄由穩(wěn)壓電荷泵402驅(qū)動(dòng)。當(dāng)將Ctrl信號(hào)702設(shè)定為高或Vdd時(shí)，Ctrlhv706由電平移動(dòng)器704從Vdd升高到節(jié)點(diǎn)708處的V泉。當(dāng)將Ctrlhv706設(shè)定為V錄時(shí)，PMOS晶體管710關(guān)斷且NMOS晶體管712接通，從而導(dǎo)致受NMOS晶體管714的柵極的ref電壓電平Vref控制的電流Lf716。當(dāng)NMOS晶體管712接通時(shí)，節(jié)點(diǎn)718的柵極電壓Gp2的電壓電平減小，此使PMOS晶體管722接通。當(dāng)PMOS晶體管722開始傳導(dǎo)電流I泉728時(shí)，節(jié)點(diǎn)724處的V^開始以某一壓擺率上升。由于節(jié)點(diǎn)718與724之間的耦合反饋電容Cref720，向柵極電壓Gp2提供來自輸出的正變分，其抵消由于Iref716所致達(dá)到Gp上的負(fù)變分。由PMOS晶體管722上的反饋路徑提供的對(duì)節(jié)點(diǎn)718處電壓Gp2的這兩個(gè)抵消效應(yīng)導(dǎo)致718處的穩(wěn)定、平衡、均衡的節(jié)點(diǎn)電壓。仍參考圖7，由于柵極電壓Gp2保持恒定，因而泵電流"728與參考電流Iref之間的關(guān)系由如下方程式(5)給出<formula>formulaseeoriginaldocumentpage9</formula>多考節(jié)點(diǎn)724處的輸出電壓V獻(xiàn)的壓擺率由如下方程式(6)給出壓擺率-二將方程式(5)帶入方程式(6)中替代1728，方程式(7)由如下給出:,、7封壓擺率-——.C樹方程式(5)方程式(6)方程式(7)方程式(7)顯示節(jié)點(diǎn)724處的VOT的壓擺率不依賴輸出電容CMi726且所述壓擺率可按需要使用Iret716及Cref720的不同值來調(diào)節(jié)?？赏ㄟ^改變Vref的電平來調(diào)節(jié)Iref716。有利地使所述壓擺率不依賴C獄726，這是因?yàn)槠涮峁┮桓芸刂萍胺€(wěn)定的壓擺率。在無壓擺率控制電路422的情況下，在處于高電壓時(shí)，節(jié)點(diǎn)424處的V輸出的壓擺率將極大地相依于C^電容406及穩(wěn)壓電荷泵402的電流驅(qū)動(dòng)能力。因而，C鬼406的大變化可導(dǎo)致壓擺率變化，此在編程存儲(chǔ)器時(shí)，尤其在FN隧穿注入期間是不希望的。例如，當(dāng)使用多個(gè)位并行編程存儲(chǔ)器裝置時(shí)，C406可變化，這是因?yàn)橛蒀s406可見的等效電容或總電容性負(fù)載可變化。表1顯示通過使用本發(fā)明的電路400及700改變C，，726的值達(dá)成的壓擺率的獨(dú)立性。<table>tableseeoriginaldocumentpage9</column></row><table>表1圖8是對(duì)用于提供受控的壓擺率300的方法的流程圖800的圖解說明，所述方法由步驟810到890構(gòu)成。在步驟820中，穩(wěn)壓電荷泵402以第一壓擺率302將節(jié)點(diǎn)424處的V輸出從Vdd304驅(qū)動(dòng)到V,賄306。在步驟830及840中，閾值電壓檢測(cè)電路408監(jiān)視V輸出424直到其達(dá)到V喊電平306為止。在步驟850中，當(dāng)V瑜出424達(dá)到V,電平306時(shí)，閾值電壓檢測(cè)電路408通過將節(jié)點(diǎn)414上的檢測(cè)信號(hào)傳送到電平移動(dòng)器428、電平移動(dòng)器428關(guān)斷PMOS開關(guān)416來停用穩(wěn)壓電荷泵402。在歩驟860中，延遲電路418將壓擺率控制電路422的啟用延遲預(yù)定延遲期312，與此同時(shí)V輸出424保持在恒定值且節(jié)點(diǎn)404處的Vs上升到Vmax308。在步驟870中，在延遲期312之后，啟用壓擺率控制電路422且節(jié)點(diǎn)424處的V刺,以第二經(jīng)減小的壓擺率310上升直到其達(dá)到V,308為止。在步驟880中，壓擺率控制電路422將節(jié)點(diǎn)424處的V輸出維持在V^此時(shí)，其大致等f"Vm^308。盡管在優(yōu)選實(shí)施例中以特定組合描述本發(fā)明的特征及元件，但每一特征或元件可在無所述優(yōu)選實(shí)施例的其它特征及元件的情況下單獨(dú)使用，或在具有或不具有本發(fā)明的其它特征及元件的情況下以各種組合使用。本發(fā)明可實(shí)施于有形地體現(xiàn)于計(jì)算機(jī)可讀存儲(chǔ)媒體中的計(jì)算機(jī)程序，所述計(jì)算機(jī)程序供與任何非易失性存儲(chǔ)器裝置一起使用或由任何非易失性存儲(chǔ)器裝置使用的處理器或通用計(jì)算機(jī)執(zhí)行。舉例來說，適宜的處理器包含通用及專用處理器兩者。通常，處理器從ROM、隨機(jī)存取存儲(chǔ)器(RAM)及/或存儲(chǔ)裝置接收指令及資料。適于體現(xiàn)計(jì)算機(jī)程序指令及資料的存儲(chǔ)裝置包含所有形式的非易失性存儲(chǔ)器，舉例來說包含半導(dǎo)體存儲(chǔ)器裝置、磁性媒體(例如，內(nèi)置硬盤及抽換式磁盤)、磁光媒體及光學(xué)媒體(例如，CD-ROM光盤及數(shù)字多功能光盤(DVD))?？捎杀景l(fā)明使用或結(jié)合本發(fā)明一起使用的硬件組件或處理器類型包含專用集成電路(ASIC)、現(xiàn)場可編程門陣列(FPGA)、微處理器或任何集成電路。10權(quán)利要求1、一種用于向存儲(chǔ)器單元提供自適應(yīng)壓擺率電壓信號(hào)的系統(tǒng)，所述系統(tǒng)包括電荷泵，其耦合到開關(guān)，所述電荷泵具有電荷泵電流、電荷泵負(fù)載電容及電荷泵電壓電平，其中所述電荷泵以用于第一電壓范圍的第一壓擺率驅(qū)動(dòng)具有輸出節(jié)點(diǎn)電壓電平的輸出節(jié)點(diǎn)；閾值電壓檢測(cè)電路，其耦合到電平移動(dòng)器、延遲電路及所述輸出節(jié)點(diǎn)，其中所述閾值電壓檢測(cè)電路包括耦合到比較器電路的分壓器電路；壓擺率控制電路，其耦合到所述延遲電路、所述電荷泵及所述輸出節(jié)點(diǎn)；且其中，當(dāng)所述輸出節(jié)點(diǎn)電壓電平達(dá)到預(yù)定閾值電壓電平時(shí)，所述閾值電壓檢測(cè)電路產(chǎn)生檢測(cè)信號(hào)，所述檢測(cè)信號(hào)被傳送到耦合到所述開關(guān)的所述電平移動(dòng)器以停用所述電荷泵且啟用所述壓擺率控制電路來以小于所述第一壓擺率的用于第二電壓范圍的第二壓擺率驅(qū)動(dòng)所述輸出節(jié)點(diǎn)電壓電平。2、如權(quán)利要求l所述的系統(tǒng)，其中所述延遲電路將所述壓擺率控制電路的啟用延遲預(yù)定延遲期。3、如權(quán)利要求2所述的系統(tǒng)，其中所述預(yù)定延遲期由所述電荷泵電流及所述電荷泵負(fù)載電容確定。4、如權(quán)利要求2所述的系統(tǒng)，其中所述輸出節(jié)點(diǎn)電壓電平在所述預(yù)定延遲期期間為恒定的。5、如權(quán)利要求2所述的系統(tǒng)，其中所述壓擺率控制電路在所述預(yù)定延遲期之后被啟用。6、如權(quán)利要求2所述的系統(tǒng)，其中所述電荷泵電壓電平在所述預(yù)定延遲期期間上升到高電壓電平。7、如權(quán)利要求l所述的系統(tǒng)，其中所述預(yù)定閾值電壓電平是帶隙電壓電平。8、如權(quán)利要求1所述的系統(tǒng)，其中所述預(yù)定閾值電壓電平是觸發(fā)福勒-諾德漢(FN)隧穿注入的起始的電壓電平。9、如權(quán)利要求l所述的系統(tǒng)，其中當(dāng)所述輸出節(jié)點(diǎn)電壓電平等于所述預(yù)定閾值電壓電平時(shí)，所述比較器電路產(chǎn)生所述檢測(cè)信號(hào)。10、如權(quán)利要求1所述的系統(tǒng)，其中所述第一電壓范圍在電源電壓電平到所述預(yù)定闔值電壓電平之間。11、如權(quán)利要求1所述的系統(tǒng)，其中所述第二電壓范圍在所述預(yù)定閾值電壓電平到高電壓電平之間。12、如權(quán)利要求1所述的系統(tǒng)，其中所述壓擺率控制電路包括控制信號(hào)電平移動(dòng)器。13、如權(quán)利要求1所述的系統(tǒng)，其進(jìn)一步包括具有輸出負(fù)載電容的所述輸出節(jié)點(diǎn)，其中所述第二壓擺率不依賴所述輸出負(fù)載電容。14、如權(quán)利要求1所述的系統(tǒng)，其中所述存儲(chǔ)器單元為電可擦除可編程只讀存儲(chǔ)器(EEPROM)單元。15、如權(quán)利要求l所述的系統(tǒng)，其中所述存儲(chǔ)器單元為快閃存儲(chǔ)器單元。16、如權(quán)利要求1所述的系統(tǒng)，其中所述輸出節(jié)點(diǎn)電壓電平用于編程所述存儲(chǔ)器單元。17、如權(quán)利要求l所述的系統(tǒng)，其中所述電荷泵是穩(wěn)壓電荷泵。18、一種用于向存儲(chǔ)器單元提供自適應(yīng)壓擺率電壓信號(hào)的方法，所述方法包括以用于第一電壓范圍的第一壓擺率驅(qū)動(dòng)具有輸出節(jié)點(diǎn)電壓電平的輸出節(jié)點(diǎn)；檢測(cè)所述輸出節(jié)點(diǎn)電壓電平何時(shí)達(dá)到預(yù)定閾值電壓電平；將所述輸出節(jié)點(diǎn)電壓電平的驅(qū)動(dòng)延遲預(yù)定延遲期；及在所述預(yù)定延遲期之后，以小于所述第一壓擺率的用于第二電壓范圍的第二壓擺率驅(qū)動(dòng)所述輸出節(jié)點(diǎn)電壓電平。19、如權(quán)利要求18所述的方法，其中所述輸出節(jié)點(diǎn)電壓電平在所述預(yù)定延遲期期間為恒定的。20、如權(quán)利要求18所述的方法，其中所述預(yù)定閾值電壓電平為帶隙電壓電平。21、如權(quán)利要求18所述的方法，其中所述預(yù)定閾值電壓電平是觸發(fā)福勒-諾德漢(FN)隧穿注入的起始的電壓電平。22、如權(quán)利要求18所述的方法，其中所述第一電壓范圍在電源電壓電平到所述預(yù)定閾值電壓電平之間。23、如權(quán)利要求18所述的方法，其中所述第二電壓范圍在所述預(yù)定閾值電壓電平到高電壓電平之間。24、如權(quán)利要求23所述的方法，其中在以所述第二壓擺率驅(qū)動(dòng)所述輸出節(jié)點(diǎn)電壓之后，將所述輸出節(jié)點(diǎn)電壓電平維持在所述高電壓電平。25、如權(quán)利要求18所述的方法，其進(jìn)一步包括具有輸出負(fù)載電容的所述輸出節(jié)點(diǎn)，其中所述第二壓擺率不依賴所述輸出負(fù)載電容。26、如權(quán)利要求18所述的方法，其中使用所述輸出節(jié)點(diǎn)電壓電平來編程所述存儲(chǔ)器單元。27、一種機(jī)器可讀存儲(chǔ)媒體，其具有可由機(jī)器執(zhí)行以用于向存儲(chǔ)器單元提供自適應(yīng)壓擺率電壓信號(hào)的經(jīng)存儲(chǔ)的指令集，所述指令包括用以以用于第一電壓范圍的第一壓擺率提供輸出節(jié)點(diǎn)電壓電平的指令，其中所述第一電壓范圍在電源電壓電平到預(yù)定閾值電壓電平之間；用以檢測(cè)所述輸出節(jié)點(diǎn)電壓電平何時(shí)達(dá)到所述預(yù)定閾值電壓電平的指令；及用以在預(yù)定延遲期之后以小于所述第一壓擺率的用于第二電壓范圍的第二壓擺率提供所述輸出節(jié)點(diǎn)電壓電平的指令，其中所述第二電壓范圍在所述預(yù)定閾值電壓電平到高電壓電平之間。28、如權(quán)利要求27所述的機(jī)器可讀存儲(chǔ)媒體，其中所述預(yù)定閾值電壓電平是帶隙電壓電平。29、如權(quán)利要求27所述的機(jī)器可讀存儲(chǔ)媒體，其中所述預(yù)定閾值電壓電平是觸發(fā)福勒-諾德漢(FN)隧穿注入的起始的電壓電平。全文摘要本文揭示一種用于改善存儲(chǔ)器單元可靠性的設(shè)備及方法。當(dāng)檢測(cè)到福勒-諾德漢(Fowler-Nordheim，F(xiàn)N)隧穿注入時(shí)，減小所施加的用于編程存儲(chǔ)器單元的電壓信號(hào)中的壓擺率。所述所施加的編程信號(hào)由電荷泵提供，所述電荷泵優(yōu)選地為穩(wěn)壓電荷泵。當(dāng)電壓電平檢測(cè)電路檢測(cè)到FN隧穿注入處于預(yù)定閾值電壓電平時(shí)，壓擺率控制電路選擇性地控制所述電荷泵。文檔編號(hào)H03K5/12GK101501993SQ200780029702公開日2009年8月5日申請(qǐng)日期2007年8月8日優(yōu)先權(quán)日2006年8月9日發(fā)明者吉米·福特,讓-米歇爾·達(dá)加申請(qǐng)人:愛特梅爾公司