升壓式電荷泵的制作方法
【專利摘要】一種升壓式電荷泵包括至少一第一電荷汲取單元、一第二電荷汲取單元及輸出存儲電容，第一電荷汲取單元包括第一電荷泵電容、第一輸出PMOS晶體管及至少一充電時鐘信號端，第二電荷汲取單元包括第二電荷泵電容、第二輸出PMOS晶體管及至少一充電時鐘信號端；第一輸出PMOS晶體管與第二輸出PMOS晶體管相互作用，并分別根據(jù)充電時鐘信號而導(dǎo)通或切斷，從而第一、第二電荷泵電容周期性對輸出存儲電容充電。通過各電荷汲取單元中輸出PMOS晶體管相互間的巧妙連接，有效降低了設(shè)計復(fù)雜度，同時獲得相同的輸出電壓性能，有效滿足設(shè)計要點要求；在一個周期內(nèi)至少兩次對輸出存儲電容充電，其紋波比傳統(tǒng)結(jié)構(gòu)要小得多，得到了更優(yōu)的輸出特性。
【專利說明】升壓式電荷泵
【技術(shù)領(lǐng)域】
[0001]本實用新型涉及集成電路設(shè)計領(lǐng)域，尤其涉及一種結(jié)構(gòu)簡單，性能優(yōu)異的升壓式電荷泵。
【背景技術(shù)】
[0002]電荷泵電路廣泛應(yīng)用于模擬電路里，其主要由電容，開關(guān)，非交疊時鐘和電平轉(zhuǎn)換電路組成，其中最重要的是電容和開關(guān)的實現(xiàn)?，F(xiàn)有的簡單電荷泵如圖1所示，采用電容和二極管來實現(xiàn)，Ckl、ck2為一對非交疊時鐘。該電荷泵的工作原理為:假設(shè)二極管的導(dǎo)通電壓為 vt,當(dāng) ckl=0 時，Dl 導(dǎo)通,穩(wěn)態(tài)時候 va=vin — vt ;當(dāng) ckl=vin, ck2=0, va=2vin — vt,同時D2導(dǎo)通,穩(wěn)態(tài)時候vb=2vin — 2vt。通過這種方式va, vb, vcp電壓逐步被抬高,可根據(jù)實際需要選擇電容和二極管的個數(shù)。這種結(jié)構(gòu)電路簡單，但電路損耗比較大，每一級固定電壓損失為vt。
[0003]改進(jìn)的2倍型電荷泵結(jié)構(gòu)如圖2所示，該電荷泵的開關(guān)用MOS開關(guān)取代二極管，這樣可以有更小的電壓損耗和更快的建立時間。該電荷泵的工作原理為:pml、nml導(dǎo)通，va=vin, vb=0 ；pm2> pm3導(dǎo)通，vb=vin,由于電容cl電壓不能突變，va=2vin導(dǎo)通，因此va通過pm2向電容c2充電，穩(wěn)態(tài)時，vCp=2vin (這里假設(shè)沒有負(fù)載，MOS開關(guān)沒有損耗的情況下)。
[0004]這種改進(jìn)的2倍型電荷泵結(jié)構(gòu)的設(shè)計存在以下難點:
[0005]1.可靠性的考慮:由于內(nèi)部節(jié)點存在瞬間高壓，因此需要考慮這種節(jié)點高壓狀態(tài)的持續(xù)時間和幅度，保證與其相連接的各個器件都工作在安全的偏置狀態(tài)；
[0006]2.襯底電位的選擇:pml、pm2是PMOS開關(guān),其襯底電位要選擇最高電位相連接,但vin, va, vcp電壓相互關(guān)系在 電荷泵建立的過程不確定，因此需要采用電壓選擇器來選擇最高電位供給pml和pm2(如圖2所示電壓選擇器由一個比較器comp和兩個開關(guān)swl、sw2組成)；
[0007]3.MOS開關(guān)的柵極控制電壓的控制:vb電壓范圍0~vin,因此pm3和nml需要傳遞和阻斷的電壓為(Tvin，其柵極電壓采用O^in控制的邏輯即可；pml需要傳遞vin，阻斷2vin,因此其柵極控制邏輯需要(T2vin ；pm2也類似；因此需要額外的電平移位電路來實現(xiàn)柵極不同電位的邏輯控制。
[0008]由上述分析可以看出，現(xiàn)有改進(jìn)的2倍型電荷泵需要額外的電路來滿足設(shè)計要點要求，這樣不但增加設(shè)計難度也增加了設(shè)計成本和功耗，同時這種結(jié)構(gòu)在為負(fù)載提供電荷區(qū)間為單電容供電，因此紋波相對也比較大。因此，需要一種能夠簡化電荷泵的設(shè)計復(fù)雜度，同時獲得相同的輸出電壓性能和更小的輸出紋波的電荷泵結(jié)構(gòu)。
實用新型內(nèi)容
[0009]本實用新型所要解決的技術(shù)問題是，提供一種升壓式電荷泵，解決現(xiàn)有技術(shù)中電荷泵的設(shè)計需要額外的電路來滿足設(shè)計要點要求，增加設(shè)計難度也增加了設(shè)計成本和功耗，且紋波相對也比較大的問題。
[0010]為了解決上述問題，本實用新型提供了一種升壓式電荷泵，包括至少一第一電荷汲取單元、一第二電荷汲取單元以及輸出存儲電容，所述第一電荷汲取單元包括第一電荷泵電容、第一輸出PMOS晶體管以及至少一充電時鐘信號端，所述第二電荷汲取單元包括第二電荷泵電容、第二輸出PMOS晶體管以及至少一充電時鐘信號端；所述第一輸出PMOS晶體管的源極與所述第一電荷泵電容相連，柵極與所述第二電荷泵電容相連，漏極與所述輸出存儲電容相連同時接電荷泵電壓輸出端，襯底與一電壓選擇電路相連；所述第二輸出PMOS晶體管的源極與所述第二電荷泵電容相連并連接至所述第一輸出PMOS晶體管的柵極，所述第二輸出PMOS晶體管的柵極與所述第一電荷泵電容相連并連接至所述第一輸出PMOS晶體管的源極，所述第二輸出PMOS晶體管的漏極與所述輸出存儲電容相連同時接所述電荷泵電壓輸出端，所述第二輸出PMOS晶體管的襯底分別與所述電壓選擇電路以及所述第一輸出PMOS晶體管的襯底相連；在所述第一輸出PMOS晶體管根據(jù)充電時鐘信號導(dǎo)通時，所述第二輸出PMOS晶體管切斷，第一電荷泵電容對輸出存儲電容充電；在所述第二輸出PMOS晶體管根據(jù)充電時鐘信號導(dǎo)通時，所述第一輸出PMOS晶體管切斷，第二電荷泵電容輸出存儲電容充電。
[0011]本實用新型的優(yōu)點在于，通過各電荷汲取單元中輸出PMOS晶體管相互間的巧妙連接，有效降低了設(shè)計復(fù)雜度，同時獲得相同的輸出電壓性能，有效滿足設(shè)計要點要求；且在一個周期內(nèi)多次對輸出存儲電容充電，其紋波也比傳統(tǒng)結(jié)構(gòu)要小得多，得到了更優(yōu)的輸出特性。
【專利附圖】

【附圖說明】
[0012]圖1，現(xiàn)有的簡單電荷泵的電路圖；
[0013]圖2，改進(jìn)的2倍型電荷泵的電路圖；
[0014]圖3，本實用新型所述升壓式電荷泵的一實施方式的電路圖。
【具體實施方式】
[0015]下面結(jié)合附圖對本實用新型提供的升壓式電荷泵的【具體實施方式】做詳細(xì)說明。
[0016]參考附圖3，本實用新型所述升壓式電荷泵的一實施方式的電路圖，所述升壓式電荷泵包括至少一第一電荷汲取單元1、一第二電荷汲取單元2、輸出存儲電容C4及電壓選擇電路3。其中，圖中導(dǎo)線相連的交叉點加實心圓點表示。
[0017]所述第一電荷汲取單兀I包括第一電荷泵電容Cl、第一輸出PMOS晶體管pm3以及至少一充電時鐘信號端11，所述第二電荷汲取單元2包括第二電荷泵電容c2、第二輸出PMOS晶體管pm4以及至少一充電時鐘信號端21。
[0018]所述第一輸出PMOS晶體管pm3的源極與所述第一電荷泵電容cl相連，柵極與所述第二電荷泵電容c2相連，漏極與所述輸出存儲電容c4相連同時接電荷泵電壓輸出端vcp,襯底與電壓選擇電路3相連。當(dāng)充電時鐘信號端11接收到充電時鐘信號后，第一輸出PMOS晶體管pm3導(dǎo)通，第一電荷泵電容Cl通過第一輸出PMOS晶體管pm3對輸出存儲電容c4充電,從而使電荷泵電壓輸出端vcp的輸出電壓升聞。
[0019]所述第二輸出PMOS晶體管pm4的源極與所述第二電荷泵電容c2相連并連接至所述第一輸出PMOS晶體管pm3的柵極，所述第二輸出PMOS晶體管pm4的柵極與所述第一電荷泵電容Cl相連并連接至所述第一輸出PMOS晶體管pm3的源極，所述第二輸出PMOS晶體管pm4的漏極與所述輸出存儲電容c4相連同時接所述電荷泵電壓輸出端vcp，所述第二輸出PMOS晶體管pm4的襯底分別與所述電壓選擇電路3以及所述第一輸出PMOS晶體管pm3的襯底相連。當(dāng)充電時鐘信號端21接收到充電時鐘信號后，第二輸出PMOS晶體管pm4導(dǎo)通，第二電荷泵電容c2通過第二輸出PMOS晶體管pm4對輸出存儲電容c4充電，從而使電荷泵電壓輸出端vcp的輸出電壓升高。
[0020]在所述第一輸出PMOS晶體管pm3根據(jù)充電時鐘信號導(dǎo)通時,所述第二輸出PMOS晶體管Pm4切斷，第一電荷泵電容Cl對輸出存儲電容c4充電；在所述第二輸出PMOS晶體管pm4根據(jù)充電時鐘信號導(dǎo)通時,所述第一輸出PMOS晶體管pm3切斷,第二電荷泵電容c2輸出存儲電容c4充電。也即所述第一輸出PMOS晶體管pm3與所述第二輸出PMOS晶體管pm4分別根據(jù)充電時鐘信號而導(dǎo)通或切斷，從而第一電荷泵電容cI與第二電荷泵電容C2周期性對輸出存儲電容c4充電。通過所述第一輸出PMOS晶體管pm3與所述第二輸出PMOS晶體管pm4的巧妙連接，有效降低了設(shè)計復(fù)雜度，同時獲得相同的輸出電壓性能；且由于本實用新型所述升壓式電荷泵在一個周期內(nèi)多次對輸出存儲電容c4充電，其紋波也比傳統(tǒng)結(jié)構(gòu)要小得多，得到了更優(yōu)的輸出特性。
[0021]所述第一電荷汲取單元I進(jìn)一步包括一第一 NMOS開關(guān)nml，所述第一 NMOS開關(guān)nml的源極與襯底相連并接入電荷泵電壓輸入端vin，柵極與所述第二電荷泵電容c2相連，漏極與所述第一電荷泵電容Cl相連并連接至所述第一輸出PMOS晶體管pm3的源極。第一NMOS開關(guān)nml的襯底連接到其源端,在穩(wěn)態(tài)下,源端均可視為最低電位,而在建立過程中，襯底和漏端二極管存在正向偏壓而導(dǎo)通，但該二極管漏電流促進(jìn)漏端電壓加速接近輸入端電壓，因此是有益的二極管漏電流，允許在電路建立階段存在。
`[0022]所述第一電荷汲取單元I進(jìn)一步包括一第一 PMOS開關(guān)pml以及一第三NMOS開關(guān)nm3 ;所述第一 PMOS開關(guān)pml的源極與襯底相連并接入電荷泵電壓輸入端vin，柵極與一充電時鐘信號端ck_pml相連，漏極與所述第三NMOS開關(guān)nm3的漏極相連并通過所述第一電荷泵電容Cl連接至所述第一輸出PMOS晶體管pm3的源極；所述第三NMOS開關(guān)nm3的源極與襯底相連并接入等電勢端，柵極與一充電時鐘信號端ck_nm3相連，漏極與所述第一 PMOS開關(guān)pml的漏極相連并通過所述第一電荷泵電容Cl連接至所述第一NMOS開關(guān)nml的漏極。第一 PMOS開關(guān)pml的漏極與第三NMOS開關(guān)nm3的漏極的電壓變化范圍在0-輸入電壓之間，因此，第一 PMOS開關(guān)pml與第三NMOS開關(guān)nm3各自柵極采用(Tvin (輸入電壓)的邏輯控制，不存在可靠性考慮。所述第一輸出PMOS晶體管pm3在導(dǎo)通時可以很好的傳遞升壓后的輸出電壓至輸出存儲電容c4，并在關(guān)斷時隔斷源漏兩端，無需額外的電瓶移位電路即可實現(xiàn)柵極的邏輯控制。
[0023]所述第二電荷汲取單元2進(jìn)一步包括一第二 NMOS開關(guān)nm2，所述第二 NMOS開關(guān)nm2的源極與襯底相連并接入電荷泵電壓輸入端vin，柵極與所述第一電荷泵電容Cl相連，漏極與所述第二電荷泵電容c2相連并連接至所述第二輸出PMOS晶體管pm4的源極。第二NMOS開關(guān)nm2的襯底連接到其源端,在穩(wěn)態(tài)下,源端均可視為最低電位,而在建立過程中，襯底和漏端二極管存在正向偏壓而導(dǎo)通，但該二極管漏電流促進(jìn)漏端電壓加速接近輸入端電壓，因此是有益的二極管漏電流，允許在電路建立階段存在。[0024]所述第二電荷汲取單元2進(jìn)一步包括一第二 PMOS開關(guān)pm2以及一第四NMOS開關(guān)nm4 ;所述第二 PMOS開關(guān)pm2的源極與襯底相連并接入電荷泵電壓輸入端vin，柵極與一充電時鐘信號端ck_pm2相連，漏極與所述第四NMOS開關(guān)nm4的漏極相連并通過所述第二電荷泵電容c2連接至所述第二輸出PMOS晶體管pm4的源極；所述第四NMOS開關(guān)nm4的源極與襯底相連并接入等電勢端，柵極與一充電時鐘信號端ck_nm4相連，漏極與所述第二 PMOS開關(guān)pm2的漏極相連并通過所述第二電荷泵電容c2連接至所述第二NMOS開關(guān)nm2的漏極。第二 PMOS開關(guān)的漏極與第四NMOS開關(guān)的漏極的電壓變化范圍在0-輸入電壓之間，因此，第二 PMOS開關(guān)pm2與第四NMOS開關(guān)nm4各自柵極采用(Tvin的邏輯控制，不存在可靠性考慮。所述第二輸出PMOS晶體管pm4在導(dǎo)通時可以很好的傳遞升壓后的輸出電壓至輸出存儲電容c4，并在關(guān)斷時隔斷源漏兩端，無需額外的電平移位電路即可實現(xiàn)柵極的邏輯控制。
[0025]作為優(yōu)選的實施方式，所述電壓選擇電路3包括一第五PMOS開關(guān)pm5、一第六PMOS開關(guān)pm6以及一襯底電位存儲電容c3，所述第五PMOS開關(guān)pm5以及第六PMOS開關(guān)pm6均為漏極和襯底相接并通過所述襯底電位存儲電容c3接入等電勢端；所述第五PMOS開關(guān)pm5的源極分別接至所述第一輸出PMOS晶體管pm3的柵極、第二輸出PMOS晶體管pm4的源極以及第六PMOS開關(guān)pm6的柵極，所述第五PMOS開關(guān)pm5的柵極分別接至所述第一輸出PMOS晶體管pm3的源極、第二輸出PMOS晶體管pm4的柵極以及第六PMOS開關(guān)pm6的源極，所述第五PMOS開關(guān)pm5的漏極分別接至所述第一輸出PMOS晶體管pm3的襯底、第二輸出PMOS晶體管pm4的襯底以及第六PMOS開關(guān)pm6的漏極。
[0026]第一輸出PMOS晶體管pm3導(dǎo)通時，第六PMOS開關(guān)pm6也導(dǎo)通；第二輸出PMOS晶體管pm4導(dǎo)通時，第五PM OS開關(guān)pm5也導(dǎo)通；這樣在襯底電位存儲電容c3上始終保存著最高電壓的電位，保證第一、第二輸出PMOS晶體管pm3、pm4,第五、第六PMOS開關(guān)pm5、pm6襯底始終接在最高電壓上，避免電荷泵輸出電壓導(dǎo)致第一、第二輸出PMOS晶體管pm3、pm4襯底變化。
[0027]以下結(jié)合附圖3給出本實用新型的工作方式。
[0028]本實施例以2倍電荷泵為例，vin為輸入電壓，vcp為輸出電壓，MOS管pml、nml、pm3、nm3以及電荷泵電容cl構(gòu)成一個電荷汲取單元，pm3作為輸出PMOS晶體管，在導(dǎo)通時Cl為輸出存儲電容c4充電；M0S管pm2、nm2、pm4、nm4以及電荷泵電容c2構(gòu)成一個電荷汲取單元，pm4作為輸出PMOS晶體管，在導(dǎo)通時c2為輸出存儲電容c4充電。兩個電荷汲取單元的工作原理相同，分別根據(jù)充電時鐘信號而導(dǎo)通或切斷，從而Cl、c2周期性對輸出存儲電容c4充電,從而在穩(wěn)態(tài)時，vcp=2vin。
[0029]以cl為例，當(dāng)nml、nm3導(dǎo)通時，vb=vin, va=0, cl處于充電狀態(tài)；當(dāng)pml, pm3導(dǎo)通時，va=vin,由于電容電壓不能突變,vb=2vin, cl通過pm3向c4充電。當(dāng)pm3關(guān)閉時，pm4,pm2導(dǎo)通,vd=2vin, c2通過pm4向c4充電。因此這樣cl、c2交替為c4進(jìn)行充電,穩(wěn)態(tài)下，c4=2vin,也即vcp=2vin,從而實現(xiàn)2倍電荷泵功能。
[0030]va, vc的電壓變化范圍在(Tvin,因此,pml、pm2、nm3、nm4各自柵極采用(Tvin的
邏輯控制，不存在可靠性考慮。
[0031]當(dāng)nml導(dǎo)通時,此時nm3、pm2、pm4導(dǎo)通,vd=2vin,也就是nml的柵極電壓為2vin,源極電壓vin可以順利傳遞到vb ;inml關(guān)斷時,pml、nm2、nm4導(dǎo)通,vb=2vin, vd=vin, nml的柵極電壓為vin,源漏電壓分別為vin和2vin,因此nml處于關(guān)斷狀態(tài),無法開啟。nml的襯底連接到其源端(即與vin相連接),在穩(wěn)態(tài)下,vb或者近似等于vin,或者等于2vin,源端均可視為最低電位；而在建立過程中，vb〈vin,導(dǎo)致nml襯底和漏端二極管存在正向偏壓而導(dǎo)通，但該二極管漏電流促進(jìn)vb加速接近vin，因此是有益的二極管漏電流，允許在電路建立階段存在。nm2工作原理類似。pm3導(dǎo)通時,pml、nm2導(dǎo)通,vb=2vin, vd=vin,也就是pm3的柵極電壓為vin，而源端電壓為2vin，因此pm3可以將2vin傳遞到輸出存儲電容c4上。pm3關(guān)斷時,vb=vin, vd=2vin,pm3的柵極和漏極近似相等,都為2vin,源級為vin,這樣pm3可以很好的隔斷源漏兩端。pm4工作原理類似。也即MOS開關(guān)的柵極控制電壓無需額外的電平移位電路即可很好的實現(xiàn)邏輯控制。
[0032]為了避免升壓式電荷泵輸出電壓導(dǎo)致pm3，pm4襯底變化，采用了電壓選擇電路來決定襯底的電位。本實施例中，所述電壓選擇電路包括MOS管pm5、pm6,以及襯底電位存儲電容c3。pm3導(dǎo)通時，pm6也導(dǎo)通，因此ve=vb=2vin ；pm4導(dǎo)通時，pm5也導(dǎo)通，因此ve=vd=2vin,這樣在c3上始終保存著最高電壓的電位,保證pm3"pm6襯底始終接在最高電壓上。
[0033]由此可見，本實施例所述升壓式電荷泵既實現(xiàn)了 2倍電荷泵的目的，也沒有增加過多的設(shè)計成本和難度；不存在可靠性考慮，且無需額外的電平移位電路即可很好的實現(xiàn)MOS開關(guān)的柵極控制電壓的邏輯控制；電壓選擇電路由MOS管以及電容組成，便于集成化；同時，在一個周期內(nèi)所述升壓式電荷泵兩次對輸出存儲電容充電，其紋波也比傳統(tǒng)結(jié)構(gòu)要小得多，得到了更優(yōu)的輸出特性。
[0034]以上所述僅是本實用新型的優(yōu)選實施方式，應(yīng)當(dāng)指出，對于本【技術(shù)領(lǐng)域】的普通技術(shù)人員，在不脫離本實用新型原理的前提下，還可以做出若干改進(jìn)和潤飾，這些改進(jìn)和潤飾也應(yīng)視為本實用新型的保護(hù)范圍。
【權(quán)利要求】
1.一種升壓式電荷泵，包括至少一第一電荷汲取單元、一第二電荷汲取單元以及輸出存儲電容，其特征在于，所述第一電荷汲取單兀包括第一電荷泵電容、第一輸出PMOS晶體管以及至少一充電時鐘信號端，所述第二電荷汲取單元包括第二電荷泵電容、第二輸出PMOS晶體管以及至少一充電時鐘信號端； 所述第一輸出PMOS晶體管的源極與所述第一電荷泵電容相連，柵極與所述第二電荷泵電容相連，漏極與所述輸出存儲電容相連同時接電荷泵電壓輸出端，襯底與一電壓選擇電路相連；
所述第二輸出PMOS晶體管的源極與所述第二電荷泵電容相連并連接至所述第一輸出PMOS晶體管的柵極，所述第二輸出PMOS晶體管的柵極與所述第一電荷泵電容相連并連接至所述第一輸出PMOS晶體管的源極，所述第二輸出PMOS晶體管的漏極與所述輸出存儲電容相連同時接所述電荷泵電壓輸出端，所述第二輸出PMOS晶體管的襯底分別與所述電壓選擇電路以及所述第一輸出PMOS晶體管的襯底相連； 在所述第一輸出PMOS晶體管根據(jù)充電時鐘信號導(dǎo)通時，所述第二輸出PMOS晶體管切斷，第一電荷泵電容對輸出存儲電容充電；在所述第二輸出PMOS晶體管根據(jù)充電時鐘信號導(dǎo)通時，所述第一輸出PMOS晶體管切斷，第二電荷泵電容輸出存儲電容充電。
2.根據(jù)權(quán)利要求1所述的升壓式電荷泵，其特征在于，所述電壓選擇電路包括一第五PMOS開關(guān)、一第六PMOS開關(guān)以及一襯底電位存儲電容，所述第五PMOS開關(guān)以及第六PMOS開關(guān)均為漏極和襯底相接并通過所述襯底電位存儲電容接入等電勢端； 所述第五PMOS開關(guān)的源極分別接至所述第一輸出PMOS晶體管的柵極、第二輸出PMOS晶體管的源極以及第六PMOS開關(guān)的柵極，所述第五PMOS開關(guān)的柵極分別接至所述第一輸出PMOS晶體管的源極、第二輸出PMOS晶體管的柵極以及第六PMOS開關(guān)的源極，所述第五PMOS開關(guān)的漏極分別接至所述第一輸出PMOS晶體管的襯底、第二輸出PMOS晶體管的襯底以及第六PMOS開關(guān)的漏極。
3.根據(jù)權(quán)利要求1或2所述的升壓式電荷泵，其特征在于，所述第一電荷汲取單元進(jìn)一步包括一第一 NMOS開關(guān)，所述第一 NMOS開關(guān)的源極與襯底相連并接入電荷泵電壓輸入端，柵極與所述第二電荷泵電容相連，漏極與所述第一電荷泵電容相連并連接至所述第一輸出PMOS晶體管的源極。
4.根據(jù)權(quán)利要求3所述的升壓式電荷泵，其特征在于，所述第一電荷汲取單元進(jìn)一步包括一第一 PMOS開關(guān)以及一第三NMOS開關(guān)； 所述第一 PMOS開關(guān)的源極與襯底相連并接入電荷泵電壓輸入端，柵極與一充電時鐘信號端相連，漏極與所述第三NMOS開關(guān)的漏極相連并通過所述第一電荷泵電容連接至所述第一輸出PMOS晶體管的源極； 所述第三NMOS開關(guān)的源極與襯底相連并接入等電勢端，柵極與一充電時鐘信號端相連，漏極與所述第一 PMOS開關(guān)的漏極相連并通過所述第一電荷泵電容連接至所述第一NMOS開關(guān)的漏極。
5.根據(jù)權(quán)利要求1或2所述的升壓式電荷泵，其特征在于，所述第二電荷汲取單元進(jìn)一步包括一第二 NMOS開關(guān)，所述第二 NMOS開關(guān)的源極與襯底相連并接入電荷泵電壓輸入端，柵極與所述第一電荷泵電容相連，漏極與所述第二電荷泵電容相連并連接至所述第二輸出PMOS晶體管的源極。
6.根據(jù)權(quán)利要求5所述的升壓式電荷泵，其特征在于，所述第二電荷汲取單元進(jìn)一步包括一第二 PMOS開關(guān)以及一第四NMOS開關(guān)； 所述第二 PMOS開關(guān)的源極與襯底相連并接入電荷泵電壓輸入端，柵極與一充電時鐘信號端相連，漏極與所述第四NMOS開關(guān)的漏極相連并通過所述第二電荷泵電容連接至所述第二輸出PMOS晶體管的源極； 所述第四NMOS開關(guān)的源極與襯底相連并接入等電勢端，柵極與一充電時鐘信號端相連，漏極與所述第二 PMOS開關(guān)的漏極相連并通過所述第二電荷泵電容連接至所述第二NMOS開關(guān)的漏極 。
【文檔編號】H02M3/07GK203554284SQ201320583615
【公開日】2014年4月16日 申請日期:2013年9月22日 優(yōu)先權(quán)日:2013年9月22日
【發(fā)明者】劉楠, 莊在龍 申請人:江蘇芯創(chuàng)意電子科技有限公司