專利名稱：電壓控制振蕩電路的制作方法
技術領域：
本發(fā)明涉及一種電壓控制振蕩器，特別是一種應用于電流模式鎖存型的 電壓控制振蕩器。
背景技術：
一般傳統(tǒng)的電流模式(current mode logic, CML)鎖存(latch)型的電壓 控制振蕩器(voltage controlled oscillator, VCO),其輸出頻率曲線在一定的調(diào) 制范圍內(nèi)可以維持一階(first-order)的特性。因此，具有線性度高的優(yōu)點， 且如果應用于鎖相回3各(phase locked loop, PLL)中，振蕩器的相位噪聲 (phase noise)也相當小。
傳統(tǒng)的電流模式鎖存型的電壓控制振蕩器(CML-latch type VCO),實現(xiàn) 方法如「圖1A」所示。電壓控制振蕩器A1包含放大電路AIO 、交叉耦 接鎖存電路(cross-coupled latch) A20、負載電阻A30 、及電流調(diào)制電路A40。 且電壓控制振蕩器Al的電壓輸出處(V。ut)連接負載電容(C,。ad)。因此，上述 的電壓控制振蕩器Al (VCOcell)的等效電路，可以看成是負載電阻A30和 交叉耦接鎖存電路A20所形成的電阻(-l/gm)并聯(lián)，再與輸出的負載電容形 成的一個RC回路。其中，放大電路A10作為電壓控制電流源以提供電流 予RC回路，用以維持電壓控制振蕩器的振蕩能量。而藉由調(diào)整電流調(diào)制 電路A40中的第一控制電壓Vd與第二控制電壓VC2，可以控制流過放大電 路A10與交叉耦接鎖存電路A20的電流比例。
電流模式鎖存型的電壓控制振蕩器，其工作電壓及偏壓點(biasing point) 須保證所有的MOS晶體管皆操作于飽和區(qū)(saturation region)。以「圖1A J
作說明，于電源電壓(Vdd)到接地電壓(VGN)之間其中某一條回路為例，共串
聯(lián)負載電阻A30、放大電路A10中的一顆MOS晶體管、電流調(diào)制電路A40 中的一顆MOS晶體管，及電流調(diào)制電路A40中的電流源(電流源于實現(xiàn)上 通常為MOS電流鏡所鏡像的電流，因此電流源也可當作是MOS晶體管)。 如此，總共串聯(lián)3顆MOS晶體管與一負載電阻A30。因此，整體來說，為
5了使得電壓控制振蕩器能夠正確揭:作，所需的工作電壓至少為Vt + 3*Vdsat +
Vswing;其中，Vt為MOS晶體管的閥值電壓(thresholdvoltage) , Vdsat為MOS
晶體管的飽和電壓，而V諷ing為負載電阻A30兩端的飄移電壓。從信號處理
的角度觀之，Vswing的輸出振幅通常會希望取大一些，以使得電路具有較佳 的抗噪聲及抗抖動的能力，但實際上為了確保下一級電路的輸入放大器之 MOS晶體管也能夠維持在飽和區(qū)，則V^,ng的值最大為Vt。如此，整個電壓 控制振蕩器所需的工作電壓至少為2*Vt + 3*Vdsat。這對電源電壓日漸縮小的 趨勢來說是很嚴苛的限制，特別是在先進制程里，MOS晶體管的門檻電壓 相較于電源電壓的比例提高，如此造成電源電壓的電壓余度(voltage headroom)不足，將使得傳統(tǒng)的電流模式鎖存型的電壓控制振蕩器的應用受 到局限。
請參照「圖1B」，該圖所示為已知電流模式鎖存型的電壓控制振蕩器的 第二例。為了解決上述的電壓余度的問題，采用如「圖1B」的方式。利用 電流鏡(current mirror) A50將^:調(diào)制的電流折往電源端，改用PMOS晶體 管A60來控制電壓調(diào)制量。采用這種做法可將原本第 一例中電壓控制振蕩器 的操作電壓限制由原來的2*Vt+3*Vdsat降低至2*Vt + 2*Vdsat。減少了一個 MOS晶體管的串聯(lián)所造成的壓降(即一個Vdsat)。
然而，采用上述第二例的方式將產(chǎn)生新的問題。由于電流鏡A50間的不 匹配會造成誤差的累加，進而使得噪聲增加。因此，電流鏡A50的匹配度 (matching)需要夠好，才不致讓誤差大過欲調(diào)制的量。由于制程條件的關系， 不易制造出完全匹配的晶體管，而組成完全匹配的電流鏡。所以，第二例所 采用的方式固然降低操作電壓的限制，而增加了電壓余度，但同時也因為電 流鏡不匹配的關系，而增加了噪聲。

發(fā)明內(nèi)容
有鑒于此，發(fā)明提出一種電壓控制振蕩器，可應用于低電壓操作的電流 模式鎖存回路中。本發(fā)明提出的電壓控制振蕩器不僅擁有傳統(tǒng)電流模式鎖存 型的電壓控制振蕩器的所有優(yōu)點，并且僅需較低的電源電壓，增加電壓余度 (voltage headroom)。加上不需4吏用電流鏡，因此可避免電流鏡不匹配所產(chǎn)生 的缺點。
本發(fā)明提出一種電壓控制振蕩器包含放大電路、放大電路端電流源、鎖存電路、鎖存電路端電流源、負載電阻及電流調(diào)制電路。放大電路具有第 一節(jié)點，放大電路端電流源一端連接第一節(jié)點，另一端連接接地電壓(VGN)。 鎖存電路具有第二節(jié)點，鎖存電路端電流源一端連接第二節(jié)點，另一端連接 接地電壓。負載電阻一端電性連接放大電路與鎖存電路，另一端電性連接電
源電壓(V加)。電流調(diào)制電路包含第一 PMOS開關、第二PMOS開關與調(diào)制 電路端電流源，其中第一 PMOS開關連接第一節(jié)點，第二PMOS開關連接 第二節(jié)點，且調(diào)制電路端電流源一端連接第一 PMOS開關與第二 PMOS開 關，另一端連接電源電壓。
本發(fā)明還提出 一 種電壓控制振蕩器包含放大電路、放大電路端電流源、 鎖存電路、鎖存電路端電流源、負載電阻及電流調(diào)制電路。放大電路具有第 一節(jié)點，放大電路端電流源一端連接第一節(jié)點，另一端連接電源電壓。鎖存 電路具有第二節(jié)點，鎖存電路端電流源一端連接第二節(jié)點，另一端連接電源 電壓。負載電阻一端電性連接放大電路與鎖存電路，另一端電性連接接地電 壓。電流調(diào)制電路包含第一NMOS開關、第二NMOS開關與調(diào)制電路端電 流源，其中第一NMOS開關連接第一節(jié)點，第二NMOS開關連接第二節(jié)點， 且調(diào)制電路端電流源一端連接第一NMOS開關與第二NMOS開關，另一端 連4妾4妻地電壓。
本發(fā)明還提出一種電壓控制振蕩器包含放大電路、鎖存電路、放大電 路端電流源、鎖存電路端電流源及電流調(diào)制電路。放大電路其一端耦接于輸 出端口，其另一端具有第一節(jié)點。鎖存電路其一端耦接于輸出端口，其另一 端具有第二節(jié)點。放大電路端電流源耦接于第一節(jié)點，用來提供流經(jīng)第一節(jié) 點的第一電流量。鎖存電路端電流源耦接于第二節(jié)點，用來提供流經(jīng)第二節(jié) 點的第二電流量。電流調(diào)制電路耦接于第一節(jié)點及第二節(jié)點，用來依據(jù)至少 一控制電壓，自第一電流量中分流至少一部分的電流量，以決定流經(jīng);故大電 路的電流量，以及自第二電流量中分流至少 一部分的電流量，以決定流經(jīng)鎖 存電路的電流量。其中，電壓控制振蕩電路之振蕩頻率，對應于流經(jīng)放大電 路的電流量及流經(jīng)鎖存電路的電流量。
有關本發(fā)明的較佳實施例及其功效，現(xiàn)在配合圖式說明如后。


圖1A:已知電流模式鎖存型的電壓控制振蕩器的第一例。圖IB:已知電流模式鎖存型的電壓控制振蕩器的第二例。
圖2:本發(fā)明電壓控制振蕩器的第一實施例。
圖3:本發(fā)明電壓控制振蕩器的第二實施例。
圖4:本發(fā)明電壓控制振蕩器的第三實施例。
圖5:本發(fā)明電壓控制振蕩器的第四實施例。
圖6:本發(fā)明電壓控制振蕩器的第五實施例。
圖7:本發(fā)明電壓控制振蕩器的第六實施例。
主要元件符號說明Al電壓控制振蕩器
A10放大電路
A20交叉耦接鎖存電路
A30負載電阻
A40電流調(diào)制電路
A50電流鏡
A60PMOS晶體管
10放大電路
12第一節(jié)點
20鎖存電路
22第二節(jié)點
30負載電阻
40電流調(diào)制電^各
41第一PMOS開關
42第二PMOS開關
43調(diào)制電路端電流源
431:第一分流
432:第二分流
44分流電阻
45第一NMOS開關
46第二NMOS開關
50;改大電^各端電流源
60鎖存電路端電流源
具體實施例方式
請參照「圖2」，該圖所示為本發(fā)明電壓控制振蕩器的第一實施例。本實
施例的電壓控制振蕩器主要包含放大電路IO、鎖存電路20、負載電阻30、 電流調(diào)制電路40、放大電路端電流源50、及鎖存電路端電流源60。其中放 大電路10 、鎖存電路20 、負載電阻30以差動形式(differential configuration )
相互連接。
放大電路10包含第一節(jié)點12,鎖存電路20包含第二節(jié)點22。于本實 施例中，放大電路10為一由二NMOS晶體管所組成的差動放大器，鎖存電 路20則為 一由二 NMOS晶體管所組成的交叉耦合對(cross coupled pair )。 負載電阻30由 一對電阻器所組成，其一端電性連接放大電路10與鎖存電路 20，另一端電性連接電源電壓(Vdd)。電流調(diào)制電路40包含第一PMOS開關 41、第二PMOS開關42、與調(diào)制電路端電流源43。其中，第一PMOS開關 41連接放大電路IO中的第一節(jié)點12,而第二PMOS開關42連接鎖存電^各 20中的第二節(jié)點22。且調(diào)制電路端電流源43 —端連接第一 PMOS開關" 與第二PMOS開關42,另一端連接電源電壓(Vdd)。放大電路端電流源50的 一端連接放大電路10中的第一節(jié)點12，另一端則連接于接地端(VcN)。鎖存 電路端電流源60的一端連接鎖存電路20中的第二節(jié)點22，另一端則連接于 接地端(Vgn)。
電流調(diào)制電路40中的第一PMOS開關41連接到第一控制電壓VC1,而 藉由調(diào)整第一控制電壓Vd可控制調(diào)制電路端電流源43流進第一節(jié)點12的 電流量I。再加以于本實施例中，放大電路端電流源50自第一節(jié)點12汲取 (drain)—固定的電流量14,則流經(jīng)放大電路10的電流量I6 = I4-IP即可藉 由調(diào)整第一控制電壓Vd來間接控制。相似地，電流調(diào)制電路40中的第二 PMOS開關42連接到第二控制電壓VC2,而藉由調(diào)整第二控制電壓Vc2可控 制調(diào)制電路端電流源43流進第二節(jié)點22的電流量12,再加以于本實施例中， 鎖存電路端電流源60自第二節(jié)點22汲取一固定的電流量15,則流經(jīng)鎖存電 路20的電流量17 = 15-12,即可藉由調(diào)整第二控制電壓Vc2來間接控制。
于本實施例中，調(diào)制電路端電流源43的電流量13為一固定值，其一部 分的電流量I,經(jīng)由第一PMOS開關41流向第一節(jié)點12,其剩余部分的電流 量I2則經(jīng)由第二PM0S開關42流向第二節(jié)點22;亦即，I3 = I,+I2。如圖中所示，第一控制電壓Vd連接第一PMOS開關41的柵極，藉由調(diào)整第一控 制電壓Vd的大小，即可控制其所流通的電流量，甚至將其斷路。同樣的， 第二控制電壓Vc2連接第二 PMOS開關42的柵極，藉由調(diào)整第二控制電壓 Vc2的大小，即可控制其所流通的電流量，甚至將其斷路。
以r圖2」為例，若將第一控制電壓Vc,調(diào)小，調(diào)制電路端電流源43流 進第一節(jié)點12的電流量I,就會變大，則流經(jīng)放大電路10的電流量16就會連 帶地變??；相對地，此時若將第二控制電壓Vc2相對應地調(diào)大，調(diào)制電路端 電流源43流進第二節(jié)點22的電流量12就會變小，則流經(jīng)鎖存電路20的電 流量17就會連帶地變大。反之，若將第一控制電壓Vd調(diào)大，并將第二控制 電壓Vc2調(diào)小，則流經(jīng)放大電路10的電流量16就會變大，而流經(jīng)鎖存電路 20的電流量17則會變小。如此，即可藉由調(diào)整第一控制電壓Va與第二控制 電壓VC2,來控制流經(jīng)放大電路10的電流量16與流經(jīng)鎖存電路20的電流量 17的比例，而不同的電流量，即對應于不同的偏壓點，電壓控制振蕩器的振 蕩頻率也會隨之改隨，達到電壓控制振蕩頻率的效果。
在此須注意的是，為了使得調(diào)整振蕩頻率的過程中輸出信號的振幅盡可
能維持在一定的變動范圍之內(nèi)，第一控制電壓Vd與第二控制電壓Vc2通常
會以差動信號的形式進行控制，亦即第一控制電壓Vc,與第二控制電壓VC2 以 一特定共模(common mode )電壓電平為中心，對稱地變動。然而，本領 域技術人員應可理解，本發(fā)明并不以此為限。
如上所述，本實施例中所提出的電壓控制振蕩電路，是于以NMOS晶 體管為主所構成的電路中(包括放大電路10、鎖存電路20、放大電路端電 流源50,鎖存電路端電流源60等)，利用一以PMOS晶體管為主所構的電 流調(diào)制電路40,將電流調(diào)制機制向上折往(fold)電源端，亦即連接于電源 電壓(Vdd)。在這樣的組態(tài)下，電流調(diào)制電路40會依照第一控制電壓Vd與 第二控制電壓Vc2的調(diào)制大小，以改變自第一節(jié)點12與第二節(jié)點22分流 (branching)的電流量大小的方式，來改變流經(jīng)放大電路10及鎖存電路20 的電流量，以調(diào)整振蕩頻率；亦即，以自放大電路端電流源50減去部分電 流量Ii、及自鎖存電路端電流源60減去部分電流量12的方式，來決定振蕩 頻率。如此則使得電流調(diào)制電路40不需如現(xiàn)有技術一般，需經(jīng)過額外的電 流鏡翻轉(zhuǎn)。因此，排除了電流鏡不匹配(mismatch)所產(chǎn)生的缺點。
再者，本實施例所提出的電壓控制振蕩電路，以電源電壓(Vdd)到接地電壓(V，)之間的其中某一條回路為例，總共串聯(lián)負載電阻30、放大電路10中 的一顆MOS晶體管，以及放大電路10中一端所連接的電流源(電流源于實 現(xiàn)上通常為MOS電流鏡所鏡像的電流，因此電流源也可當作是MOS晶體 管)。如此，總共串聯(lián)2顆M0S晶體管與一負載電阻30。因此，整體上需消
耗的電壓為Vt + 2*Vdsat + Vswing。其中，Vswing如前所述最大為值Vt。如此，
整個電壓控制振蕩器需消耗的電壓為2*Vt + 2*Vdsat。比傳統(tǒng)現(xiàn)有技術所消耗
的電壓2U3承Vdsat,節(jié)省一個Vdsat值。因此，本發(fā)明所提出的電壓控制振
蕩電路，除了排除電流鏡不匹配所產(chǎn)生的缺點外，更降低傳統(tǒng)上消耗電壓過 高的缺點，進而提高整體電路的電壓余度。
請參照「圖3」為本發(fā)明電壓控制振蕩器的第二實施例?！笀D3」與「圖
2 J的差異處在于r圖3」中調(diào)制電路端電流源43包含第一分流431與第二 分流432。其中，第一分流431連接第一PMOS開關41,而第二分流連接第 二 PMOS開關42。且第一分流431與第二分流432的電流值為調(diào)制電路端 電流源43的電流值的一半。也就是，將原本的單一調(diào)制電^^端電流源43， 劃分為兩個電流分流，因此總電流值與「圖2」中一致，并不會多消耗額外 的電流。
于r圖3」中還包含一個分流電阻44，且分流電阻44 一端連接于第一 分流431與第一PMOS開關41的連接處，另一端連接于第二分流432與第 二PMOS42開關的連接處。在此實施例中，在第一分流431與第二分流432 之間，多連4妻一個分流電阻44,其可達到源級退化(source degeneration )的 效果，使得電流調(diào)制電路40的控制電壓的線性范圍更廣，而增加電流調(diào)制 電路40的線性度(linearity)。
請參照「圖4」為本發(fā)明電壓控制振蕩器的第三實施例。r圖4」以r圖
3 J的電路架構為基礎，而其所衍生的電路架構同樣可套用于「圖2」中。于 r圖4」的第三實施例中，連接于放大電路10的第一節(jié)點12的放大電路端
電流源50以相互串接(cascade)的兩組電流鏡來實現(xiàn)。相似地，連接于鎖 存電路20的第二節(jié)點22的鎖存電路端電流源60亦以相互串接的兩組電流 鏡來實現(xiàn)。此種以電流鏡串接(cascade )組態(tài)所構成的電流源，可以減少電 壓控制振蕩電路所產(chǎn)生的噪聲通過電流鏡耦合至電路其他部分所造成的干 擾。另 一方面，還可增加電流鏡的輸出阻抗，減少通道長度調(diào)制(channel length modulation)的影響。上述串接的兩組電流鏡當中，位于下方者(即距接地端較近者)的元件尺寸通常會設計為較位于上方者為大(例如兩者尺寸的比
例為10: 1),如此所達到的減少干擾的效果會更佳，但是本發(fā)明并不以此為 限。又，串接的電流鏡數(shù)目亦不以兩個為限。
上述「圖2」、「圖3」及r圖4」三個實施例，可以將力文大電^各10、鎖 存電j 各20、電流調(diào)制電路40、放大電路端電流源50、及鎖存電路端電流源 60中的MOS晶體管，由PMOS替換為NMOS,而NMOS替換為PMOS。
再將電源電壓(Vdd)及接地電壓(VGN)的位置對調(diào)。如此，可以成為另一種互
補型的電壓控制振蕩電路。其實施例如「圖5」、r圖6」及r圖7」所示，分 別為本發(fā)明電壓控制振蕩器的第四、五、六實施例。底下以「圖5」為例作 說明，而「圖6」及r圖7」如前述為將「圖3」及「圖4」中PMOS、 NMOS 晶體管互換，以及電源電壓、接地電壓互換，即可達成。
請參照「圖5」為本發(fā)明第四實施例，此實施例與「圖2」的電路架構 類似，差異在于由PMOS替換為NMOS,而NMOS替換為PMOS，且電源 電壓(Vdd)及接地電壓(V③)的位置對調(diào)。所以，負載電阻30另一端改為電性 連接接地電壓(V,)。電流調(diào)制電路40所包含的兩個開關改為第一 NMOS開 關45及第二NMOS開關46。而調(diào)制電路端電流源43 —端連接第一NMOS 開關45與第二NMOS開關46,另 一端則連接接地電壓(VGN)。
電流調(diào)制電路40中的第一 NMOS開關45連接到第 一控制電壓VC1,而 藉由調(diào)整第一控制電壓Vd可控制放大電路端電流源50流進第一節(jié)點12到 調(diào)制電路端電流源43的電流量I,。本實施例中，放大電路端電流源50自第
一節(jié)點12提供一固定的電流量Lp則流經(jīng)放大電路10的電流量16 = 14-1!，
即可藉由調(diào)整第一控制電壓Vd來間接控制。相似地，電流調(diào)制電路40中 的第二NMOS開關46連接到第二控制電壓VC2,而藉由調(diào)整第二控制電壓 VC2可控制鎖存電路端電流源60流進第二節(jié)點22到調(diào)制電路端電流源43的 電流量12。本實施例中，鎖存電路端電流源60自第二節(jié)點22提供一固定的 電流量15,則流經(jīng)鎖存電路20的電流量17 = 15-12,即可藉由調(diào)整第二控制
電壓Vc2來間接控制。
于本實施例中，調(diào)制電路端電流源43的電流量13為一固定值，其一部 分的電流量I,經(jīng)由第一NMOS開關45流入，其剩余部分的電流量12則經(jīng)由 第二NMOS開關46流入；也即，I3 = I, + 12。如圖中所示，第一控制電壓 Vd連接第一 NMOS開關45的柵極，藉由調(diào)整第一控制電壓VCi的大小，
12即可控制其所流通的電流量，甚至將其斷路。同樣的，第二控制電壓Vc2連
接第二NMOS開關46的柵極，藉由調(diào)整第二控制電壓Vc2的大小，即可控 制其所流通的電流量，甚至將其斷路。
以「圖5」為例，若將第一控制電壓Vd調(diào)小，放大電路端電流源50流 進第一節(jié)點12的電流量I,就會變小，則流經(jīng)放大電路10的電流量16就會連 帶地變大；相對地，此時若將第二控制電壓Vc2相對應地調(diào)大，鎖存電路端 電流源60流進第二節(jié)點22的電流量12就會變大，則流經(jīng)鎖存電路20的電 流量17就會連帶地變小。反之，若將第一控制電壓Vc,調(diào)大，并將第二控制 電壓Vc2調(diào)小，則流經(jīng)放大電路10的電流量16就會變小，而流經(jīng)鎖存電路 20的電流量17則會變大。如此，即可藉由調(diào)整第一控制電壓Vd與第二控制 電壓VC2,來控制流經(jīng)放大電路10的電流量16與流經(jīng)鎖存電路20的電流量 17的比例，而不同的電流量，即對應于不同的偏壓點，電壓控制振蕩器的振 蕩頻率也會隨之改隨，達到電壓控制振蕩頻率的效果。
本發(fā)明，本領域技術人員，在不脫離本發(fā)明的精神所作些許的更動與潤飾， 皆應涵蓋于本發(fā)明的范疇內(nèi)，因此本發(fā)明的保護范圍當視權利要求書所界定 者為準。
1權利要求
1. 一種電壓控制振蕩電路，包含一放大電路，包含一第一節(jié)點；一放大電路端電流源，一端連接該第一節(jié)點，另一端連接一接地電壓VGN；一鎖存電路，包含一第二節(jié)點；一鎖存電路端電流源，一端連接該第二節(jié)點，另一端連接該接地電壓；一負載電阻，一端電性連接該放大電路與該鎖存電路，另一端電性連接一電源電壓Vdd；及一電流調(diào)制電路，包含一第一PMOS開關、一第二PMOS開關與一調(diào)制電路端電流源，其中該第一PMOS開關連接該第一節(jié)點，該第二PMOS開關連接該第二節(jié)點，且該調(diào)制電路端電流源一端連接該第一PMOS開關與該第二PMOS開關，另一端連接該電源電壓。
2. 如權利要求1所述的電壓控制振蕩電路，其中該放大電路、該鎖存電 路及該負載電阻以差動形式連接。
3. 如權利要求1所述的電壓控制振蕩電路，其中該電流調(diào)制電路中該第一 PMOS開關連接一第 一控制電壓，藉由調(diào)整該第 一控制電壓控制該調(diào)制電 ;洛端電流源流進該放大電^各的電流量。
4. 如權利要求1所述的電壓控制振蕩電路，其中該電流調(diào)制電路中該第二 PMOS開關連接一第二控制電壓，藉由調(diào)整該第二控制電壓控制該調(diào)制電 路端電流源流進該鎖存電路的電流量。
5. 如權利要求1所述的電壓控制振蕩電路，其中該調(diào)制電路端電流源包 含一第一分流與一第二分流，其中該第一分流連接該第一PMOS開關，該第 二分流連接該第二 PMOS開關。
6. 如權利要求5所述的電壓控制振蕩電路，還包含一分流電阻， 一端連 接于該第一分流與該第一PMOS開關的連接處，另一端連4妄于該第二分流與 該第二 PMOS開關的連接處。
7. —種電壓控制振蕩電路，包含 一放大電路，包含一第一節(jié)點；一放大電路端電流源， 一端連接該第一節(jié)點，另一端連接一電源電壓Vdd;一鎖存電路，包含一第二節(jié)點；一鎖存電路端電流源， 一端連接該第二節(jié)點，另一端連接該電源電壓； 一負載電阻， 一端電性連接該放大電路與該鎖存電路，另一端電性連接一接地電壓VGN;及一電流調(diào)制電路，包含一第一NMOS開關、 一第二NMOS開關與一調(diào)制電路端電流源，其中該第一 NMOS開關連接該第一節(jié)點，該第二NMOS開關連接該第二節(jié)點，且該調(diào)制電路端電流源一端連接該第一 NMOS開關與該第二 NMOS開關，另 一端連接該接地電壓。
8. 如權利要求7所述的電壓控制振蕩電路，其中該放大電路、該鎖存電 路及該負載電阻以差動形式連4妻。
9. 如權利要求7所述的電壓控制振蕩電路，其中該電流調(diào)制電路中該第一 NMOS開關連接一第一控制電壓，藉由調(diào)整該第一控制電壓控制該放大 電路端電流源流進該放大電路的電流量。
10. 如權利要求7所述的電壓控制振蕩電路，其中該電流調(diào)制電路中該第二 NMOS開關連接一第二控制電壓，藉由調(diào)整該第二控制電壓控制該鎖存 電路端電流源流進該鎖存電路的電流量。
11 .如權利要求7所述的電壓控制振蕩電路，其中該調(diào)制電路端電流源包 含一第一分流與一第二分流，其中該第一分流連接該第一 NMOS開關，該 第二分流連接該第二NMOS開關。
12. 如權利要求11所述的電壓控制振蕩電路，其中該第一分流與該第二 分流的電流值為該調(diào)制電路端電流源的電流值的一半。
13. —種電壓控制振蕩電路，包含一放大電路，其一端耦接于一輸出端口，其另一端具有一第一節(jié)點； 一鎖存電路，其一端耦接于該輸出端口，其另一端具有一第二節(jié)點； 一放大電路端電流源，耦接于該第一節(jié)點，用來提供一流經(jīng)該第一節(jié)點 的第一電流量；一鎖存電路端電流源，耦接于該第二節(jié)點，用來提供一流經(jīng)該第二節(jié)點 的第二電流量；以及一電流調(diào)制電路，耦接于該第一節(jié)點及該第二節(jié)點，用來依據(jù)至少一控 制電壓，自該第一電流量中分流至少一部分的電流量，以決定流經(jīng)該》丈大電路的電流量，以及自該第二電流量中分流至少一部分的電流量，以決定流經(jīng)該鎖存電路的電流量；其中該電壓控制振蕩電路的振蕩頻率，對應于流經(jīng)該放大電路的電流量 及流經(jīng)該鎖存電路的電流量。
14. 如權利要求13所述的電壓控制振蕩電路，其中電流調(diào)制電路包含 一第一MOS開關，耦接該第一節(jié)點，依據(jù)該控制電壓決定流經(jīng)該放大電路的電流量；及一第二MOS開關，耦接該第二節(jié)點，依據(jù)該控制電壓決定流經(jīng)該鎖存 電路的電流量。
15. 如權利要求13所述的電壓控制振蕩電路，其中放大電路、該鎖存電 路及該負載電阻以差動形式連接。
16. 如權利要求13所述的電壓控制振蕩電路，其中該放大電路端電流源 以至少 一 電流鏡串接而成。
17. 如權利要求13所述的電壓控制振蕩電路，其中該其中該鎖存電路端 電流源以至少 一 電流鏡串接而成。
全文摘要
一種電壓控制振蕩電路包含放大電路，具有第一節(jié)點；放大電路端電流源，一端連接第一節(jié)點，另一端連接接地電壓(VGN)；鎖存電路具有第二節(jié)點；鎖存電路端電流源，一端連接第二節(jié)點，另一端連接接地電壓；負載電阻，一端電性連接放大電路與鎖存電路，另一端電性連接電源電壓(Vdd)；電流調(diào)制電路包含第一PMOS開關、第二PMOS開關與調(diào)制電路端電流源，其中第一PMOS開關連接第一節(jié)點，第二PMOS開關連接第二節(jié)點，且調(diào)制電路端電流源一端連接第一PMOS開關與第二PMOS開關，另一端連接電源電壓。
文檔編號H03L7/099GK101442310SQ20071019363
公開日2009年5月27日 申請日期2007年11月23日 優(yōu)先權日2007年11月23日
發(fā)明者曾子建 申請人:瑞昱半導體股份有限公司