專利名稱：通過時域插值的異步采樣率校正的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及校正采樣率，特別是涉及通過時域插值校正異步采樣率。
背景技術(shù)：
模擬信號是連續(xù)變化量；其一直具有值并且具有連續(xù)的幅度。通常，模 擬信號的數(shù)字近似是通過產(chǎn)生量化數(shù)值(具有有限分辨率的數(shù)值)序列來進(jìn) 行，每一個量化數(shù)值都以規(guī)則的時間間隔，最近似模擬量。例如，由CD播 放器的音頻信號的數(shù)字化，通過在44.1 kHz的常規(guī)比率(regular ratio )以所 謂"16位分辨率"采集各樣本完成。"16位分辨率"意味著幅度的數(shù)字表示 超過16個二進(jìn)制位，并且因此精確到大約1/65536或大約16ppm(百萬分之)。 另一示例為記錄在DVD盤上的數(shù)字音頻。在該情況中，幅度的各樣本可被分 辨到24位或大約0.06 ppm,并且采集這些樣本的常規(guī)比率是在48 kHz。因此， 在音頻消費(fèi)者應(yīng)用中，我們通常使用至少兩種不同的采樣率(44.1kHz和48 kHz),以及兩種不同的幅度分辨率(16位和24位)。圖1A顯示示例這里 信號l在44.1 kHz采樣，并得到用"x"標(biāo)記的點(diǎn)序列。信號2在較高的比率
(48 kHz)采樣，并且得到用"o"標(biāo)記的點(diǎn)序列。
在系統(tǒng)中存在兩種采樣率可能不方便考慮這樣的情形一在48kHz數(shù)字 音頻數(shù)據(jù)流從DVD源到達(dá)，而在44.1 kHz的第二流從ADC和麥克風(fēng)源到達(dá)
(這種情形發(fā)生在當(dāng)"卡拉ok"播放器使用DVD作為背景樂器，并且ADC 編碼歌唱者時)。應(yīng)該如何混合這兩種信號并通過相同的音頻輸出裝置輸出？ 這是個問題，因?yàn)楦鬏斎霕颖驹诓煌臅r間到達(dá)-如果48 kHz源被用來運(yùn)行 數(shù)字信號處理器(或更準(zhǔn)確地說，如果DSP被配置運(yùn)行在48 kHz的各樣本 上)，則44.1 kHz信號的各樣本在48 kHz的各樣本之間到達(dá)-它們必須被延 遲，否則近似到48kHz的常規(guī)比率以便一起處理。這是"異步采樣率"轉(zhuǎn)換 問題，并且本公開內(nèi)容教導(dǎo)，與一些選擇的時鐘相關(guān)的、異步到達(dá)的信號的 各樣本，如何能夠被近似為在該時鐘的樣本各異步樣本在給定的時鐘域中 轉(zhuǎn)換為各同步樣本，該給定的時鐘域仍然準(zhǔn)確地表示該信號，就像該信號在
原有的(現(xiàn)在相對新時鐘異步)域中被釆樣一樣。
本發(fā)明需要選擇的時鐘率實(shí)質(zhì)上比輸入采樣率高。圖IB顯示在44.1 kHz 的各樣本序列，如何可以被近似到更高的、正在執(zhí)行"零階保持(zero order hold)"功能的時鐘率。
"零階保持"功能僅僅是重復(fù)通過較高速時鐘看到的最后樣本。注意到 在圖1B中，在44.1 kHz的各樣本通常沒有與在較高時鐘率的任一樣本同時 降低。各較高時鐘率樣本是在44.1 kHz域中最后見到的樣本的重復(fù)。因此存 在誤差如圖2D中所示-在較高時鐘域中的第一個改變的樣本之前，輸入 樣本輕微改變。
參照圖1C,圖示運(yùn)行在頻率"f，的樣本模擬輸入信號。在通常實(shí)踐中， 信號的各樣本在各樣本點(diǎn)采集，這里各樣本的數(shù)量n確定樣本的精度。各樣 本的數(shù)量越高，越能夠采集到模擬信號的更精確的讀數(shù)。因此，采集的各樣 本的頻率遠(yuǎn)高于進(jìn)入信號的頻率。例如參照圖2A,如果進(jìn)入信號202運(yùn)行在 44.1 kHz,則各數(shù)據(jù)樣本點(diǎn)204可以在27 MHz采集。
然而，當(dāng)試圖預(yù)測信號在一點(diǎn)處的精確值時，產(chǎn)生誤差。采樣數(shù)據(jù)的電 路中的延遲，能夠引起讀取該信號的誤差。樣本點(diǎn)206,例如與之前的各樣 本一起被連續(xù)采集。然而樣本208在轉(zhuǎn)變點(diǎn)，在此情形下一樣本210在途中 (halfway)點(diǎn)讀取，然后接下來讀取樣本212，接下來是樣本點(diǎn)214和216。 繼續(xù)，采集樣本點(diǎn)218,然后樣本點(diǎn)220在另一個轉(zhuǎn)變點(diǎn)。傳統(tǒng)的電路讀取 點(diǎn)222，接下來是224和226。然而不同于理想情形的實(shí)際各點(diǎn)，是角落點(diǎn) 228和230。再次，電路中的延遲引起偽信號(artifact),如那些將產(chǎn)生的， 以及對于要在各誤差中間讀取的各信號。在傳統(tǒng)的系統(tǒng)中，輸入系統(tǒng)將過采 樣輸入以精確定位(pinpoint) f (in),輸入頻率。然而這種方法是不準(zhǔn)確的， 并且需要昂貴的電路來采集更準(zhǔn)確的樣本。
參照圖2B,比較了各輸入點(diǎn)和各輸出時鐘點(diǎn)的圖示。如可以看到的，各 輸出時鐘點(diǎn)發(fā)生在對應(yīng)的各輸入點(diǎn)之后。因此，它們在不同的頻率。參照圖 2C,顯示數(shù)字化信號的圖示。其中各x對應(yīng)在輸入時鐘的實(shí)際輸入。各o對 應(yīng)正確的各輸出時鐘點(diǎn)。理想地，o將對應(yīng)各輸出時鐘信號點(diǎn)。在使用各同 步時鐘的各傳統(tǒng)系統(tǒng)中，這是不可能的，并且產(chǎn)生偽信號。
因此，本領(lǐng)域中存在對用于更精確地采樣信號、校正通常的(common) 偽信號的系統(tǒng)和方法的需求。如將看到的，本發(fā)明以良好的方式實(shí)現(xiàn)了這些。

發(fā)明內(nèi)容
本發(fā)明提供一種電路，配置來通過時域插值的方式校正各采樣率，包括 第一電路回路，具有第一上/下計數(shù)器，配置其以接收在第一輸入頻率的第一 輸入信號和第一反饋信號；以及第一加法器，配置其以接收來自第一上/下計 數(shù)器的第 一計數(shù)器輸出信號，并且向第 一上/下計數(shù)器輸出第 一進(jìn)位輸出作為 第一反饋信號；第二電路回路，配置其以傳輸來自第一加法器的第一和輸出 到第一調(diào)制器，并且將來自第一調(diào)制器的第一調(diào)制器輸出信號，反饋到第一 加法器的第一輸入，其中第一調(diào)制器輸出信號具有大于第一輸入頻率的第一 輸出頻率；第三電路回路，具有第二上/下計數(shù)器，配置其以接收第二反饋信 號和在第二輸入頻率的第二輸入信號，所述第二輸入頻率與所述第一輸入頻
率不同；以及第二加法器，配置其以接收來自第二上/下計數(shù)器的第二計數(shù)器 輸出信號，并且向第二上/下計數(shù)器輸出第二進(jìn)位輸出作為第二反饋信號；以 及第四電路回路，配置其以傳輸來自第二加法器的第二和輸出到第二調(diào)制器， 并且將來自第二調(diào)制器的第二調(diào)制器輸出信號，反饋到第二加法器的第二輸 入，其中第二調(diào)制器輸出信號具有大于第二輸入頻率的第一輸出頻率。
本發(fā)明還提供了一種校正采樣率的方法，包括接收運(yùn)行在第一輸入頻 率的第一輸入信號；傳輸?shù)谝惠斎胄盘柕降谝簧?下計數(shù)器的第一上輸入端 中；傳輸來自第一上/下計數(shù)器的第一輸出信號，到第一加法器的第一輸入； 傳輸?shù)谝患臃ㄆ鞯妮敵龅降谝徽{(diào)制器中，其中所述第一調(diào)制器在大于第一輸 入頻率的第 一輸出頻率計時，并且其中所述第 一調(diào)制器產(chǎn)生第 一調(diào)制器輸出， 該第 一調(diào)制器輸出被反饋?zhàn)鳛榈?一加法器的第二輸入；以及如果在第 一加法 器發(fā)生溢出，則傳輸來自第一加法器的第一進(jìn)位輸出，以重置第一上/下計數(shù) 器，所述第一進(jìn)位輸出被反饋到第一上/下計數(shù)器的第一下輸入端；接收運(yùn)行 在第二輸入頻率的第二輸入信號；傳輸?shù)诙斎胄盘柕降诙?下計數(shù)器的第
二上輸入端中；傳輸來自第二上/下計數(shù)器的第二輸出信號到第二加法器的第 一輸入；傳輸?shù)诙臃ㄆ鞯妮敵龅降诙{(diào)制器中，其中所述第二調(diào)制器在大 于第二輸入頻率的第 一輸出頻率計時，并且其中所述第二調(diào)制器產(chǎn)生第二調(diào) 制器輸出，該第二調(diào)制器輸出被反饋?zhàn)鳛榈诙臃ㄆ鞯牡诙斎?；以及如?在第二加法器發(fā)生溢出，則傳輸來自第二加法器的第二進(jìn)位輸出，以重置第 二上/下計數(shù)器，所述第二進(jìn)位輸出被反饋到第二上/下計數(shù)器的第二下輸入 端。
本發(fā)明還提供一種電路，包括第一電路回路，具有第一上/下計數(shù)器， 配置其以接收在第 一輸入頻率的第 一輸入信號和第 一反饋信號；以及第 一加 法器，配置其以接收來自第一上/下計數(shù)器的第一計數(shù)器輸出信號，并且向第 一上/下計數(shù)器輸出第一進(jìn)位輸出作為第一反饋信號；第二電路回路，配置其 以傳輸來自第 一加法器的第 一和輸出到第 一調(diào)制器，并且將來自第 一調(diào)制器 的第一調(diào)制器輸出信號，反饋到第一加法器的第一輸入，其中所述第一調(diào)制 器輸出信號具有大于第 一輸入頻率的第 一輸出頻率；混合具有第 一輸出頻率 的第一調(diào)制器輸出信號、和具有第一輸出頻率的混合器輸入信號的電路，其 中所述混合器輸入信號從第二輸入信號被處理，所述第二輸入信號具有小于 第一輸出頻率的第二輸入頻率。
本發(fā)明還提供一種方法，包括接收運(yùn)行在第一輸入頻率的第一輸入信 號；傳輸?shù)谝惠斎胄盘柕降谝簧?下計數(shù)器的第一上輸入端中；傳輸來自第一 上/下計數(shù)器的第一輸出信號到第一加法器的第一輸入；傳輸?shù)谝患臃ㄆ鞯妮?出到第 一調(diào)制器中，其中所述第 一調(diào)制器在大于第 一輸入頻率的第 一輸出頻 率計時，并且其中所述第一調(diào)制器產(chǎn)生第一調(diào)制器輸出，該第一調(diào)制器輸出 被反饋?zhàn)鳛榈谝患臃ㄆ鞯牡诙斎?；如果在第一加法器發(fā)生溢出，則傳輸來 自第一加法器的第一進(jìn)位輸出，以重置第一上/下計數(shù)器，所述第一進(jìn)位輸出 被反饋到第 一上/下計數(shù)器的第一下輸入端；并且混合具有第 一輸出頻率的第 一調(diào)制器輸出、和具有第一輸出頻率的混合器輸入信號，其中所述混合器輸 入信號從第二輸入信號被處理，所述第二輸入信號具有小于第一輸出頻率的 第二輸入頻率。


圖1A和圖1B圖示傳統(tǒng)的采樣方法采樣的示例；
圖1C以及圖2A-2K圖示各樣本輸入信號以及相應(yīng)的各樣本點(diǎn);
圖3圖示根據(jù)本發(fā)明配置的數(shù)字鎖相環(huán)；
圖4是圖示根據(jù)本發(fā)明的方法的流程圖5是圖示圖1C的電路輸出操作的時序圖6圖示說明誤差因素的圖7和圖8圖示誤差頻率降低的圖。
具體實(shí)施例方式
本發(fā)明貫注于用于通過時域插值、執(zhí)行異步采樣率^f交正的信號處理元件。 在操作中，數(shù)字信號表示為由固定的和相對大的時間間隔分隔的數(shù)字?jǐn)?shù)量流。 該信號接收為輸入，并且被處理以產(chǎn)生由不同的和相對較短的時間間隔分隔 的數(shù)字?jǐn)?shù)量的輸出流。該處理操作而不將偽信號或誤差引入到新產(chǎn)生的信號 流中，不管輸入數(shù)據(jù)流和輸出數(shù)據(jù)流之間的時間間隔不同這一事實(shí)，而且在 各自的頻率中可能沒有任何共同因素。
根據(jù)本發(fā)明，輸出的大多數(shù)樣本是輸入樣本的簡單復(fù)制。然而，檢測到 輸入信號的改變時，對于這樣的一個樣本，輸出信號被設(shè)定為輸入的舊值和 輸出的新值之間的中間值。在產(chǎn)生該單個中間樣本后，輸出再次復(fù)制現(xiàn)在新 輸入的樣本。因此，所有定時和采樣誤差的校正，都通過產(chǎn)生該單個中間樣 本來實(shí)現(xiàn)，該單個中間樣本產(chǎn)生在每次檢測到輸入信號已改變時，所述輸入 信號運(yùn)行在較低速率。
將觀察插值的數(shù)據(jù)點(diǎn)已經(jīng)插入到輸出數(shù)據(jù)流中，以提供校正。中間樣本 的值從兩個輸出樣本點(diǎn)之間的輸入樣本點(diǎn)的相對定時確定，所述兩個輸出樣 本點(diǎn)包圍輸入樣本。輸出樣本點(diǎn)之間的、輸入樣本點(diǎn)的精確位置的確定，通 過完全在輸出采樣率的邏輯操作確定。也就是說，不管沒有邏輯操作比輸出 采樣率更快的事實(shí)，本發(fā)明仍然提供準(zhǔn)確確定輸入釆樣時間的裝置。
通常，本發(fā)明貫注于具有三個基本特性的系統(tǒng)和方法更快輸出時鐘、 確定輸入時鐘改變的點(diǎn)、并且執(zhí)行時域插值。目的在于解決輸入和輸出數(shù)據(jù) 中的不同。
在一個實(shí)施例中，更快輸出時鐘用于更好地采集各輸入信號點(diǎn)。在實(shí)踐 中，輸入時鐘可在各輸出時鐘之間降低，并且每個輸入時鐘產(chǎn)生新的樣本點(diǎn)。 在每個輸出時鐘周期可能簡單地采樣輸入。然而，重新得到的(retrieved )輸 入時鐘信號值仍然可能丟失。因此，從圖形角度，參照圖2D,陰影面積234 是丟失的輸入信號部分。因此，系統(tǒng)將需要等待下一個時鐘周期。這將是傳 統(tǒng)系統(tǒng)中的情形。相反，根據(jù)本發(fā)明，忽略第一次通過，并且將丟失第一周 期。在下一步驟中，如圖2E中圖示的，產(chǎn)生出現(xiàn)在輸入信號的高點(diǎn)和地點(diǎn)之 間的中間點(diǎn)。因此，點(diǎn)238是輸入信號之前的點(diǎn)，點(diǎn)240是得到的中間點(diǎn)， 而點(diǎn)242是新輸入點(diǎn)。根據(jù)本發(fā)明，圖2E中所示的面積236,是具有得到的
中間值的新信號。得到該值的方式下面將進(jìn) 一 步討論。
因此，如果我們僅僅利用當(dāng)存在輸入時鐘時所看到的輸入樣本，將產(chǎn)生 誤差。僅在上一個時鐘周期之后，輸入將不會改變。輸入的陰影面積被丟失。 然而，輸出能夠被延遲任何數(shù)量的時鐘周期。這將不會扭曲輸出。因此，輸 入能夠被采樣，并且延遲能夠產(chǎn)生一個或多個時鐘周期，如上面的示例。這 允許系統(tǒng)插入舊值和新值之間的點(diǎn)。這樣的值在一點(diǎn)插入，使得面積相同。
輸出僅僅曾(ever)在輸出周期上改變。系統(tǒng)通過使用中間點(diǎn)，能夠補(bǔ)償輸 入沒有在時鐘改變的事實(shí)。在最后的結(jié)果中，各面積，如上面的面積234和 236保持相同。這通過使用如圖3中圖示的鎖相環(huán)在一個實(shí)施例中實(shí)現(xiàn)。
參照圖3,圖示了本發(fā)明的一個實(shí)施例，其提供一種系統(tǒng),，被配置來通 過時域插值來精確定位頻率。提供接收輸入信號302的鎖相環(huán)300,該輸入 信號302在同步輸入信號的各周期的上/下(U/D)計數(shù)器控制304接收。上/ 下計數(shù)器輸出信號306 (在該特定示例中為10位)到模累加器308。累加器 308形成電路在其中運(yùn)行的兩個反饋回路的部分。累加器輸出信號309 (在該 示例中也為IO位)到調(diào)制器310,該調(diào)制器310根據(jù)時鐘312 (在該示例中 為27MHz)運(yùn)行，并且產(chǎn)生通過反饋回路314傳輸?shù)姆答佇盘?、以及相?yīng)的 輸出信號316。模累加器輸出信號320,其是作為44.1 kHz進(jìn)位輸出(carry-out) 信號輸出的進(jìn)位輸出脈沖，并且通過反饋回路322反饋到上/下計數(shù)器304的 下輸入端。輸入信號302饋入上/下計數(shù)器304的上輸入端。
在運(yùn)行中，運(yùn)行在第一頻率例如44.1 kHz的輸入信號，輸入到上/下計K 器的上輸入端中。上/下計數(shù)器的輸出傳輸?shù)郊臃ㄆ鞯囊粋€輸入。模累加器的 輸出被輸入到調(diào)制器中，其在第二頻率例如27 MHz計時，并且調(diào)制器的輸 出產(chǎn)生電路的第一輸出"M",還作為加法器的第二輸入反饋。加法器具有反 饋到上/下計數(shù)器的"下"輸入端的進(jìn)位輸出。在從加法器溢出時，進(jìn)位輸出 重置上/下計數(shù)器，重置輸出信號(第二輸出)的前沿。加法器將計數(shù)器的輸 出(例如10位輸出)加至來自"M"的IO位輸出信號。因此，采樣率的點(diǎn)
由公式X0 = XN+(M/N)(XNW-XN)確定，其中M/N為定時誤差。
輸入樣本時間的確定如下進(jìn)行。首先，模累加器308被配置來在輸出時 鐘率312,將輸入313加到運(yùn)行總數(shù)(running total )。累加器308可以被配置 作為以有限整數(shù)寬度運(yùn)行的數(shù)字加法器和寄存器，或被配置來累加遞增值的 其它已知加法裝置。運(yùn)行總數(shù)最后將溢出以產(chǎn)生輸出脈沖320，因?yàn)榧臃ㄆ?br> 為有限寬度，并且最終將超過最大值并溢出。根據(jù)本發(fā)明，比較來自模累加
器308的各溢出320的頻率速率和各輸入樣本305的到達(dá)速率(rate of arrival )。 如果各輸入樣本的到達(dá)速率超過累加器的各溢出的速率，則增加加法器313 的輸入，該輸入是每個輸出周期相加的量。相反，如果各輸入樣本的到達(dá)速 率低于來自計數(shù)器的各溢出的速率，則減少加法器的輸入。因此，存在控制 回路314,其中加法器的輸入將固定一個值，使得各速率相等。
參照圖4，圖示了總體描述電路300的運(yùn)行的流程圖400。在步驟402, 接收運(yùn)行在輸入頻率的輸入信號。在步驟404中，在上/下計數(shù)器中調(diào)用向上 計數(shù)。在步驟406中，確定是否有進(jìn)位輸出脈沖。如果沒有進(jìn)位輸出，在步 驟408中過程恢復(fù)計數(shù)。 一旦出現(xiàn)進(jìn)位輸出，過程轉(zhuǎn)移到步驟410,在這里 上/下計數(shù)器被重置為下計數(shù),圖5中的基線值B。
計數(shù)器中的初始值為零(圖3中318為計數(shù)器輸出)，因此加法器從不溢 出。加法器在加零。然而，最終輸入信號增加計數(shù)器。現(xiàn)在，加法器最終一 定溢出。此外，當(dāng)加法器的各溢出的速率等于各輸入時鐘的速率時，計數(shù)器 將只到達(dá)平衡。例如，如果輸入時鐘率為48 kHz,輸出時鐘率為1MegH2以 及總線寬度為N = 20,則當(dāng)數(shù)值為以下時計數(shù)器停止移動
<formula>formula see original document page 11</formula>這是因?yàn)樵谠摂?shù)值，加法器溢出速率為46137/220xl mhz=44 e3。因此，存在 對計數(shù)器的恰好多如"向下計數(shù)"的"向上計數(shù)"。
觀察到當(dāng)描述的系統(tǒng)鎖住時，當(dāng)計數(shù)器中的數(shù)值實(shí)質(zhì)上已經(jīng)固定時，輸 入時鐘到達(dá)時，計數(shù)器中的數(shù)值表示輸入位置的誤差。更特別地，當(dāng)進(jìn)位輸 出發(fā)生時，系統(tǒng)查看寄存器中的數(shù)值。其剛超出總范圍(follscale)。而且，這 也是為什么曾有溢出的原因。參照圖2F,數(shù)值(A)(計數(shù)器值)剛剛加到寄 存器中的數(shù)值。因此，現(xiàn)在寄存器中的數(shù)值是比A少的某數(shù)值。圖2F圖示 寄存器中的數(shù)值，顯示FS。每次在某點(diǎn)它將(A)加到總數(shù)，它超出了FSB, B必須小于A。在該實(shí)施例中，計數(shù)器中數(shù)值為N,而寄存器溢出量為M。
參照圖2G，觀察到M/N的數(shù)量為采樣時間誤差。這還將在圖2H中進(jìn)一 步說明。因此，這是系統(tǒng)能夠知道輸入時鐘點(diǎn)位于哪里的情形，其考慮(look at)上面討論的以及圖3中圖示的回路中的M/N。參照圖21,圖示了中間樣 本由舊樣本P和舊樣本Q得到。中間樣本為 S=P+M/N(Q-P).
再次，系統(tǒng)現(xiàn)在能夠知道輸入時鐘位置在哪里，并且能從這些值中得出中間 點(diǎn)S。系統(tǒng)插入單個樣本到輸出流中。它在上一個輸入樣本和下一個輸入樣 本中間。其通過鎖住輸入和輸出時鐘的數(shù)字查看來計算。"M，，為回路寄存器 溢出的量，而"N"為回路計數(shù)器中的數(shù)值。中間樣本為 S=P+M/N ( Q-P )。
本發(fā)明采用觀察輸入樣本的位置可以由剛溢出后累加器中預(yù)設(shè)的剩余 數(shù)值決定。在其溢出的量與相對時鐘的時間信號的位置成比例。特別是，檢 測到模累加器的溢出時，剩余值被認(rèn)為與在輸出速率的各樣本之間的、輸入 樣本速率的相對位置成比例，所述剩余值是在有限寬度累加器中剩余的數(shù)量。 因此，位置被確定，并且中間樣本可以利用該確定產(chǎn)生，而不用任何邏輯操 作任何快于輸出采樣率時鐘。
參照圖5，圖示了補(bǔ)償信號的時序圖。在運(yùn)行中，過程的整個周期(over cycle)是重復(fù)性的，在該示例中為C1-C4，其每4個周期重復(fù)。在圖示的特 定示例中，存在四個通道。本領(lǐng)域的技術(shù)人員將會理解，如可能期望特定的 應(yīng)用時，可以存在更多或更少的通道。每個通道的持續(xù)時間通過用模加法器 時鐘頻率312除以信號頻率確定，如在該示例中27 MHz/44.1 kHz = 612.25。 因此，每個CI - C4基本上相等。累加器在每個步驟，跨越時間跨度N,以 增量累加大小M。 一旦模累加器以超過最大極限L的量溢出，則電路重置回 最小基線B。根據(jù)本發(fā)明，每個階段的溢出量Ml-M4,被用來確定進(jìn)入信 號的轉(zhuǎn)變的更準(zhǔn)確的點(diǎn)。觀察到該值隨時間改變并且甚至可能減少，如圖5 中所示的示例。實(shí)際上，通過每612.25 ms設(shè)置各樣本點(diǎn)，誤差減少。
面積定義補(bǔ)償面積。更具體的是，參照圖6， A,是輸入的面積，并且A2 是關(guān)于中間點(diǎn)的面積。每個面積由各小的面積樣本組成，并且各面積的和一 樣。參照圖2J,輸入信號面積由來自輸入的各5Ai的和組成，并且輸出信號 面積由來自輸出信號的和的各5 Ai組成。然而，各面積的重心不同，從圖2J 中所示的各面積樣本看是明顯的。參照圖2K，可以得到數(shù)學(xué)解釋。如果i(x) 是輸入信號，并且x是自間隔的起點(diǎn)的距離，并且o(x)是輸出信號。各間 隔被排列使得
<formula>formula see original document page 12</formula>
曲線下的面積相同，然而， 該表達(dá)式是函數(shù)的第一時刻(moment)的重心。他們在各分開的面積不匹配。 然而根據(jù)本發(fā)明，利用兩個中間點(diǎn)，第一時刻能夠匹配如下: o2AT J/砂x = o2AT Jo(;c》x和o2AT Jjc《;c)J;c = o2AT J"xo(x)^
因此每個額外的匹配的時刻增加進(jìn)行的近似的階。在頻率域，參照圖7， 如果各面積匹配，則誤差頻率以20 dB/decade降低。此外，參照圖8，如果 每個面積的各時刻匹配，則誤差頻率以40 dB/decade降低。
因此，本發(fā)明提供一種系統(tǒng)，其能夠具有n階時域異步信號突變(rage) 轉(zhuǎn)換器(ASRC )插值器。這通過使用數(shù)字鎖相環(huán)以發(fā)現(xiàn)實(shí)際輸入改變來達(dá)到。 通過使用各中間樣本，消除了任意的高階頻率誤差。
相關(guān)申請的交叉引用
本發(fā)明要求于2005年8月25日提交的、申請?zhí)枮?0/712661的美國臨 時申請的申請日的優(yōu)先權(quán)。
權(quán)利要求
1.一種電路，配置來通過時域插值的方式校正各采樣率，包括第一電路回路，具有第一上/下計數(shù)器，配置其以接收在第一輸入頻率的第一輸入信號和第一反饋信號；以及第一加法器，配置其以接收來自第一上/下計數(shù)器的第一計數(shù)器輸出信號，并且向第一上/下計數(shù)器輸出第一進(jìn)位輸出作為第一反饋信號；第二電路回路，配置其以傳輸來自第一加法器的第一和輸出到第一調(diào)制器，并且將來自第一調(diào)制器的第一調(diào)制器輸出信號，反饋到第一加法器的第一輸入，其中第一調(diào)制器輸出信號具有大于第一輸入頻率的第一輸出頻率；第三電路回路，具有第二上/下計數(shù)器，配置其以接收第二反饋信號和在第二輸入頻率的第二輸入信號，所述第二輸入頻率與所述第一輸入頻率不同；以及第二加法器，配置其以接收來自第二上/下計數(shù)器的第二計數(shù)器輸出信號，并且向第二上/下計數(shù)器輸出第二進(jìn)位輸出作為第二反饋信號；以及第四電路回路，配置其以傳輸來自第二加法器的第二和輸出到第二調(diào)制器，并且將來自第二調(diào)制器的第二調(diào)制器輸出信號，反饋到第二加法器的第二輸入，其中第二調(diào)制器輸出信號具有大于第二輸入頻率的第一輸出頻率。
2. 如權(quán)利要求1所述的電路，其中所述第一輸入頻率為44.1 kHz。
3. 如權(quán)利要求l所述的電路，其中所述第二輸入頻率為48kHz。
4. 如權(quán)利要求l所述的電路，其中所述第一輸出頻率為27MHz。
5. 如權(quán)利要求l所述的電路，進(jìn)一步包括混合具有第 一輸出頻率的第 一調(diào)制器輸出信號、和具有第 一輸出頻率的 第二調(diào)制器輸出信號的電路。
6. —種校正采樣率的方法，包括 接收運(yùn)行在第 一輸入頻率的第 一輸入信號；傳輸?shù)?一輸入信號到第 一上/下計數(shù)器的第 一上輸入端中；傳輸來自第一上/下計數(shù)器的第 一輸出信號到第 一加法器的第 一輸入；傳輸?shù)谝患臃ㄆ鞯妮敵龅降谝徽{(diào)制器中，其中所述第一調(diào)制器在大于第一輸入頻率的第 一輸出頻率計時，并且其中所述第 一調(diào)制器產(chǎn)生第 一調(diào)制器 輸出，該第一調(diào)制器輸出,皮反饋?zhàn)鳛榈谝患臃ㄆ鞯牡诙斎耄灰约叭绻诘?一加法器發(fā)生溢出，則傳輸來自第 一加法器的第 一進(jìn)位輸出， 以重置第 一上/下計數(shù)器，所述第 一進(jìn)位輸出被反饋到第 一上/下計數(shù)器的第一 下輸入端；接收運(yùn)行在第二輸入頻率的第二輸入信號；傳輸?shù)诙斎胄盘柕降诙?下計數(shù)器的第二上輸入端中；傳輸來自第二上/下計數(shù)器的第二輸出信號到第二加法器的第 一輸入；傳輸?shù)诙臃ㄆ鞯妮敵龅降诙{(diào)制器中，其中所述第二調(diào)制器在大于第二輸入頻率的第 一輸出頻率計時，并且其中所述第二調(diào)制器產(chǎn)生第二調(diào)制器輸出，該第二調(diào)制器輸出被反饋?zhàn)鳛榈诙臃ㄆ鞯牡诙斎耄灰约叭绻诘诙臃ㄆ靼l(fā)生溢出，則傳輸來自第二加法器的第二進(jìn)位輸出，以重置第二上/下計數(shù)器，所述第二進(jìn)位輸出被反饋到第二上/下計數(shù)器的第二下輸入端。
7. 如權(quán)利要求6所述的方法，進(jìn)一步包括利用第一加法器，將第一上/下計數(shù)器的第一輸出信號，加到來自第一調(diào) 制器的第一調(diào)制器輸出。
8. 如權(quán)利要求6所述的方法，進(jìn)一步包括利用第二加法器，將第二上/下計數(shù)器的第二輸出信號，加到來自第二調(diào) 制器的第二調(diào)制器輸出。
9. 如權(quán)利要求6所述的方法，進(jìn)一步包括利用第一加法器，將第一上/下計數(shù)器的第一輸出信號，加到來自第一調(diào) 制器的第一調(diào)制器輸出；以及利用第二加法器，將第二上/下計數(shù)器的第二輸出信號，加到來自第二調(diào) 制器的第二調(diào)制器輸出。
10. 如權(quán)利要求6所述的方法，其中所述第一輸入頻率為44.1kHz。
11. 如權(quán)利要求6所述的方法，其中所述第二輸入頻率為48kHz。
12. 如權(quán)利要求6所述的方法，其中所述第一輸出頻率為27MHz。
13. 如權(quán)利要求6所述的方法，進(jìn)一步包括混合具有第 一輸出頻率的第 一調(diào)制器輸出、和具有第 一輸出頻率的第二 調(diào)制器輸出。
14. 一種電路，包括第一電路回路，具有第一上/下計數(shù)器，配置其以接收在第一輸入頻率的 第一輸入信號和第一反饋信號；以及第一加法器，配置其以接收來自第一上/ 下計數(shù)器的第一計數(shù)器輸出信號，并且向第一上/下計數(shù)器輸出第一進(jìn)位輸出 作為第一反饋信號；第二電路回路，配置其以傳輸來自第一加法器的第一和輸出到第一調(diào)制 器，并且將來自第一調(diào)制器的第一調(diào)制器輸出信號，反饋到第一加法器的第 一輸入，其中所述第 一調(diào)制器輸出信號具有大于第 一輸入頻率的第 一輸出頻率；混合具有第 一輸出頻率的第 一調(diào)制器輸出信號、和具有第 一輸出頻率的 混合器輸入信號的電路，其中所述混合器輸入信號從第二輸入信號被處理， 所述第二輸入信號具有小于第 一輸出頻率的第二輸入頻率。
15. 如權(quán)利要求14所述的電路，其中所述第一輸入頻率為44.1 kHz。
16. 如權(quán)利要求14所述的電路，其中所述第一輸入頻率為48kHz。
17. 如權(quán)利要求14所述的電路，其中所述第一輸出頻率為27MHz。
18. —種方法，包括接收運(yùn)行在第 一輸入頻率的第 一輸入信號；傳輸?shù)?一輸入信號到第 一上/下計數(shù)器的第 一上輸入端中；傳輸來自第一上/下計數(shù)器的第 一輸出信號到第一加法器的第 一輸入；傳輸?shù)?一加法器的輸出到第 一調(diào)制器中，其中所述第 一調(diào)制器在大于第一輸入頻率的第 一輸出頻率計時，并且其中所述第 一調(diào)制器產(chǎn)生第 一調(diào)制器輸出，該第 一調(diào)制器輸出被反饋?zhàn)鳛榈?一加法器的第二輸入；如果在第一加法器發(fā)生溢出，則傳輸來自第一加法器的第一進(jìn)位輸出，以重置第一上/下計數(shù)器，所述第一進(jìn)位輸出被反饋到第一上/下計數(shù)器的第一下輸入端；并且混合具有第 一輸出頻率的第 一調(diào)制器輸出、和具有第 一輸出頻率的混合 器輸入信號，其中所述混合器輸入信號從第二輸入信號被處理，所述第二輸 入信號具有小于第一輸出頻率的第二輸入頻率。
19. 如權(quán)利要求18所述的方法，進(jìn)一步包括利用第一加法器，將第一上/下計數(shù)器的第一輸出信號，加到來自第一調(diào) 制器的第一調(diào)制器輸出。
20. 如權(quán)利要求18所述的方法，其中所述第一輸入頻率為44.1 kHz。
21. 如權(quán)利要求18所述的方法，其中所述第一輸入頻率為48kHz。
22. 如權(quán)利要求18所述的方法，其中所述第一輸出頻率為27MHz。
全文摘要
提供一種電路，以通過時域插值的方式校正采樣率，該電路包括第一電路回路，具有上/下計數(shù)器，配置其以接收輸入信號和反饋信號；以及加法器，配置其以接收來自上/下計數(shù)器的輸出信號，并且向上/下計數(shù)器輸出進(jìn)位輸出作為反饋信號；以及第二電路回路，配置其以傳輸來自加法器的和輸出到調(diào)制器，并且反饋來自調(diào)制器的輸出信號到加法器的輸入。
文檔編號H03M3/00GK101098148SQ20071012737
公開日2008年1月2日 申請日期2007年7月2日 優(yōu)先權(quán)日2006年6月30日
發(fā)明者A·馬丁·馬林森, 達(dá)斯廷·福曼 申請人:Ess技術(shù)公司