專利名稱：高分辨率小面積數(shù)模轉(zhuǎn)換電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種數(shù)模轉(zhuǎn)換電路，尤其涉及一種高分辨率小面積數(shù)模轉(zhuǎn) 換電路。
背景技術(shù)：
在通用數(shù)模轉(zhuǎn)換電路設(shè)計(jì)中電阻串是一種常用的方式，無論如何隨著
數(shù)模轉(zhuǎn)換位數(shù)(即分辨率)增加，電阻串的電阻數(shù)目以2N ( N是數(shù)模轉(zhuǎn) 換電路的位數(shù))的比率增加。這不僅將消耗大量的半導(dǎo)體面積，也要求 非常小的電流源。因此傳統(tǒng)的電阻串僅適應(yīng)于最高10位的數(shù)模轉(zhuǎn)換電路。 為解決這一問題，有一些新型數(shù)模轉(zhuǎn)換電路結(jié)構(gòu)被發(fā)明，例如兩級電 阻串和放大器分別為高位和低位的數(shù)模轉(zhuǎn)換電路。這種結(jié)構(gòu)的數(shù)模轉(zhuǎn)換電 路能大幅減少所需的電阻串電阻數(shù)到2*2N/2個(gè)，也因此能對高分辨率應(yīng)用 獲得小的半導(dǎo)體面積。但是由于放大器固有的匹配誤差，這種結(jié)構(gòu)有嚴(yán)重 的INL/DNL (積分非線性"效分非線性)性能惡化。事實(shí)上一個(gè)12位的這 種結(jié)構(gòu)的數(shù)模轉(zhuǎn)換電路只能得到十幾LSB (Least Significant bit，最低比 特位)的INL/DNL。并且由于這種結(jié)構(gòu)需要兩個(gè)或更多的放大器，因而實(shí) 際的半導(dǎo)體面積也會受到限制。

發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問題是提供一種高分辨率、小面積的數(shù)模轉(zhuǎn)換 電路。
本發(fā)明為解決上述技術(shù)問題而采用的技術(shù)方案是提供一種高分辨率 小面積數(shù)模轉(zhuǎn)換電路，用以輸入N(N為大于零的整數(shù))位數(shù)字碼以獲得 一模擬電壓，其包括電流源，提供一電流；高位電阻串，其第一端連接 于該電流源，該高位電阻串包括依次串聯(lián)的2M (M為大于零的整數(shù))個(gè)
4單元電阻器，并輸出2M個(gè)電壓信號；高位解碼單元，以M位數(shù)字碼對該 高位電阻串所輸出的電壓信號解碼，以輸出一模擬電壓；低位電阻網(wǎng)絡(luò)， 其第一端連接于該高位電阻串的第二端，低位電阻網(wǎng)絡(luò)的第二端接地，該 低位電阻網(wǎng)絡(luò)包括(N-M+2)個(gè)并聯(lián)的一系列電阻器，該系列電阻器的阻 值成等比例遞增，其中第2個(gè)電阻至第(N-M+2 )個(gè)電阻分別串聯(lián)一開關(guān)， 共計(jì)(N-M+1)個(gè)開關(guān)；低位解碼單元，其接收(N-M)位數(shù)字碼，根據(jù) (N-M)位數(shù)字碼控制低位電阻網(wǎng)絡(luò)中的(N-M+1 )個(gè)開關(guān)的導(dǎo)通和斷開， 使該低位電阻網(wǎng)絡(luò)具有不同的阻值；以及一放大器，用以放大該模擬電壓。
上述的高分辨率小面積數(shù)模轉(zhuǎn)換電路中，低位解碼單元包括一線性化 轉(zhuǎn)換表，該低位解碼單元根據(jù)該線性化轉(zhuǎn)換表將所述(N-M)位數(shù)字碼轉(zhuǎn) 換為控制所述(N-M+1)個(gè)開關(guān)的一組線性化開關(guān)碼。
上述的高分辨率小面積數(shù)模轉(zhuǎn)換電路中，(N-M+1 )個(gè)開關(guān)的原始開 關(guān)碼對應(yīng)一階數(shù)為2^M+"原始電阻序列，而該線性化轉(zhuǎn)換表中，該組線 性化開關(guān)碼對應(yīng)一階數(shù)為2'w-M'的線性化電阻序列，其中該線性化電阻序 列是由該原始電阻序列經(jīng)線性化而獲得的。
上述的高分辨率小面積數(shù)模轉(zhuǎn)換電路中，單元電阻器的阻值為R，而 在該低位電阻網(wǎng)絡(luò)中的該系列電阻器的阻值分別2R，22R, 24R 2(關(guān)+2)R
上述的高分辨率小面積數(shù)模轉(zhuǎn)換電路中，該高位電阻串的2M個(gè)單元
電阻器分別組成2m個(gè)子電阻串，每個(gè)子電阻串包括2M-m個(gè)單元電阻器，
并輸出2M-m個(gè)電壓信號，其中m為大于零的整數(shù)。
上述的高分辨率小面積數(shù)模轉(zhuǎn)換電路中，該高位解碼單元包括2m個(gè)
子解碼電路、以及一主解碼電路；各子解碼電路以(M-m)位數(shù)字碼對各 子電阻串所輸出的電壓信號解碼，并分別輸出一模擬分壓，各主解碼電路 以m位數(shù)字碼對各模擬分壓解碼，并輸出所述模擬電壓。
上述的高分辨率小面積數(shù)模轉(zhuǎn)換電路中，當(dāng)N為奇數(shù)時(shí)， M=((N+1)/2+1)，當(dāng)N為偶數(shù)時(shí)，M=N/2+2。
上述的高分辨率小面積數(shù)模轉(zhuǎn)換電路中，N=12~24。
本發(fā)明由于釆用以上技術(shù)方案，使之相比目前現(xiàn)有的數(shù)模轉(zhuǎn)換電路結(jié)構(gòu)，具有如下優(yōu)點(diǎn)
1、相比傳統(tǒng)的電阻串，在相同的分辨率下，本發(fā)明需要更少的單元 電阻(2N vs2M+(2+4+8+...+2(N-M+2)))，因此有更小的半導(dǎo)體面積；并且 本發(fā)明能夠達(dá)到更高的分辨率(高于12位)；
2 、相比已有的兩級電阻串和放大器分別為高位和低位的數(shù)模轉(zhuǎn)換 電路十幾LSB的INL/DNL誤差，本發(fā)明無疑具有更好的INL/DNL(+/-1 LSB)性能。


為讓本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能更明顯易懂，以下結(jié)合附圖對 本發(fā)明的具體實(shí)施方式
作詳細(xì)說明，其中
圖1是本發(fā)明數(shù)模轉(zhuǎn)換電路的整體結(jié)構(gòu)示意圖。
圖2是圖1中高位電阻串及主解碼電路一個(gè)實(shí)施例的結(jié)構(gòu)示意圖。
圖3是圖1中高位電阻串的子電阻串及子解碼電路一個(gè)實(shí)施例的電路 示意圖。
圖4是圖1中低位電阻網(wǎng)絡(luò)一個(gè)實(shí)施例的電路圖。 圖5是圖1中低位解碼單元一個(gè)實(shí)施例的結(jié)構(gòu)框圖。 圖6是表示本發(fā)明的低位解碼單元的線性化轉(zhuǎn)換原理的編碼及對應(yīng)電 阻數(shù)值列表。
具體實(shí)施例方式
首先請參閱圖1所示，本發(fā)明的高分辨率小面積數(shù)模轉(zhuǎn)換電路100 適于構(gòu)成高分辨率(例如12位以上)的數(shù)模轉(zhuǎn)換器，此數(shù)模轉(zhuǎn)換電路100 包括電流源10、高位電阻串20、高位解碼單元30、低位電阻網(wǎng)絡(luò)40、 低位解碼單元50及放大器60。電流源10例如是一恒流源，其提供一約 為10uA的電流l。高位電阻串20的第一端連接于電流源10，低位電阻 網(wǎng)絡(luò)40的第一端連接于該高位電阻串20的第二端，低位電阻網(wǎng)絡(luò)的第 二端接地(Gnd)。在后面的敘述中，設(shè)數(shù)模轉(zhuǎn)換器的位數(shù)為N,高位電 阻串的位數(shù)為M， N，M均為大于零的整數(shù)。低位電阻網(wǎng)絡(luò)的位數(shù)為(N畫M+1 )。
高位電阻串20包括依次串聯(lián)的2M個(gè)單元電阻器，其阻值為R,因此 從高位電阻串20可輸出2M階的電壓信號，亦即，此高位電阻串20具有 M位數(shù)字分辨率。高位解碼單元30連接于高位電阻串20，并以M位高 位數(shù)字碼對高位電阻串20所輸出的電壓信號解碼，以輸出一模擬電壓 Vo，具體地說，以M位高位數(shù)字碼產(chǎn)生2M種排列，以從高位電阻串20 所提供2M階的電壓中選擇一個(gè)，作為模擬電壓Vo。舉例來說，N=15， M=9， 2M=512，因此高位數(shù)字碼共計(jì)9位?？紤]到位數(shù)較多，將此高位 電阻串的2M個(gè)單元電阻器分別組成2m個(gè)子電阻串，其中m為大于零的 整數(shù)。每個(gè)子電阻串包括2M-m個(gè)單元電阻器，當(dāng)M=9時(shí)，m可介于3~6 之間。在本實(shí)施例中，m=4。
圖2是高位電阻串及主解碼電路一個(gè)實(shí)施例的結(jié)構(gòu)示意圖。圖3是高 位電阻串的子電阻串及子解碼電路一個(gè)實(shí)施例的電路示意圖。請參閱圖 2~3所示，高位電阻串20包含24=16個(gè)依次串聯(lián)的子電阻串21，各子 電阻串21與其對應(yīng)的一子解碼電路32 (參見圖3)配合，可輸出模擬分 壓Vout15 VoutO。這些模擬分壓Vout15 VoutO輸入至主解碼電路31。 在主解碼電路31中，以m=4位數(shù)字碼D14-D11對模擬分壓 Vout15 VoutO解碼，即從中選擇一模擬分壓作為模擬電壓Vout輸出。 請參閱圖3所示，各子電阻串21又分別包含29/4=32個(gè)單元電阻器，自 每個(gè)單元電阻器的一端引出一電壓輸入至其對應(yīng)的一子解碼電路32。在 子解碼電路32中，以(M-m)-5位數(shù)字碼D10~ D6對電壓V31 V0解碼， 從中選擇一電壓作為模擬分壓Voutn輸出。
請回到圖1所示，模擬電壓Vout輸出至放大器60,用以放大此模擬 電壓Vout。
低位電阻網(wǎng)絡(luò)40包括(N-M+2)個(gè)并聯(lián)的一系列電阻，該系列電阻 器的阻值成等比例遞增，其中第2個(gè)電阻器至第(N-M+2)個(gè)電阻器分別 串聯(lián)一開關(guān)，共計(jì)(N-M+1 )個(gè)開關(guān)。在一個(gè)實(shí)施例中，該系列電阻器的 阻值分別2R，22R， 24R...2(N—M+2)R。這些開關(guān)用以控制各阻值的電阻器是 否并聯(lián)入低位電阻網(wǎng)絡(luò)中。根據(jù)這些開關(guān)的變化，低位電阻網(wǎng)絡(luò)40可產(chǎn)生共2^M+"階的等效電阻，在此稱之為原始電阻序列。如果我們把這
2^-M+"階線性化處理成2(",階， 一個(gè)等效的2(N—M)階的阻值在R到2R 的電阻序列將被得到，在此稱之為線性化電阻序列。低位電阻網(wǎng)絡(luò)40被 作為M位高位數(shù)模轉(zhuǎn)換的偏置，這樣我們在放大器60的輸入端得到一 個(gè)N=M+(N-M)位的數(shù)模轉(zhuǎn)換電壓值。低位解碼單元50,將接收(N-M) 位數(shù)字碼，根據(jù)(N-M)位數(shù)字碼控制低位電阻網(wǎng)絡(luò)中的(N-M+1 )個(gè)開 關(guān)的導(dǎo)通和斷開，使該低位電阻網(wǎng)絡(luò)具有不同的阻值。具體地說，該低位 解碼單元50包括一線性化轉(zhuǎn)換表51,低位解碼單元50根據(jù)線性化轉(zhuǎn)換 表51將(N-M)位數(shù)字碼轉(zhuǎn)換為控制(N-M+1 )個(gè)開關(guān)的一組線性化開 關(guān)碼。其中若將(N-M+1 )個(gè)開關(guān)的狀態(tài)視為一組原始開關(guān)碼，該原始開 關(guān)碼對應(yīng)上述階數(shù)為2^-M+"原始電阻序列，而該線性化轉(zhuǎn)換表中，該組 線性化開關(guān)碼對應(yīng)上述階數(shù)為2 (N—M)的線性化電阻序列。
下面舉一實(shí)際的例子詳細(xì)描述上述低位電阻網(wǎng)絡(luò)40及低位解碼單元 50的結(jié)構(gòu)及原理。圖4是低位電阻網(wǎng)絡(luò)一個(gè)實(shí)施例的電路圖。圖5是圖 1中低位解碼單元一個(gè)實(shí)施例的結(jié)構(gòu)框圖。請參閱圖4及圖5所示，低位 電阻網(wǎng)絡(luò)40包括(N-M+2) =15-9+2=8個(gè)并聯(lián)的一系列電阻器，阻值分 別為2R,4R,8R，…，256R。而阻值為4R，8R，...，256R的電阻器分別串聯(lián)一 開關(guān)，因此共計(jì)(N-M+1戶7個(gè)開關(guān)j艮據(jù)控制這些開關(guān)的一組開關(guān)碼C6-CO的變化，將可產(chǎn)生2(N-M+1)=128階電阻序列，圖6示出其中的128階 歸一化((R 2R)/R)的原始電阻序列R0~ R127，分別對應(yīng)從"OOOOOOO"
到"iiiiiir的連續(xù)的原始開關(guān)碼，為簡化起見，圖6并未列出全部的數(shù)
值。另外，圖6示出介于1 ~2之間的歸一化的理想電阻序列S0-S63, 其包含64個(gè)等差的線性電阻值，對照此理想電阻序列S0 S63，便可從 原始電阻序列R0-R127中選取其中線性化程度最佳的線性化電阻序列 L0~L63,它們與相同序號的理想電阻序列S0-S63接近，僅存在一系 列微小誤差Error。此外，這些線性化電阻序列LO~ L63對應(yīng)至原始開關(guān) 碼"0000000"到"1111111"中的一組編碼(64個(gè))，在此稱之為線性化開 關(guān)碼。因此，若以一組數(shù)字碼D5-D0作為輸入，經(jīng)過轉(zhuǎn)換后將可得到一 組線性化開關(guān)碼，作為低位電阻網(wǎng)絡(luò)4 0的各開關(guān)的控制控制碼。上述數(shù)字碼D5 D0與線性化開關(guān)碼的對應(yīng)關(guān)系表稱為線性化轉(zhuǎn)換 表51,其保存在低位解碼單元50中，當(dāng)接收到數(shù)字碼D5 D0時(shí)，低位 解碼單元50根據(jù)線性化轉(zhuǎn)換表51將6位數(shù)字碼轉(zhuǎn)換為控制7個(gè)開關(guān)的 一組線性化開關(guān)碼。
以下參照圖6說明低位電阻網(wǎng)絡(luò)40的INL/DNL誤差，圖6中一系列 誤差值Error表示實(shí)際獲得的線性化阻值L與其理想值S之間的差值，以 計(jì)算式INL/DNL二ErrorM28，可得一系列以LSB為單位的INL/DNL誤差， 如圖6所示，這些誤差的絕對值均不超過1LSB，因此在理論上存在線性 化處理誤差的情況下，低位電阻網(wǎng)絡(luò)40的INL/DNL誤差是+Z-1LSB。
本發(fā)明并不限定以(N-M+2)個(gè)并聯(lián)電阻來構(gòu)成低位電阻網(wǎng)絡(luò)40， 當(dāng)并聯(lián)電阻的個(gè)數(shù)增多時(shí)，例如在圖4中增加一 512R電阻，上述線性化 處理誤差將進(jìn)一步減小，從而可獲得更小的INL/DNL誤差。在沒有線性 處理誤差的情況下，采用本發(fā)明的數(shù)模轉(zhuǎn)換電路理論INL/DNL誤差是 +/-0.5LSB，實(shí)際芯片能達(dá)到+M LSB。
上述數(shù)模轉(zhuǎn)換電路中所采用的單元電阻的個(gè)數(shù)n以如下公式計(jì)算
n=2M+(2+4+8+...+2(關(guān)+2))
以N:15，M-9為例，所需的單元電阻為1022個(gè)。
此外，考慮到單元電阻數(shù)量與INL/DNL誤差的平衡，N，M之間較佳 地滿足以下關(guān)系當(dāng)N為奇數(shù)時(shí)，M=((N+1)/2+1);當(dāng)N為偶數(shù)時(shí)， M=N/2+2。例如15位數(shù)模轉(zhuǎn)換電路中，M=((15+1)/2+1)=9。
數(shù)模轉(zhuǎn)換電路的位數(shù)N還受到以下關(guān)系的制約在實(shí)踐中，INL/DNL 誤差僅取決于單元電阻的匹配精度，目前的工藝匹配精度能達(dá)到千分之 一，這表示低位并聯(lián)電阻不能超過10個(gè)。因此本發(fā)明的數(shù)模轉(zhuǎn)換電路的 位數(shù)N較佳地是介于12-24之間。
綜上所述，本發(fā)明的數(shù)模轉(zhuǎn)換電路由于采用了經(jīng)過線性化處理的低位 電阻網(wǎng)絡(luò)，使其相比目前現(xiàn)有的數(shù)模轉(zhuǎn)換電路結(jié)構(gòu)，具有如下優(yōu)點(diǎn)
1、相比傳統(tǒng)的電阻串，在相同的分辨率下，本發(fā)明需要更少的電阻 (2N vs2M+(2+4+8+...+2(N—M+2)))，因此有更小的半導(dǎo)體面積；并且本發(fā) 明能夠達(dá)到更高的分辨率(高于12位)；
92、相比已有的兩級電阻串和放大器分別為高位和低位的數(shù)模轉(zhuǎn)換 電路十幾LSB的INL/DNL誤差，本發(fā)明無疑具有更好的INL/DNL(+/-1 LSB)性能。
雖然本發(fā)明已以較佳實(shí)施例揭示如上，然其并非用以限定本發(fā)明，任 何本領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作些許的修改 和完善，因此本發(fā)明的保護(hù)范圍當(dāng)以權(quán)利要求書所界定的為準(zhǔn)。
權(quán)利要求
1、高分辨率小面積數(shù)模轉(zhuǎn)換電路，用以輸入N位數(shù)字碼以獲得一模擬電壓，其中N為大于零的整數(shù)，其特征在于包括電流源，提供一電流；高位電阻串，其第一端連接于該電流源，該高位電阻串包括依次串聯(lián)的2M個(gè)單元電阻器，并分別輸出2M個(gè)電壓信號，其中M為大于零的整數(shù)；高位解碼單元，以M位數(shù)字碼對該高位電阻串所輸出的電壓解碼，以輸出該模擬電壓；低位電阻網(wǎng)絡(luò)，其第一端連接于該高位電阻串的第二端，低位電阻網(wǎng)絡(luò)的第二端接地，該低位電阻網(wǎng)絡(luò)包括(N-M+2)個(gè)并聯(lián)的一系列電阻器，該系列電阻器的阻值成等比例遞增，其中第2個(gè)電阻器至第(N-M+2)個(gè)電阻器分別串聯(lián)一開關(guān)，共計(jì)(N-M+1)個(gè)開關(guān)；低位解碼單元，其接收(N-M)位數(shù)字碼，根據(jù)(N-M)位數(shù)字碼控制低位電阻網(wǎng)絡(luò)中的(N-M+1)個(gè)開關(guān)的導(dǎo)通和斷開，使該低位電阻網(wǎng)絡(luò)具有不同的阻值；以及一放大器，用以放大該模擬電壓。
2、 如權(quán)利要求1所述的高分辨率小面積數(shù)模轉(zhuǎn)換電路，其特征在于， 該低位解碼單元包括一線性化轉(zhuǎn)換表，該低位解碼單元根據(jù)該線性化轉(zhuǎn)換 表將所述(N-M )位數(shù)字碼轉(zhuǎn)換為控制所述(N-M+1 )個(gè)開關(guān)的一組線性 化開關(guān)碼。
3、 如權(quán)利要求2所述的高分辨率小面積數(shù)模轉(zhuǎn)換電路，其特征在于， 所述(N-M+1 )個(gè)開關(guān)的原始開關(guān)碼對應(yīng)一階數(shù)為2(N-M+"原始電阻序列， 而該線性化轉(zhuǎn)換表中，該組線性化開關(guān)碼對應(yīng)一階數(shù)為2"-M'的線性化電 阻序列，其中該線性化電阻序列是由該原始電阻序列經(jīng)線性化而獲得的。
4、 如權(quán)利要求1 ~3任一項(xiàng)所述的高分辨率小面積數(shù)模轉(zhuǎn)換電路， 其特征在于，該單元電阻器的阻值為R,該低位電阻網(wǎng)絡(luò)中，該系列電阻 器的阻值分別2R，22R， 24R...2(N—M+2〉R。
5、 如權(quán)利要求1所述的高分辨率小面積數(shù)模轉(zhuǎn)換電路，其特征在于，該高位電阻串的2M個(gè)單元電阻器分別組成2m個(gè)子電阻串，每個(gè)子電阻串包括2M—m個(gè)單元電阻器，并分別輸出2M-m個(gè)電壓信號，其中m為大于零的整數(shù)。
6、 如權(quán)利要求5所述的高分辨率小面積數(shù)模轉(zhuǎn)換電路，其特征在于， 該高位解碼單元包括2m個(gè)子解碼電路以及一主解碼電路；各子解碼電路 以(M-m)位數(shù)字碼對各子電阻串所輸出的電壓信號解碼，并分別輸出一 模擬分壓，各主解碼電路以m位數(shù)字碼對各模擬分壓解碼，并輸出所述 模擬電壓。
7、 如權(quán)利要求1所述的高分辨率小面積數(shù)模轉(zhuǎn)換電路，其特征在于， 當(dāng)N為奇數(shù)時(shí)，M=((N+1)/2+1),當(dāng)N為偶數(shù)時(shí)，M=N/2+2。
8、 如權(quán)利要求1所述的高分辨率小面積數(shù)模轉(zhuǎn)換電路，其特征在于， N=12~24。
全文摘要
本發(fā)明公開一種數(shù)模轉(zhuǎn)換電路，適于以N位數(shù)字碼轉(zhuǎn)換為一模擬電壓，其包括串聯(lián)在電流源與地之間的高位電阻串和低位電阻網(wǎng)絡(luò)，該高位電阻串包括依次串聯(lián)的2^M個(gè)單元電阻R，且通過一高位解碼單元的M位數(shù)字碼解碼，以輸出一模擬電壓；該低位電阻網(wǎng)絡(luò)包括(N-M+2)個(gè)并聯(lián)的一系列電阻器，該系列電阻器的阻值成等比例遞增，其中第2個(gè)電阻器至第(N-M+2)個(gè)電阻器分別串聯(lián)一開關(guān)；通過一低位解碼單元的(N-M)位數(shù)字碼控制低位電阻網(wǎng)絡(luò)中的(N-M+1)個(gè)開關(guān)的導(dǎo)通和斷開，使該低位電阻網(wǎng)絡(luò)具有(N-M)階阻值，作為高位電阻串的偏置。由此，本發(fā)明可產(chǎn)生N位分辨率的模擬電壓。本發(fā)明適合構(gòu)成高分辨率、小面積的數(shù)模轉(zhuǎn)換電路。
文檔編號H03M1/80GK101425805SQ20071004763
公開日2009年5月6日 申請日期2007年10月31日 優(yōu)先權(quán)日2007年10月31日
發(fā)明者晉 冀, 璆 沙, 肖廣明 申請人:展訊通信(上海)有限公司