專利名稱：Σ－δ轉(zhuǎn)換器及其用途的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種尤其是用于射頻應(yīng)用的∑-Δ轉(zhuǎn)換器。本發(fā)明還涉及該∑-Δ轉(zhuǎn)換器的用途。
背景技術(shù)：
通常還稱作∑-Δ調(diào)制器或∑Δ調(diào)制器的∑-Δ轉(zhuǎn)換器被用于尤其是模數(shù)轉(zhuǎn)換領(lǐng)域中的許多應(yīng)用。另一個(gè)用途是驅(qū)動(dòng)鎖相環(huán)中的可調(diào)分頻器電路。在圖9中示出了用于驅(qū)動(dòng)的∑-Δ調(diào)制器在鎖相環(huán)中的使用。
所示的鎖相環(huán)包含相位檢測(cè)器PD和連接到該相位檢測(cè)器PD上的電荷泵CP以及壓控振蕩器VCO。鎖相環(huán)中的返回路徑包含可調(diào)分頻器N，該可調(diào)分頻器具有與∑-Δ調(diào)制器∑Δ相連接的控制輸入端?！?Δ調(diào)制器∑Δ獲得所提供的具有高的位長的數(shù)字?jǐn)?shù)據(jù)字F、例如具有n＝24位的長度n的數(shù)據(jù)字F，并且產(chǎn)生具有更加低的分辨率、例如具有位長n′＝3的數(shù)據(jù)字的時(shí)變表示。
因此，可調(diào)分頻器能夠在各種分頻器值N之間來回切換，中間分頻器值表示與字F相對(duì)應(yīng)的值，所述字F 被提供給該調(diào)制器并且所述字F是分?jǐn)?shù)(broken fraction)。因此，∑-Δ轉(zhuǎn)換器還可被理解為內(nèi)插器，該內(nèi)插器提供具有低的位分辨率的數(shù)字輸出信號(hào)，所述輸出信號(hào)表示具有高的位分辨率的輸入信號(hào)。
為了降低量化噪聲并且提高分辨率，現(xiàn)代的∑-Δ調(diào)制器具有顯著的噪聲整形響應(yīng)。圖8示出一種具有低量化噪聲的∑-Δ調(diào)制器，該∑-Δ調(diào)制器是通過使多個(gè)串聯(lián)連接的獨(dú)立的調(diào)制器級(jí)級(jí)聯(lián)而實(shí)現(xiàn)的。
這類級(jí)聯(lián)的∑-Δ調(diào)制器還稱作MASH調(diào)制器(代表多級(jí)噪聲整形調(diào)制器)。圖8中所示的三階MASH調(diào)制器包含三個(gè)串聯(lián)連接的獨(dú)立的調(diào)制器級(jí)S1-S3。在這種情況下，每個(gè)調(diào)制器級(jí)具有一個(gè)累加器A1，該累加器的和數(shù)輸出s經(jīng)由觸發(fā)器F1被反饋到相應(yīng)累加器A1的輸入端B。另外，各個(gè)調(diào)制器級(jí)S1-S3中的每個(gè)累加器具有連接到下一級(jí)中的累加器A1的輸入端a上的輸出側(cè)。
三個(gè)串聯(lián)連接的級(jí)中的各個(gè)累加器A1根據(jù)提供給其輸入端a和b的數(shù)據(jù)字產(chǎn)生和數(shù)并且在其輸出端s上輸出這個(gè)和數(shù)。各個(gè)累加器具有2b位的處理寬度，即所提供的數(shù)據(jù)字的位長為b。如果和數(shù)溢出，則在溢出輸出端c上產(chǎn)生溢出信號(hào)。
將溢出信號(hào)提供給包含加法器E1和E2的返回路徑。這兩個(gè)加法器E1和E2在它們的輸出端上輸出3位輸出信號(hào)Y(k)。這可以覆蓋值域-3，...，+4。
還可以在數(shù)學(xué)上通過各個(gè)輸出元件的和數(shù)來描述三階∑-Δ調(diào)制器的輸出信號(hào)Y(k)。因此Y(k)＝Y(jié)1(k)+Y2(k)*(1-k-1)+Y3(k)*(1-k-1)2Y(k)＝F(k)+E3(k)*(1-k-1)3這里，Y1(k)、Y2(k)、Y3(k)表示第一、第二和第三累加器級(jí)的輸出信號(hào)，而E3(k)表示∑-Δ調(diào)制器的第三調(diào)制器級(jí)S3中的量化誤差。
然而，∑-Δ調(diào)制器對(duì)于非?？焖俚霓D(zhuǎn)換或高處理速度來說僅具有有限的適用性。其原因尤其是圖9中所示的已知拓?fù)鋵?dǎo)致總延遲時(shí)間τtot，所述總延遲時(shí)間是由各個(gè)累加器的延遲時(shí)間之和加上加法器E1和E2的延遲時(shí)間之和構(gòu)成的。各個(gè)元件的延遲又是所使用的制造技術(shù)的結(jié)果。因而，原則上，最大信號(hào)處理速度受限于所示的調(diào)制器的總延遲時(shí)間。

發(fā)明內(nèi)容
基于所提出的原理，∑-Δ轉(zhuǎn)換器的實(shí)施例包括用于提供數(shù)據(jù)字的信號(hào)輸入端以及用于提供時(shí)鐘信號(hào)的時(shí)鐘信號(hào)輸入端。∑-Δ轉(zhuǎn)換器具有第一定時(shí)操作累加器級(jí)，該第一定時(shí)操作累加器級(jí)的輸入側(cè)與信號(hào)輸入端相連接。對(duì)于第一累加器級(jí)而言，存在至少一個(gè)串聯(lián)連接的第二定時(shí)操作累加器級(jí)。該第二定時(shí)操作累加器級(jí)的輸入側(cè)耦合到第一累加器級(jí)的累加器輸出端上。第一和第二累加器級(jí)被設(shè)計(jì)用來累加施加到輸入側(cè)的數(shù)據(jù)字并且在輸出端上輸出所述數(shù)據(jù)字。最后，∑-Δ轉(zhuǎn)換器被設(shè)計(jì)用于根據(jù)每個(gè)時(shí)鐘信號(hào)僅在第一和至少一個(gè)第二累加器級(jí)中的一個(gè)累加器級(jí)中對(duì)該數(shù)據(jù)字進(jìn)行處理，并且在這一個(gè)累加器級(jí)的累加器輸出端上輸出所處理的數(shù)據(jù)字。
這個(gè)實(shí)施例大大地減輕時(shí)間延遲的問題，因?yàn)樵谛盘?hào)處理期間數(shù)據(jù)字不會(huì)傳播經(jīng)過∑-Δ轉(zhuǎn)換器的所有累加器級(jí)，而是根據(jù)每個(gè)時(shí)鐘信號(hào)經(jīng)過僅僅一個(gè)累加器級(jí)。這有利地使總時(shí)間延遲降低為一個(gè)累加器級(jí)的延遲。因此，能夠更加快速地執(zhí)行本發(fā)明的∑-Δ轉(zhuǎn)換器中的信號(hào)處理，并且因此實(shí)現(xiàn)更高的處理速度。


以下參考附圖利用多個(gè)示范性實(shí)施例更詳細(xì)地說明本發(fā)明。具有相同功能或作用的元件具有相同的附圖標(biāo)記。
在附圖中圖1示出本發(fā)明的第一示范性實(shí)施例，圖2示出本發(fā)明的第二示范性實(shí)施例，圖3示出根據(jù)本發(fā)明的第一示范性實(shí)施例的三階∑-Δ轉(zhuǎn)換器，圖4示出根據(jù)本發(fā)明的第二示范性實(shí)施例的應(yīng)用實(shí)例，圖5示出根據(jù)本發(fā)明的∑-Δ轉(zhuǎn)換器的輸出電路的一般形式，圖6示出根據(jù)本發(fā)明的∑-Δ轉(zhuǎn)換器中的以及已知的∑-Δ調(diào)制器中的所提供的數(shù)據(jù)字的時(shí)序，圖7示出本發(fā)明的∑-Δ轉(zhuǎn)換器在極性調(diào)制器中的使用，圖8示出已知的∑-Δ調(diào)制器，圖9示出具有∑-Δ調(diào)制器的鎖相環(huán)。
具體實(shí)施例方式
圖1示出根據(jù)所提出的原理的∑-Δ轉(zhuǎn)換器。此處所示出的轉(zhuǎn)換器允許以幾百M(fèi)Hz的處理速度將數(shù)字?jǐn)?shù)據(jù)字F(k)轉(zhuǎn)換為輸出信號(hào)Y(k)。在這種情況下，可利用現(xiàn)代的制造方法、尤其是利用CMOS結(jié)構(gòu)來實(shí)現(xiàn)該∑-Δ轉(zhuǎn)換器。因而，可以容易地在作為集成電路的半導(dǎo)體本體中實(shí)現(xiàn)該∑-Δ轉(zhuǎn)換器。它的高信號(hào)處理速度允許本發(fā)明的∑-Δ轉(zhuǎn)換器被用作數(shù)字轉(zhuǎn)換器以及用作內(nèi)插器。
圖1示出一個(gè)級(jí)聯(lián)的∑-Δ轉(zhuǎn)換器，該∑-Δ轉(zhuǎn)換器包括m個(gè)串聯(lián)連接的調(diào)制器級(jí)31、32、...、3m。每個(gè)獨(dú)立的調(diào)制器級(jí)31、32、...、3m包含相應(yīng)的觸發(fā)器電路501、502、...、50m以及相應(yīng)的累加器401、402、...、40m。
各個(gè)累加器401、402、...、40m分別包括第一輸入端a、第二輸入端b以及和數(shù)輸出端s。累加器401、402、...、40m形成被施加到輸入側(cè)的數(shù)據(jù)字的和數(shù)并且在它們的和數(shù)輸出端s上輸出這個(gè)和數(shù)。為此，它們被設(shè)計(jì)用于處理位長為b的數(shù)據(jù)字。例如，如果所提供的數(shù)據(jù)字長度為10位，則累加器401、402、...、40m可存儲(chǔ)210＝1024個(gè)值。在當(dāng)前的示范性實(shí)施例中，累加器的位寬是24位。因此可以提供值為0、...、16777216的數(shù)據(jù)字。
如果提供給輸入端a和b的數(shù)據(jù)字的和數(shù)返回大于2b、例如大于224的值，那么累加器401、402、...、40m產(chǎn)生溢出信號(hào)，這些累加器在其溢出輸出端c上輸出所述溢出信號(hào)。又將相應(yīng)的溢出余數(shù)存儲(chǔ)為和數(shù)并且又在和數(shù)輸出端s上提供該相應(yīng)的溢出余數(shù)。
各個(gè)累加器級(jí)31、32、...、3m中的每個(gè)累加器401、402、...、40m的輸出側(cè)連接到相關(guān)的觸發(fā)器電路501、502、...、50m的數(shù)據(jù)輸入端D上。觸發(fā)器電路的數(shù)據(jù)輸出端Q又連接到相應(yīng)的累加器401、402、...、40m的第二輸入端b上。
在本發(fā)明的一個(gè)實(shí)施例中，∑-Δ轉(zhuǎn)換器被設(shè)計(jì)成在一個(gè)時(shí)鐘周期期間僅僅激活一個(gè)累加器級(jí)，具體地說激活正在進(jìn)行信號(hào)處理的相應(yīng)累加器級(jí)。這又允許降低整個(gè)∑-Δ轉(zhuǎn)換器的功率消耗。
在本發(fā)明的一個(gè)改進(jìn)方案中，∑-Δ轉(zhuǎn)換器包含控制電路，所述控制電路的輸入側(cè)連接到∑-Δ轉(zhuǎn)換器的時(shí)鐘信號(hào)輸入端上。該控制電路被設(shè)計(jì)用于循環(huán)地驅(qū)動(dòng)第一累加器級(jí)以及至少一個(gè)第二累加器級(jí)以便進(jìn)行循環(huán)的信號(hào)處理并且將在該輸入側(cè)所提供的數(shù)據(jù)字連續(xù)地轉(zhuǎn)發(fā)給下一個(gè)累加器級(jí)。在本發(fā)明的這個(gè)實(shí)施例中，控制電路根據(jù)每個(gè)時(shí)鐘信號(hào)循環(huán)地對(duì)各個(gè)累加器級(jí)進(jìn)行尋址。因此，僅僅一個(gè)累加器級(jí)是有效的并且執(zhí)行信號(hào)處理。
為了驅(qū)動(dòng)∑-Δ轉(zhuǎn)換器中的各個(gè)累加器級(jí)31、32、...、3m，因此存在控制電路90。在這點(diǎn)上，每個(gè)累加器級(jí)的每個(gè)觸發(fā)器電路501、502、...、50m的時(shí)鐘輸入端連接到邏輯“與”門91、92、...、9m的輸出端上。邏輯門91、92、...、9m的第一輸入端連接到用于提供時(shí)鐘信號(hào)fclk的時(shí)鐘信號(hào)輸入端22上。每個(gè)“與”門的第二輸入端連接到控制電路90的輸出端901上?？刂齐娐返妮斎雮?cè)同樣耦合到時(shí)鐘信號(hào)輸入端22上。
在這個(gè)示范性實(shí)施例中，控制電路90采用循環(huán)計(jì)數(shù)器的形式。根據(jù)在輸入側(cè)所提供的每個(gè)時(shí)鐘信號(hào)fclk，它產(chǎn)生輸出側(cè)時(shí)鐘信號(hào)，如所示的那樣，所述輸出側(cè)時(shí)鐘信號(hào)被循環(huán)地提供給各個(gè)輸出端901。該控制電路還經(jīng)由邏輯“與”門91、92、...、9m循環(huán)地驅(qū)動(dòng)各個(gè)累加器級(jí)。
具體地說，在操作期間，在信號(hào)輸入端21上將數(shù)據(jù)字F(k)提供給第一累加器級(jí)31。第一累加器級(jí)31中的觸發(fā)器電路501的時(shí)鐘輸入端上的時(shí)鐘信號(hào)將這個(gè)數(shù)據(jù)字傳送到輸出端Q并且將它提供給累加器401的第二輸入端。這在累加器的輸出端s上的結(jié)果是被提供給第二級(jí)32中的累加器402的第一輸入端的和數(shù)。
根據(jù)時(shí)鐘信號(hào)輸入端22上的下一個(gè)時(shí)鐘信號(hào)fclk，控制電路90此刻驅(qū)動(dòng)第二累加器級(jí)32并且進(jìn)一步對(duì)在輸入側(cè)所提供的數(shù)據(jù)字進(jìn)行處理。在信號(hào)輸出端23上提供在累加器中在溢出輸出端c上所產(chǎn)生的溢出信號(hào)。
在本發(fā)明的∑-Δ轉(zhuǎn)換器工作的同時(shí)，輸入端上的數(shù)據(jù)字F(k)在每個(gè)獨(dú)立的時(shí)鐘周期時(shí)通過獨(dú)立的累加器級(jí)中的相應(yīng)的累加器級(jí)傳播。因此，使累加器級(jí)中的各個(gè)累加器之內(nèi)的對(duì)時(shí)間要求嚴(yán)格的(time-critical)處理縮減到相應(yīng)的有效累加器。因?yàn)槊總€(gè)時(shí)鐘周期僅有一個(gè)累加器級(jí)是有效的，所以這個(gè)實(shí)施例又有降低整個(gè)∑-Δ轉(zhuǎn)換器的功率消耗的優(yōu)點(diǎn)。
在本發(fā)明的一個(gè)實(shí)施例中，第一累加器級(jí)以及至少一個(gè)第二定時(shí)操作累加器級(jí)分別包括觸發(fā)器電路和累加器。累加器具有第一輸入端、第二輸入端、溢出輸出端以及和數(shù)輸出端。該和數(shù)輸出端經(jīng)由累加器級(jí)的相應(yīng)的一個(gè)觸發(fā)器電路而連接到累加器的第二輸入端上。相應(yīng)的一個(gè)觸發(fā)器電路的時(shí)鐘輸入端耦合到∑-Δ轉(zhuǎn)換器的時(shí)鐘信號(hào)輸入端上以便驅(qū)動(dòng)所述觸發(fā)器電路。
在一個(gè)實(shí)施例中，第一定時(shí)操作累加器級(jí)的和數(shù)輸出端連接到至少一個(gè)第二累加器級(jí)的第一輸入端上。第一以及第二定時(shí)操作累加器級(jí)的相應(yīng)的一個(gè)觸發(fā)器電路的時(shí)鐘信號(hào)輸入端分別連接到控制單元上。該改進(jìn)循環(huán)地驅(qū)動(dòng)第一以及至少一個(gè)第二累加器級(jí)中的各個(gè)觸發(fā)器電路。
在替代實(shí)施例中，第一定時(shí)操作累加器級(jí)中的觸發(fā)器電路的數(shù)據(jù)輸出端連接到至少一個(gè)第二定時(shí)操作累加器級(jí)的第一輸入端上。這意味著在這種情況下也在操作期間在每個(gè)時(shí)鐘周期時(shí)將該數(shù)據(jù)字轉(zhuǎn)發(fā)到下一個(gè)累加器級(jí)。因此，在每個(gè)時(shí)鐘周期時(shí)僅僅在∑-Δ轉(zhuǎn)換器的一個(gè)累加器級(jí)中對(duì)施加到輸入端上的數(shù)據(jù)字進(jìn)行處理。
施加在輸入側(cè)的數(shù)據(jù)字F(k)的時(shí)移處理使另外的輸出級(jí)更為有利，所述輸出級(jí)對(duì)該時(shí)間相關(guān)處理進(jìn)行校正。
在不同時(shí)間對(duì)在輸入側(cè)所提供的數(shù)據(jù)字進(jìn)行處理的事實(shí)意味著因此以適當(dāng)?shù)姆绞綄?duì)來自各個(gè)調(diào)制器級(jí)的輸出信號(hào)進(jìn)行進(jìn)一步處理以便對(duì)定時(shí)偏差進(jìn)行校正是有意義的。在本發(fā)明的一個(gè)改進(jìn)方案中，因此提供了輸出級(jí)，該輸出級(jí)的輸入側(cè)耦合到第一累加器級(jí)上且耦合到至少一個(gè)第二累加器級(jí)上。它的輸出側(cè)將它耦合到用于輸出調(diào)制字的信號(hào)輸出端上。該輸出級(jí)被設(shè)計(jì)成用于對(duì)來自各個(gè)累加器級(jí)的輸出信號(hào)的定時(shí)偏差進(jìn)行校正的形式。
在另一個(gè)實(shí)施例中，輸出級(jí)包括具有串聯(lián)連接的延遲元件的多條延遲線。延遲線的數(shù)目對(duì)應(yīng)于累加器級(jí)的數(shù)目，而延遲線內(nèi)串聯(lián)連接的延遲元件的數(shù)目同樣對(duì)應(yīng)于累加器級(jí)的數(shù)目。因此，輸出級(jí)包含方矩陣，所述方矩陣包含各個(gè)串聯(lián)連接的延遲元件，其中矩陣中的元件的數(shù)目對(duì)應(yīng)于根據(jù)∑-Δ轉(zhuǎn)換器的階數(shù)的平方所獲得的值。在本發(fā)明的一個(gè)改進(jìn)方案中，延遲線中的各個(gè)延遲元件具有位于它們之間的分接頭，這些分接頭構(gòu)成∑-Δ轉(zhuǎn)換器的調(diào)制輸出端。
這個(gè)實(shí)施例有利地提供溫度計(jì)代碼(thermometer code)作為∑-Δ轉(zhuǎn)換器的輸出信號(hào)。各個(gè)延遲元件之間的分接頭就它們的分接頭的數(shù)目而言對(duì)應(yīng)于根據(jù)同階∑-Δ調(diào)制器的信號(hào)理論所獲得的各個(gè)系數(shù)。
具體地說，分接頭位于延遲線的末端，該延遲線連接到第一調(diào)制器級(jí)的輸出端上。此外，連接到第二累加器級(jí)的輸出端上的延遲線包含兩個(gè)分接頭，其中之一在該延遲線的末端作為反向分接頭而產(chǎn)生。第二個(gè)分接頭被設(shè)置在這條延遲線中的最后一個(gè)延遲元件與倒數(shù)第二個(gè)延遲元件之間。
圖5示出包含多個(gè)延遲元件的矩陣形式的這種輸出級(jí)。此外，此處所示的實(shí)施例有下列優(yōu)點(diǎn)，即分接頭的適當(dāng)互連和適當(dāng)選擇允許省略已知的∑-Δ調(diào)制器的返回路徑。另外，這允許實(shí)現(xiàn)進(jìn)一步的速度優(yōu)點(diǎn)。圖5中所示的輸出級(jí)80包含一個(gè)m×m矩陣，所述矩陣包括串聯(lián)連接的D型觸發(fā)器電路。
為此，具體地，相應(yīng)的第一D型觸發(fā)器電路的數(shù)據(jù)輸入端連接到用于從各個(gè)調(diào)制器級(jí)31、32、...、3m提供溢出信號(hào)Y1(k)、Y2(k)、...Ym(k)的相應(yīng)輸出端23上。數(shù)據(jù)輸出端分別連接到隨后的D型觸發(fā)器的數(shù)據(jù)輸入端上。此外，分接頭892、893、...、89m被設(shè)置在一些觸發(fā)器之間。在這種情況下這樣選擇輸出電路80中的分接頭，以致它們對(duì)應(yīng)于已知的∑-Δ調(diào)制器中的返回路徑的功能并且有利地表示由該調(diào)制器輸出的輸出信號(hào)的溫度計(jì)代碼。然而，這種裝置僅包含本身被設(shè)計(jì)用于快速信號(hào)處理的延遲元件。以下將闡明分接頭的設(shè)計(jì)與選擇。
針對(duì)來自∑-Δ調(diào)制器中的第一累加器級(jí)31的輸出信號(hào)Y1(k)得到下式Y(jié)1(k)＝F(k)+E1(k)*(1-z-1)這里，F(xiàn)(k)是在第一累加器級(jí)中的累加器401的輸入端上所提供的數(shù)據(jù)字，而E1是相應(yīng)的累加器級(jí)中的量化噪聲。為誤差信號(hào)的量化噪聲E1(k)作為進(jìn)一步的輸入信號(hào)被提供給相應(yīng)的隨后的累加器級(jí)。
因此，下式適用于累加器級(jí)32和33的輸出信號(hào)Y2(k)和Y3(k)Y2(k)＝-E1(k)+E2(k)*(1-z-1)Y3(k)＝-E2(k)+E3(k)*(1-z-1)對(duì)于總和數(shù)信號(hào)Y(k)而言，對(duì)于級(jí)聯(lián)的∑-Δ調(diào)制器得出Y(k)＝Y(jié)1(k)+Y2(k)*(1-z-1)+Y3(k)*(1-z-1)2+…+Ym(k)*(1-z-1)m-1Y(k)＝F(k)+Em(k)*(1-z-1)m圖5中所示的輸出電路中的分接頭892、893、...89m是根據(jù)Y(k)的上述多項(xiàng)式中的各個(gè)項(xiàng)Y1(k)，Y2(k)...，Ym(k)的乘法系數(shù)獲得的。
圖3示出具有三階∑-Δ轉(zhuǎn)換器的輸出電路的示范性實(shí)施例的應(yīng)用實(shí)例。這可被用于闡明分接頭的設(shè)計(jì)以及它們與各個(gè)分量Y1、Y2及Y3的二項(xiàng)式系數(shù)的關(guān)系。在此處所示的示范性實(shí)施例中，來自輸出分接頭的信號(hào)被用于直接驅(qū)動(dòng)晶體管矩陣。各個(gè)輸出分接頭中的信號(hào)的總體表示“溫度計(jì)代碼”，該溫度計(jì)代碼表示特定值的不同表示并且可容易地被轉(zhuǎn)換為相應(yīng)的二進(jìn)制代碼。將溫度計(jì)代碼提供給開關(guān)矩陣105a，該開關(guān)矩陣具有多個(gè)場(chǎng)效應(yīng)晶體管。這些場(chǎng)效應(yīng)晶體管具有它們的與分接頭相耦合的控制連接端子。
各個(gè)累加器401、402以及403的溢出輸出端c連接到數(shù)據(jù)輸入端811、812以及813。對(duì)觸發(fā)器電路811、812、813來說，觸發(fā)器電路811、812、813的數(shù)據(jù)輸出端Q連接到觸發(fā)器821、822以及823的數(shù)據(jù)輸入端D上。這些觸發(fā)器的輸出側(cè)又連接到觸發(fā)器831、...、833上。該觸發(fā)器電路是延遲元件并且形成輸出級(jí)80。它們表示包括3×3矩陣觸發(fā)器電路的組合網(wǎng)絡(luò)。此外，設(shè)置有分接頭891、...、896。
對(duì)于來自級(jí)聯(lián)的∑-Δ調(diào)制器的輸出信號(hào)Y(k)而言，得到下式
Y(k)＝Y(jié)1(k)+Y2(k)*(1-z-1)+Y3(k)(1-z-1)2Y(k)＝Y(jié)1(k)*1+Y2(k)*(1-z-1)+Y3(k)*(1-2z-1+z-2)這個(gè)多項(xiàng)式Y(jié)㈦的各個(gè)項(xiàng)Y1、Y2以及Y3的系數(shù)決定輸出電路中和網(wǎng)絡(luò)中的分接頭。因此，在這個(gè)實(shí)施例中，為三階調(diào)制器獲得系數(shù) (+1，+1-1，+1-2+1)。這給出表示來自第一調(diào)制器級(jí)的輸出信號(hào)Y1(k)的系數(shù)+l的分接頭893。第二項(xiàng)的系數(shù)+1是由分接頭892形成的。第二項(xiàng)Y2(k)的第二個(gè)系數(shù)-1是由最后一個(gè)觸發(fā)器832的反向輸出端 給出的。因此，分接頭891、896和895決定第三個(gè)被加數(shù)Y3(k)的系數(shù)+1、-2和+1。如所示的，通過分接頭896中所示的分支(split)獲得系數(shù)-2中的另外的乘法系數(shù)。
因此，圖5中所示的組合網(wǎng)絡(luò)作為各個(gè)信號(hào)Y1(k)-Ym(k)的輸出電路的使用允許提供適當(dāng)?shù)臏囟扔?jì)代碼而無需利用返回路徑中的附加的加法器。在這種情況下，從項(xiàng)(1-z-1)n的二項(xiàng)式系數(shù)獲得要使用的分接頭，其中n取從0到m的值。通常，下式適用于這些項(xiàng)(1-z-1)n=Σl=0n(nl)1n-kz-k,]]>其中括號(hào)是二項(xiàng)式系數(shù)。因而，可以為任何所期望的階數(shù)的∑-Δ轉(zhuǎn)換器讀出該二項(xiàng)式系數(shù)的值以及因此開關(guān)矩陣80中的分接頭的位置和數(shù)目。因此，由于返回路徑中的各個(gè)輸出信號(hào)的求和而產(chǎn)生的時(shí)間延遲消失?；诒景l(fā)明的∑-Δ轉(zhuǎn)換器可以利用該組合網(wǎng)絡(luò)以更加高的時(shí)鐘頻率fclk工作。
圖2示出具有下行組合網(wǎng)絡(luò)和用于提供離散值輸出信號(hào)Y(k)的譯碼器電路70的∑-Δ轉(zhuǎn)換器的另一個(gè)本發(fā)明實(shí)施例。具有相同功能或作用的元件具有相同的附圖標(biāo)記。
在這個(gè)實(shí)施例中，∑-Δ轉(zhuǎn)換器采用三階調(diào)制器的形式。在不限制一般特性的情況下，當(dāng)然可以設(shè)置或省略另外的獨(dú)立的調(diào)制器級(jí)并且從而提高或降低本發(fā)明∑-Δ調(diào)制器的階數(shù)。在這個(gè)實(shí)施例中，也規(guī)定在時(shí)鐘信號(hào)fclk的每個(gè)時(shí)鐘周期時(shí)僅在一個(gè)累加器級(jí)中對(duì)在輸入側(cè)所提供的具有位長b的數(shù)據(jù)字F(k)進(jìn)行處理。為了這個(gè)目的，每個(gè)累加器級(jí)31a、...、33a中的累加器401、402以及403的和數(shù)輸出端s僅連接到觸發(fā)器501、502以及503的數(shù)據(jù)輸入端D上。
觸發(fā)器501的數(shù)據(jù)輸出端Q連接到累加器401的第二輸入端b上。此外，觸發(fā)器501的數(shù)據(jù)輸出端Q也連接到第二累加器級(jí)32a中的累加器402的第一輸入端a上。相應(yīng)地，第二累加器級(jí)32a中的觸發(fā)器502的數(shù)據(jù)輸出端Q既連接到累加器402的第二輸入端b上又連接到第三累加器級(jí)33a中的累加器403的第一輸入端上。在操作期間，在時(shí)鐘信號(hào)fclk的每個(gè)脈沖時(shí)將在累加器級(jí)401中所處理的數(shù)據(jù)字相應(yīng)地傳送到隨后的累加器級(jí)。因此，在每個(gè)時(shí)鐘周期時(shí)在輸入側(cè)所提供的數(shù)據(jù)字F(k)通過各個(gè)調(diào)制器級(jí)傳播，其中s在每個(gè)時(shí)鐘周期時(shí)僅在一個(gè)調(diào)制器級(jí)中被處理。
此外，在這種情況下，具有輸出信號(hào)Y1(k)、Y2(k)以及Y3(k)的溢出輸出端C連接到組合網(wǎng)絡(luò)80中的第一觸發(fā)器811、812以及813的數(shù)據(jù)輸入端D上。組合網(wǎng)絡(luò)中的相應(yīng)分接頭891、...、896在這種情況下連接到譯碼器電路70上。由組合網(wǎng)絡(luò)80所輸出的信號(hào)表示輸出信號(hào)Y(k)的溫度計(jì)代碼。該溫度計(jì)代碼在譯碼器電路70中又被轉(zhuǎn)換為相應(yīng)的二進(jìn)制代碼并且在輸出端23a上作為輸出字Y(k)被提供作為長度為3位并且值域從-3到+4的數(shù)字控制字。
圖6示出在三階∑-Δ轉(zhuǎn)換器中的這里所示的累加器級(jí)中數(shù)據(jù)字在多個(gè)時(shí)鐘周期上的時(shí)序。在這種情況下，在子圖6A中對(duì)基于圖2中的示范性實(shí)施例的新的本發(fā)明結(jié)構(gòu)與子圖6B中數(shù)據(jù)字在來自圖8的已知調(diào)制器中的時(shí)序進(jìn)行比較。
為了清楚，所提供的數(shù)據(jù)字F(k)在所考慮的5個(gè)時(shí)鐘周期期間是恒定的并且值為524。子圖6B示出在每個(gè)時(shí)鐘周期時(shí)在輸入側(cè)所提供的數(shù)據(jù)字F(k)傳播經(jīng)過已知∑-Δ調(diào)制器的所有調(diào)制器級(jí)。因此，子圖6B中的和數(shù)信號(hào)在第一時(shí)鐘周期之后在每個(gè)調(diào)制器級(jí)中都相同。
在第二時(shí)鐘周期中，在第一級(jí)S1和第三級(jí)S3中產(chǎn)生溢出信號(hào)c，所述溢出信號(hào)用垂直線表示。同時(shí)，可以看出在這個(gè)時(shí)鐘周期期間每個(gè)調(diào)制器級(jí)還需要對(duì)來自前一調(diào)制器級(jí)的結(jié)果進(jìn)行處理。從而，第一調(diào)制器級(jí)中的和數(shù)返回值24，該值在第二級(jí)中產(chǎn)生值548作為結(jié)果。這意味著在前的調(diào)制器級(jí)中的附加的時(shí)間延遲可能導(dǎo)致誤差。
相反，本發(fā)明的改進(jìn)方案僅具有在一個(gè)調(diào)制器級(jí)中執(zhí)行的處理。這造成在隨后的調(diào)制器級(jí)中的處理的時(shí)間延遲，該時(shí)間延遲在此用箭頭來表示。從而，在第一時(shí)鐘周期1中僅僅由第一調(diào)制器級(jí)31a來處理數(shù)據(jù)字F(k)。兩個(gè)另外的調(diào)制器級(jí)23a和33a還包含值0。在第二時(shí)鐘周期中將數(shù)據(jù)字轉(zhuǎn)發(fā)到隨后的調(diào)制器級(jí)32a并且由它進(jìn)行處理。對(duì)所提供的數(shù)據(jù)字F(k)進(jìn)行處理的時(shí)移又通過組合網(wǎng)絡(luò)以及分接頭的適當(dāng)選擇來補(bǔ)償。同時(shí)，還降低了處理的時(shí)間需求。因此，所示的∑-Δ轉(zhuǎn)換器也適用于更高的處理頻率。
圖7示出根據(jù)本發(fā)明的∑-Δ調(diào)制器的應(yīng)用的示范性實(shí)施例。該圖示出數(shù)字極性發(fā)射機(jī)的框圖，其中幅度調(diào)制元件被用于對(duì)輸出功率放大器105的電源電壓或電源電流進(jìn)行調(diào)制。取決于所采用的調(diào)制方法以及數(shù)據(jù)傳輸速率，有必要實(shí)現(xiàn)高的幅度調(diào)制速度。數(shù)字極性發(fā)射機(jī)包含譯碼器電路101，該譯碼器電路將在輸入端100上所提供的碼元分成其幅度分量和其相位分量，并且將幅度和相位提供給進(jìn)一步的信號(hào)處理。
為了改善響應(yīng)特性并且降低可能的失真，設(shè)置有預(yù)矯正單元109。該預(yù)矯正單元的輸入側(cè)連接到譯碼器單元101的輸出端1012上。它評(píng)價(jià)幅度調(diào)制信號(hào)A(k)并且據(jù)此確定相位調(diào)制信號(hào)Φ(k)的適當(dāng)?shù)念A(yù)矯正系數(shù)。利用加法器102將該預(yù)矯正系數(shù)與相位調(diào)制信號(hào)相加。然后，將以這樣的方式所預(yù)矯正的相位調(diào)制信號(hào)饋送到鎖相環(huán)103中，該鎖相環(huán)的輸出側(cè)連接到限制放大器104上。預(yù)矯正對(duì)下行組件、尤其是放大器的非線性響應(yīng)特性進(jìn)行補(bǔ)償，并且從而全面地改善信號(hào)質(zhì)量。
此外，單元108被用來執(zhí)行幅度預(yù)矯正。這降低輸出放大器105的可能的非線性信號(hào)響應(yīng)特性。用于幅度預(yù)矯正的預(yù)矯正單元108產(chǎn)生整數(shù)部分N以及小數(shù)部分F并且在其輸出端1081上輸出它們。將整數(shù)部分N直接施加到功率放大器105上以便設(shè)置它的功率。將小數(shù)部分F提供給本發(fā)明的數(shù)字∑-Δ轉(zhuǎn)換器1。作為時(shí)鐘信號(hào)，∑-Δ調(diào)制器包含已借助于分頻器電路107所調(diào)節(jié)的時(shí)鐘信號(hào)。這個(gè)信號(hào)得自于已經(jīng)被相位調(diào)制的載波信號(hào)。為此，分頻器電路107的輸入側(cè)連接到限制放大器104的輸出端上?！?Δ轉(zhuǎn)換器根據(jù)所提供的小數(shù)部分F產(chǎn)生溫度計(jì)代碼并且將它輸出到功率放大器以便設(shè)置它的輸出功率。
圖4示出這種互連的應(yīng)用。在這種情況下，分接頭891、...、896連接到包括各種晶體管的開關(guān)矩陣105a上以便提供溫度計(jì)代碼。如此處所示，各個(gè)晶體管通過組合網(wǎng)絡(luò)80中的信號(hào)來驅(qū)動(dòng)。所示的晶體管矩陣105a又被用于改變功率放大器105中的電源電壓或電源電流并且因此被用于調(diào)節(jié)輸出電平，這實(shí)現(xiàn)幅度調(diào)制。
附圖標(biāo)記列表1 ∑-Δ轉(zhuǎn)換器21 信號(hào)輸入端22 時(shí)鐘信號(hào)輸入端23 信號(hào)輸出端23a 數(shù)據(jù)字輸出端31，32，...，3 累加器級(jí)70 譯碼器電路90 控制電路91，92，...，9m“與”門80 輸出電路，組合網(wǎng)絡(luò)100 信號(hào)輸入端101 編碼器電路109 預(yù)矯正單元108 預(yù)矯正單元102 加法器103 鎖相環(huán)104 限制放大器105a開關(guān)矩陣105 輸出放大器107 分頻器電路401，402，...，40m 累加器501，502，...，50m 觸發(fā)器電路811，812，...，81m 觸發(fā)器821，822，...，82m D型觸發(fā)器8ml，8m2，...，8mm D型觸發(fā)器891，892，...，89m 輸出分接頭901 控制輸出端a，b輸入端s 和數(shù)輸出端
Y1(k)，Y2(k)輸出信號(hào)，調(diào)制信號(hào)Y(k)輸出信號(hào)，輸出數(shù)據(jù)字F(k)數(shù)據(jù)字Φ(k) 相位調(diào)制信號(hào)A(k)幅度調(diào)制信號(hào)fclk時(shí)鐘信號(hào)S1，S2，S3 調(diào)制器級(jí)A1 累加器F1 觸發(fā)器
權(quán)利要求
1.一種∑-Δ轉(zhuǎn)換器(1)，包括-信號(hào)輸入端(21)，用于提供數(shù)據(jù)字(F(k))；-時(shí)鐘信號(hào)輸入端(22)，用于提供時(shí)鐘信號(hào)(fclk)；-信號(hào)輸出端(23)，用于輸出調(diào)制信號(hào)(Y1(k)，Y2(k))；-第一定時(shí)操作累加器級(jí)(31、31a)，具有累加器輸出端并且具有連接到所述信號(hào)輸入端(21)上的累加器輸入端(a)；-與第一累加器級(jí)(31、31a)串聯(lián)連接的至少一個(gè)第二定時(shí)操作累加器級(jí)(32、32a)，具有累加器輸出端(s)并且具有耦合到第一累加器級(jí)(31、31a)的累加器輸出端上的累加器輸入端；-所述∑-Δ轉(zhuǎn)換器(1)被設(shè)計(jì)用于根據(jù)每個(gè)時(shí)鐘信號(hào)(fclk)僅僅在第一和至少一個(gè)第二累加器級(jí)(31、31a、32、32a)中的一個(gè)累加器級(jí)中對(duì)所述數(shù)據(jù)字(F(k))進(jìn)行處理并且在這一個(gè)累加器級(jí)的累加器輸出端上輸出所處理的數(shù)據(jù)字。
2.如權(quán)利要求1所述的∑-Δ轉(zhuǎn)換器，其中第一和至少一個(gè)第二累加器級(jí)的循環(huán)驅(qū)動(dòng)這樣循環(huán)地處理所述數(shù)據(jù)字，以致第一和至少一個(gè)第二累加器級(jí)中分別只有一個(gè)累加器級(jí)是有效的。
3.如權(quán)利要求1所述的∑-Δ轉(zhuǎn)換器，還包括-輸出級(jí)(80)，該輸出級(jí)的輸入側(cè)耦合到所述信號(hào)輸出端(23)上，該輸出級(jí)(80)被設(shè)計(jì)用于根據(jù)所述調(diào)制信號(hào)(Y1(k)，Y2(k))輸出一個(gè)輸出字，其中所述調(diào)制信號(hào)表示第一和至少一個(gè)第二累加器級(jí)(31、31a、32、32a)的溢出。
4.如權(quán)利要求1中所述的∑-Δ轉(zhuǎn)換器，其中輸出級(jí)(80)包括多條具有串聯(lián)連接的延遲元件(811、821、...、8ml)的延遲線，其中延遲線的數(shù)目以及至少一條延遲線中的串聯(lián)連接的延遲元件(811、821、...、8ml)的數(shù)目對(duì)應(yīng)于累加器級(jí)(31、31a、32、32a)的數(shù)目。
5.如權(quán)利要求4中所述的∑-Δ轉(zhuǎn)換器，其中多條延遲線中的延遲元件(811、821、...、8ml)具有位于這些延遲元件之間的分接頭(891、892、89m)，這些分接頭構(gòu)成所述∑-Δ轉(zhuǎn)換器(1)的用于輸出調(diào)制字的調(diào)制輸出端。
6.如權(quán)利要求5中所述的∑-Δ轉(zhuǎn)換器，其中分接頭被設(shè)置在每條延遲線中的相應(yīng)的最后一個(gè)延遲元件的輸出端上。
7.如權(quán)利要求5所述的∑-Δ轉(zhuǎn)換器，其中延遲線中的分接頭的數(shù)目以及分接頭的位置是根據(jù)所述∑-Δ轉(zhuǎn)換器(1)的階數(shù)的二項(xiàng)式系數(shù)的值獲得的。
8.如權(quán)利要求4中所述的∑-Δ轉(zhuǎn)換器，其中所述延遲元件(811、812、...、81m)是利用D型觸發(fā)器電路形成的。
9.如權(quán)利要求1所述的∑-Δ轉(zhuǎn)換器，還包括-控制電路(90)，該控制電路的輸入側(cè)連接到所述時(shí)鐘信號(hào)輸入端(22)上，該控制電路(90)被設(shè)計(jì)用于循環(huán)地驅(qū)動(dòng)第一和至少一個(gè)第二累加器級(jí)(31、31a、32、32a)以便進(jìn)行信號(hào)處理。
10.如權(quán)利要求1中所述的∑-Δ轉(zhuǎn)換器，其中第一和至少一個(gè)第二定時(shí)操作累加器級(jí)(31、31a、32、32a)分別具有觸發(fā)器電路(501、502、50m)以及累加器(401、402、40m)，所述累加器包括第一輸入端(a)、第二輸入端(b)、溢出輸出端(c)以及和數(shù)輸出端(s)，該和數(shù)輸出端(s)經(jīng)由相應(yīng)的一個(gè)觸發(fā)器電路(501、502、50m)連接到第二輸入端(b)上，并且所述相應(yīng)的一個(gè)觸發(fā)器電路(501、502、50m)的時(shí)鐘輸入端耦合到所述時(shí)鐘信號(hào)輸入端(22)上以便驅(qū)動(dòng)所述觸發(fā)器電路。
11.如權(quán)利要求10中所述的∑-Δ轉(zhuǎn)換器，其中第一定時(shí)操作累加器級(jí)(31)中的累加器(401)的和數(shù)輸出端連接到至少一個(gè)第二累加器級(jí)(32)中的累加器(402)的第一輸入端(a)上，并且所述相應(yīng)的一個(gè)觸發(fā)器電路(501、502、50m)的時(shí)鐘輸入端耦合到所述控制單元(90)上以便驅(qū)動(dòng)所述觸發(fā)器電路。
12.如權(quán)利要求10中所述的∑-Δ轉(zhuǎn)換器，其中第一累加器級(jí)(31a)中的相應(yīng)的一個(gè)觸發(fā)器電路(501)的數(shù)據(jù)輸出端(Q)連接到至少一個(gè)第二累加器級(jí)(32a)中的累加器(402)的第一輸入端(a)上。
13.如權(quán)利要求1-12之一中所述的∑-Δ轉(zhuǎn)換器在鎖相環(huán)中的應(yīng)用，以便產(chǎn)生分頻器字，所述分頻器字被提供給該鎖相環(huán)中的分頻器。
14.如權(quán)利要求1-12之一中所述的∑-Δ轉(zhuǎn)換器在極性發(fā)射機(jī)中的應(yīng)用，其中將數(shù)據(jù)字提供給所述∑-Δ轉(zhuǎn)換器(1)，并且來自所述∑-Δ轉(zhuǎn)換器(1)的輸出信號(hào)被用于對(duì)所述極性發(fā)射機(jī)中的放大器的電源電流或電源電壓進(jìn)行設(shè)置。
15.一種∑-Δ轉(zhuǎn)換器，包括-信號(hào)輸入端，用于提供數(shù)據(jù)字；-信號(hào)輸出端，用于輸出調(diào)制信號(hào)；-第一累加裝置，該第一累加裝置能夠以定時(shí)的方式來操作以用于處理數(shù)據(jù)字；-至少第二累加裝置，該第二累加裝置能夠以定時(shí)的方式來操作以用于對(duì)在第一裝置中所處理的數(shù)據(jù)字進(jìn)行處理；-控制裝置，用于根據(jù)時(shí)鐘信號(hào)這樣循環(huán)地驅(qū)動(dòng)第一和至少第二累加裝置以便執(zhí)行信號(hào)處理，使得分別僅在第一和至少第二累加裝置之一中對(duì)數(shù)據(jù)字進(jìn)行處理。
16.如權(quán)利要求15中所述的∑-Δ轉(zhuǎn)換器，包括用于從調(diào)制信號(hào)中導(dǎo)出輸出字的裝置，該調(diào)制信號(hào)表示第一和至少第二累加裝置的溢出。
17.如權(quán)利要求16中所述的∑-Δ轉(zhuǎn)換器，其中導(dǎo)出裝置包括多條具有串聯(lián)連接的延遲元件的延遲線，延遲線的數(shù)目以及至少一條延遲線中的延遲元件的數(shù)目取決于累加裝置的數(shù)目。
全文摘要
本發(fā)明提出一種適合于高時(shí)鐘頻率和快速信號(hào)處理的∑－Δ轉(zhuǎn)換器。為此，該∑－Δ轉(zhuǎn)換器具有用于提供數(shù)據(jù)字的信號(hào)輸入端。時(shí)鐘信號(hào)輸入端被設(shè)計(jì)用于提供時(shí)鐘信號(hào)。該∑－Δ轉(zhuǎn)換器包括第一定時(shí)操作累加器級(jí)，該第一定時(shí)操作累加器級(jí)的輸入側(cè)連接到信號(hào)輸入端上。與第一累加器級(jí)串聯(lián)連接的至少一個(gè)第二定時(shí)操作累加器級(jí)的輸入側(cè)耦合到第一累加器級(jí)的累加器輸出端上。該∑－Δ轉(zhuǎn)換器被設(shè)計(jì)用于根據(jù)每個(gè)時(shí)鐘信號(hào)僅在第一和至少一個(gè)第二累加器級(jí)中的一個(gè)累加器級(jí)中對(duì)數(shù)據(jù)字進(jìn)行處理并且在這一個(gè)累加器級(jí)的累加器輸出端上輸出所處理的數(shù)據(jù)字。因此，在信號(hào)處理期間對(duì)時(shí)間要求嚴(yán)格的響應(yīng)僅僅限于當(dāng)前對(duì)數(shù)據(jù)字進(jìn)行處理的累加器級(jí)。
文檔編號(hào)H03L7/08GK1972130SQ200610171930
公開日2007年5月30日 申請(qǐng)日期2006年6月27日 優(yōu)先權(quán)日2005年6月27日
發(fā)明者G·李普馬 申請(qǐng)人:英飛凌科技股份公司