專利名稱：增益可變電路及使用該電路的自動(dòng)增益控制放大器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及對(duì)于差分信號(hào)能夠以低電壓動(dòng)作的增益可變電路、和使用該電路的自動(dòng)增益控制放大器(以下稱為“AGC放大器”)。
背景技術(shù)：
以往，作為有關(guān)增益可變電路的技術(shù)，例如有以下文獻(xiàn)記載的技術(shù)。
非專利文獻(xiàn)1 M.Moller，H.-M.Rein and H.Wernz，“13 Gb/sSi-Bipolar AGC Amplifier IC with High Gain and Wide Dynamic Rangefor Optical-Fiber Receivers”，IEEE JOURNAL OF SOLID-STATECIRCUITS，VOL 29，No.7，JULY 1994，p815-p822專利文獻(xiàn)1日本特開平9-18329號(hào)公報(bào)在非專利文獻(xiàn)1的第817頁(yè)的圖2(a)中記載了由雙極晶體管構(gòu)成的增益可變電路的電路圖，使用該增益可變電路的AGC放大器的電路圖，記載于該文獻(xiàn)1的第816頁(yè)的圖1中。
并且，在專利文獻(xiàn)1的圖3中，記載了使用與非專利文獻(xiàn)1的增益可變電路為相同電路結(jié)構(gòu)的場(chǎng)效應(yīng)晶體管(以下稱為“FET”)的吉伯(gilbert)型倍增器(multiplier)(雙重平衡型差分放大電路)的電路結(jié)構(gòu)圖。該倍增器是獲取兩個(gè)模擬信號(hào)、輸出與它們的乘積成比例的輸出信號(hào)的電路，其用途與增益可變電路不同。
圖4是表示以往的增益可變電路的電路圖。
為了簡(jiǎn)化說明，該增益可變電路是利用FET替換非專利文獻(xiàn)1記載的由雙極晶體管構(gòu)成的增益可變電路的電路。
圖4所示的增益可變電路具有正相信號(hào)輸入端子IN、反相信號(hào)輸入端子INB、正相信號(hào)輸出端子OUT、反相信號(hào)輸出端子OUTB、增益可變端子VGC1、VGC2、和電源端子VD，在這些端子之間連接著兩個(gè)負(fù)載電阻1、2和7個(gè)FET 11～17。
負(fù)載電阻1、2的一方端子連接電源端子VD。負(fù)載電阻1的另一方端子和FET 11、13的漏極連接輸出端子OUTB，負(fù)載電阻2的另一方端子和FET 12、14的漏極連接輸出端子OUT。FET 11、14的柵極連接增益可變端子VGC1，F(xiàn)ET 12、13的柵極連接增益可變端子VGC2。FET 11、12的源極連接FET 15的漏極，F(xiàn)ET 13、14的源極連接FET 16的漏極。FET15的柵極連接輸入端子IN，F(xiàn)ET 16的柵極連接輸入端子INB。FET 15、16的源極連接FET17的漏極，該FET 17的柵極和源極連接地GND。
該增益可變電路利用FET 17構(gòu)成恒流源，利用FET 15和16構(gòu)成信號(hào)放大用差分電路，利用FET 11～14構(gòu)成增益可變用差分電路。
在這種電路結(jié)構(gòu)中，F(xiàn)ET 15和16具有相同特性，各個(gè)FET 11、12、13、14也具有相同特性。此處，把施加給正相信號(hào)輸入端子IN的輸入信號(hào)電壓設(shè)為vin，把施加給反相信號(hào)輸入端子INB的輸入信號(hào)電壓設(shè)為-vin，把施加給增益可變端子VGC1和VGC2的增益可變電壓之差設(shè)為vgc。把流過FET 17的漏極的恒定電流設(shè)為i，把負(fù)載電阻1和2的電阻值設(shè)為r，把FET 15和16的跨導(dǎo)的漏極電流依賴性設(shè)為A1，把各個(gè)FET 11、12、13、14的跨導(dǎo)的漏極電流依賴性設(shè)為A2。
FET 15的漏極電流I15為，I15＝i·[1+A1·{vin-(-vin)}/2]/2＝i·(1+A1·vin)/2···············(1)FET16的漏極電流I16為，I16＝i·[1+A1·{(-vin)-vin}/2)/2＝i·(1-A1·vin)/2················(2)FET11的漏極電流I11為，I11＝I15·(1+A2·vgc/2)/2＝i·(1+A1·vin)·(1+A2·vgc/2)/4········(3)FET12的漏極電流I12為，I12＝I15·(1-A2·vgc/2)/2＝i·(1+A1·vin)·(1-A2·vgc/2)/4········(4)FET13的漏極及電流I13為，I13＝I16·(1-A2·vgc/2)/2
＝i·(1-A1·vin)·(1-A2·vgc/2)/4········(5)FET14的漏極電流I14表示為，I14＝I16·(1+A2·vgc/2)/2＝i·(1-A1·vin)·(1+A2·vgc/2)/4········(6)并且，流過負(fù)載電阻1的電流I1是FET 11的漏極電流I11和FET 13的漏極電流I13之和，其值根據(jù)算式(3)和算式(5)為，I1＝I11+I13＝i·(1+A1·A2·vin·vgc/2)/2··········(7)流過負(fù)載電阻2的電流I2是FET 12的漏極電流I12和FET 14的漏極電流I14之和，其值根據(jù)算式(4)和算式(6)為，I2＝I12+I14＝i·(1-A1·A2·vin·vgc/2)/2··········(8)因此，把從正相信號(hào)輸出端子OUT輸出的輸出信號(hào)電壓vout從vgc＝0時(shí)起的變化量設(shè)為Δvout，Δvout為，Δvout＝r·A1·A2·vin·vgc/4···········(9)把從反相信號(hào)輸出端子OUTB輸出的輸出信號(hào)電壓voutb從vgc＝0時(shí)起的變化量設(shè)為Δvoutb時(shí)，Δvoutb為，Δvoutb＝-r·A1·A2·vin·vgc/4··········(10)這樣，上述結(jié)構(gòu)的電路作為可根據(jù)施加于增益可變端子VGC1和VGC2上的電壓之差vgc而改變?cè)鲆娴脑鲆婵勺冸娐范鴦?dòng)作。并且，由于設(shè)有恒流源用的FET 17，所以具有以下優(yōu)點(diǎn)，例如即使把施加于反相信號(hào)輸入端子INB的輸入信號(hào)電壓-vin設(shè)為固定電壓，把施加于正相信號(hào)輸入端子IN的輸入信號(hào)電壓vin設(shè)為可變電壓，由FET 15、16構(gòu)成的信號(hào)放大用差分電路的單平衡轉(zhuǎn)換功能工作，可獲得穩(wěn)定的線性輸出電壓。
但是，以往的增益可變電路由恒流源用的FET 17、信號(hào)放大用差分電路的FET 15、16和增益可變用差分電路的FET 11～14的縱向?qū)盈B3級(jí)、及負(fù)載電阻1、2構(gòu)成，所以元件數(shù)量多，而且若把FET動(dòng)作所需要的漏—源間電壓設(shè)為Vds，把施加給負(fù)載電阻1、2的電壓設(shè)為Vr，則所需要的最小電源電壓Vmin成為Vmin＝3·Vds+Vr，存在更加難以把電源電壓降低得比該最小電源電壓更低的問題。
特別是增益可變電路在構(gòu)成AGC放大器等各種集成電路時(shí)使用，由于前述問題，給對(duì)集成電路的電源電壓的降低和構(gòu)成元件數(shù)量的削減帶來重大障礙，很難解決該問題。

發(fā)明內(nèi)容
本發(fā)明的增益可變電路具有第1負(fù)載單元，其連接在第1電源電壓節(jié)點(diǎn)與輸出第1輸出信號(hào)的第1輸出端子之間；第2負(fù)載單元，其連接在所述第1電源電壓節(jié)點(diǎn)與輸出與所述第1輸出信號(hào)反相的第2輸出信號(hào)的第2輸出端子之間；第1差分電路，其連接在所述第1和第2輸出端子與第1節(jié)點(diǎn)之間，根據(jù)互補(bǔ)的第1與第2增益可變信號(hào)之差，改變所述第1和第2輸出信號(hào)的增益；第2差分電路，其連接在所述第1和第2輸出端子與第2節(jié)點(diǎn)之間，根據(jù)所述第1與第2增益可變信號(hào)之差，改變所述第1和第2輸出信號(hào)的增益；以及放大電路，其連接在所述第1和第2節(jié)點(diǎn)與第2電源電壓節(jié)點(diǎn)之間，根據(jù)互補(bǔ)的第1與第2輸入信號(hào)之差，將所述第1和第2輸出信號(hào)放大。
本發(fā)明的AGC放大器具有所述增益可變電路；1級(jí)或多級(jí)的差分放大電路，所述1級(jí)或多級(jí)的差分放大電路對(duì)所述增益可變電路的所述第1和第2輸出信號(hào)進(jìn)行差分放大，輸出互補(bǔ)的第3和第4輸出信號(hào)；反饋電路，其將所述第3和第4輸出信號(hào)的變動(dòng)量作為所述第1和第2增益可變信號(hào)，反饋輸入給所述增益可變電路。
根據(jù)本發(fā)明的增益可變電路，可以削減第1、第2差分電路和放大電路的縱向?qū)盈B的元件數(shù)量，由此可以降低電源電壓。
根據(jù)本發(fā)明的AGC放大器，由于設(shè)有所述增益可變電路，所以能夠降低AGC放大器整體的電源電壓。因此，可以實(shí)現(xiàn)AGC放大器整體在低電壓下動(dòng)作時(shí)的低功耗，可以實(shí)現(xiàn)基于元件數(shù)量削減的電路小型化。


圖1是表示本發(fā)明的實(shí)施例1的增益可變電路的電路圖。
圖2是表示本發(fā)明的實(shí)施例2的增益可變電路的電路圖。
圖3是表示本發(fā)明的實(shí)施例3的AGC放大器的電路圖。
圖4是表示以往的增益可變電路的電路圖。
標(biāo)號(hào)說明21、22負(fù)載電阻；31～36第1～第6 FET；100 AGC放大器；101增益可變電路；111～114差分放大電路；130、140運(yùn)算放大器。
具體實(shí)施例方式
可變?cè)鲆骐娐肪哂械?負(fù)載電阻，其連接在第1電源電壓節(jié)點(diǎn)和輸出第1輸出信號(hào)的第1輸出端子之間；第2負(fù)載電阻，其連接在所述第1電源電壓節(jié)點(diǎn)和輸出與所述第1輸出信號(hào)反相的第2輸出信號(hào)的第2輸出端子之間；第1差分電路，其連接在所述第1和第2輸出端子與第1節(jié)點(diǎn)之間，根據(jù)互補(bǔ)的第1和第2增益可變信號(hào)之差，改變所述第1和第2輸出信號(hào)的增益；第2差分電路，其連接在所述第1和第2輸出端子與第2節(jié)點(diǎn)之間，根據(jù)所述第1和第2增益可變信號(hào)之差，改變所述第1和第2輸出信號(hào)的增益；以及放大電路，其連接在所述第1和第2節(jié)點(diǎn)與第2電源電壓節(jié)點(diǎn)之間，根據(jù)互補(bǔ)的第1和第2輸入信號(hào)之差，將所述第1和第2輸出信號(hào)放大。
(實(shí)施例1)(實(shí)施例1的結(jié)構(gòu))圖1是表示本發(fā)明的實(shí)施例1的增益可變電路的電路圖。
該增益可變電路具有正相信號(hào)輸入端子IN、反相信號(hào)輸入端子INB、第2輸出端子(例如正相信號(hào)輸出端子)OUT、第1輸出端子(例如反相信號(hào)輸出端子)OUTB、增益可變端子VGC1、VGC2、和第1電源電壓節(jié)點(diǎn)(例如電源端子)VD，在這些端子之間連接著第1、第2負(fù)載單元(例如負(fù)載電阻)21、22；由第1、第2晶體管(例如FET)31、32構(gòu)成的增益可變用第1差分電路；由第3、第4晶體管(例如FET)35、36構(gòu)成的增益可變用第2差分電路；由第5、第6晶體管(例如FET)35、36構(gòu)成的放大電路(例如信號(hào)放大用源極接地電路)。在該實(shí)施例1中，取代以往的信號(hào)放大用差分電路，通過設(shè)置信號(hào)放大用源極接地電路，使FET的縱向?qū)盈B的級(jí)數(shù)為2級(jí)，可以實(shí)現(xiàn)元件數(shù)量的削減和電源電壓的降低。
負(fù)載電阻21、22的一方端子連接電源端子VD，負(fù)載電阻21的另一方端子連接FET 31、33的漏極和輸出端子OUTB。負(fù)載電阻22的另一方端子連接FET 32、34的漏極和輸出端子OUT。FET 31、34的柵極連接可變?cè)鲆娑俗覸GC1，F(xiàn)ET 32、33的柵極連接可變?cè)鲆娑俗覸GC2。FET 31、32的源極側(cè)的第1節(jié)點(diǎn)連接FET 35的漏極，F(xiàn)ET 33、34的源極側(cè)的第2節(jié)點(diǎn)連接FET 36的漏極。FET 35的柵極連接輸入端子IN，F(xiàn)ET 36的柵極連接輸入端子INB。FET 35、36的源極連接第2電源電壓節(jié)點(diǎn)(地GND)。
(實(shí)施例1的動(dòng)作)在圖1所示的電路結(jié)構(gòu)中，F(xiàn)ET 35和36具有相同特性，各個(gè)FET 31、32、33、34也具有相同特性。此處，把施加給正相信號(hào)輸入端子IN的第1輸入信號(hào)(例如輸入信號(hào)電壓)設(shè)為vin，把施加給反相信號(hào)輸入端子INB的第2輸入信號(hào)(例如輸入信號(hào)電壓)設(shè)為-vin，把施加給增益可變端子VGC1和VGC2的第1、第2增益可變信號(hào)(例如增益可變電壓)vgcl、vgc2之差設(shè)為vgc。把vin＝-vin＝0時(shí)的FET 35和FET 36的漏極電流設(shè)為i/2，把各個(gè)負(fù)載電阻21、22的電阻值設(shè)為r，把FET 35和36的跨導(dǎo)的漏極電流依賴性設(shè)為A1，把各個(gè)FET 31、32、33、34的跨導(dǎo)的漏極電流依賴性設(shè)為A2。
FET 35的漏極電流I35為，I35＝i·(1+A1·vin)/2·······················(11)FET 36的漏極電流I36為，I35＝i·{1+A1·(-vin)}/2＝i·(1-A1·vin)/2·······················(12)FET 31的漏極電流I31為，I31＝I35·(1+A2·vgc/2)/2＝i·(1+A1·vin)·(1+A2·vgc/2)/4··············(13)FET 32的漏極電流I32為，I32＝I35·(1-A2·vge/2)/2＝i·(1+A1·vin)·(1-A2·vge/2)/4··············(14)
FET 33的漏極電流I33為，I33＝I36·(1-A2·vgc/2)/2＝i·(1-A1·vin)·(1-A2·vgc/2)/4··············(15)FET 34的漏極電流I34為，I34＝I36·(1+A2·vgc/2)/2＝1·(1-A1·vin)·(1+A2·vgc/2)/4··············(16)并且，流過負(fù)載電阻21的電流I21是FET 31的漏極電流I31和FET33的漏極電流I33之和，其值根據(jù)算式(13)和算式(15)為，I21＝I31+I33＝i·(1+A1·A2·vin·vgc/2)/2·················(17)流過負(fù)載電阻21的電流I21是FET 32的漏極電流I32和FET 34的漏極電流I34之和，其值根據(jù)算式(14)和算式(16)為，I22＝I32+I34＝i·(1-A1·A2·vin·vgc/2)/2·················(18)因此，若從正相信號(hào)輸出端子OUT輸出的第2輸出信號(hào)(例如輸出信號(hào)電壓)vout從vgc＝0時(shí)起的變化量設(shè)為Δvout，Δvout為，Δvout＝r·A1·A2·vin·vgc/4····················(19)若把從反相信號(hào)輸出端子OUTB輸出的第1輸出信號(hào)(例如輸出信號(hào)電壓)voutb從vgc＝0時(shí)起的變化量設(shè)為Δvoutb，Δvoutb為Δvoutb＝-r·A1·A2·vin·vgc/4···················(20)這樣，上述結(jié)構(gòu)的電路作為根據(jù)施加給增益可變端子VGC1和VGC2的電壓vgc1、vgc2之差vgc而改變?cè)鲆娴脑鲆婵勺冸娐范鴦?dòng)作。
(實(shí)施例1的效果)根據(jù)該實(shí)施例1，由信號(hào)放大用源極接地電路的FET 35、36和增益可變用差分電路的FET 31～34構(gòu)成的縱向?qū)盈B的2級(jí)、和負(fù)載電阻21、22構(gòu)成增益可變電路，所以與以往相比，具有可以削減一個(gè)元件數(shù)量的效果。并且，在把FET動(dòng)作所需要的漏—源間電壓設(shè)為Vds，把施加給負(fù)載電阻21、22的電壓設(shè)為Vr時(shí)，所需要的最小電源電壓Vmin成為Vmin＝2·Vds+Vr，與以往的增益可變電路相比，具有可以將電源電壓降低相當(dāng)于FET的1級(jí)的電源電壓的效果。
另外，在該實(shí)施例1中，使用由FET 35、36構(gòu)成的源極接地電路用于信號(hào)放大，例如，在施加給反相信號(hào)輸入端子INB的輸入信號(hào)電壓-vin為固定電壓，施加給正相信號(hào)輸入端子IN的輸入信號(hào)電壓vin為可變電壓時(shí)，在信號(hào)放大用源極接地電路中不進(jìn)行單平衡轉(zhuǎn)換，所以兩個(gè)輸入信號(hào)被限制為差分輸入。但是，通常這種增益可變電路上連接有多級(jí)放大器，所以該差分輸入的限制很少成為問題，與這種不利之處相比，上述的效果相對(duì)來說更大。
(實(shí)施例2)圖2是表示本發(fā)明的實(shí)施例2的增益可變電路的電路圖，對(duì)與表示實(shí)施例1的圖1中的要素相同的要素賦予相同標(biāo)號(hào)。
在實(shí)施例1的圖1中說明了利用正電源來動(dòng)作的增益可變電路，在該實(shí)施例2中表示利用負(fù)電源來使用時(shí)的電路結(jié)構(gòu)。在該實(shí)施例2的增益可變電路中，使負(fù)載電阻21、22的一方端子連接地GND，使FET 35、36的源極連接負(fù)電源端子VSS。并且，對(duì)增益可變端子的VGC1和VGC2進(jìn)行交替切換。在這種電路結(jié)構(gòu)中，也能夠獲得與實(shí)施例1大致相同的作用效果。
(實(shí)施例3)(實(shí)施例3的結(jié)構(gòu))圖3是表示本發(fā)明的實(shí)施例3的AGC放大器的電路圖。
該實(shí)施例3表示作為實(shí)施例1或2的可變?cè)鲆骐娐返膽?yīng)用示例的AGC放大器。該AGC放大器100具有通過隔直流電容器(blocking capacitor)98、99輸入差分輸入信號(hào)的正相信號(hào)輸入端子IN和反相信號(hào)輸入端子INB，在該輸入端子IN、INB上連接著第一級(jí)的實(shí)施例1或2的可變?cè)鲆骐娐?01，在其后級(jí)側(cè)連接著多級(jí)(例如4級(jí))固定增益的差分放大電路111～114。在最末級(jí)的差分放大電路114內(nèi)設(shè)有檢測(cè)輸出的振幅的峰值檢測(cè)電路，該峰值檢測(cè)電路的檢測(cè)信號(hào)通過電阻115、116從端子PD1、PD2輸出。此處，從連接在差分放大電路114的輸出端子上的正相信號(hào)輸出端子OUT和反相信號(hào)輸出端子OUTB通過隔直流電容器117、118輸出的第3和第4輸出信號(hào)之差(例如差分輸出振幅)、與從端子PD1、PD2輸出的檢測(cè)信號(hào)的差分(PD1和PD2之差分)，成比例關(guān)系。
從端子PD1、PD2通過電阻115、116和積分電容119、120輸出積分值。該積分值通過作為反饋電路的例如2級(jí)運(yùn)算放大電路(以下稱為“運(yùn)算放大器”)130、140被放大。在運(yùn)算放大器130的輸入輸出端子之間連接著反饋電阻131，該運(yùn)算放大器130的輸出信號(hào)和基準(zhǔn)電壓Vth通過輸入電阻132、133提供給運(yùn)算放大器140。在運(yùn)算放大器140的輸入輸出端子之間連接著反饋電容141，該運(yùn)算放大器140的輸出信號(hào)通過輸出電阻142反饋輸入給增益可變電路101的增益可變端子VGC1。增益可變電路101的增益可變端子VGC2上被施加了固定的恒壓。
(實(shí)施例3的動(dòng)作)當(dāng)差分輸入信號(hào)通過隔直流電容器98、99輸入到輸入端子IN、INB時(shí)，該差分輸入信號(hào)被放大了電路增益(增益可變電路101的增益和其后級(jí)的差分放大電路111～114的增益)的量，差分輸出信號(hào)從輸出端子OUT、OUTB通過隔直流電容器117、118輸出。此處，在電路增益為固定值時(shí)，若差分輸入信號(hào)的振幅變化，則差分輸出信號(hào)的振幅也變化。
在AGC放大器100的情況下，當(dāng)差分輸入信號(hào)變大，從端子PD1和PD2輸出的差分輸出振幅的檢測(cè)值的差分變大時(shí)，增益可變端子VGC1的電壓增加，通過降低增益可變電路101的增益，使電路增益減小。相反，在差分輸出振幅小時(shí)，增益可變端子VGC1的電壓減小，進(jìn)行動(dòng)作以便增大電路增益。這樣，增益相對(duì)于差分輸入振幅的變化而變化，以使差分輸出振幅恒定。
(實(shí)施例3的效果)根據(jù)該實(shí)施例3的AGC放大器100，由于在第一級(jí)設(shè)置了實(shí)施例1或2的增益可變電路101，所以能夠降低施加給電源端子VD的、AGC放大器整體的電源電壓。因此，在利用集成電路等形成AGC放大器100時(shí)，可以實(shí)現(xiàn)基于低電壓動(dòng)作的低功耗，可以實(shí)現(xiàn)基于元件數(shù)量削減的電路的小型化。
另外，本發(fā)明不限于上述實(shí)施例1～3，可以實(shí)現(xiàn)各種變形及利用方式。作為該變形和利用方式，例如有下面的(1)～(3)所示情況。
(1)在圖1、圖2中，使用FET構(gòu)成增益可變電路，但即使使用雙極晶體管等其他晶體管來構(gòu)成增益可變電路，也能夠獲得與上述實(shí)施例大致相同的作用效果。例如，在利用雙極晶體管構(gòu)成圖1、圖2所示的增益可變電路時(shí)，也可以取代由FET 35、36構(gòu)成的信號(hào)放大用源極接地電路，而設(shè)置發(fā)射極接地電路等。
(2)在圖1、圖2的增益可變電路中，也可以設(shè)置負(fù)載晶體管等來取代負(fù)載電阻21、22。
(3)圖1、圖2的增益可變電路也可以實(shí)現(xiàn)除了圖3所示的AGC放大器之外的各種使用例(應(yīng)用例)。
權(quán)利要求
1.一種增益可變電路，其特征在于，該增益可變電路具有第1負(fù)載單元，其連接在第1電源電壓節(jié)點(diǎn)與輸出第1輸出信號(hào)的第1輸出端子之間；第2負(fù)載單元，其連接在所述第1電源電壓節(jié)點(diǎn)與輸出與所述第1輸出信號(hào)反相的第2輸出信號(hào)的第2輸出端子之間；第1差分電路，其連接在所述第1和第2輸出端子與第1節(jié)點(diǎn)之間，根據(jù)互補(bǔ)的第1與第2增益可變信號(hào)之差，改變所述第1和第2輸出信號(hào)的增益；第2差分電路，其連接在所述第1和第2輸出端子與第2節(jié)點(diǎn)之間，根據(jù)所述第1與第2增益可變信號(hào)之差，改變所述第1和第2輸出信號(hào)的增益；以及放大電路，其連接在所述第1和第2節(jié)點(diǎn)與第2電源電壓節(jié)點(diǎn)之間，根據(jù)互補(bǔ)的第1與第2輸入信號(hào)之差，將所述第1和第2輸出信號(hào)放大。
2.根據(jù)權(quán)利要求1所述的增益可變電路，其特征在于，所述第1差分電路包括第1晶體管，該第1晶體管連接在所述第1輸出端子與所述第1節(jié)點(diǎn)之間，其導(dǎo)通狀態(tài)被利用所述第1增益可變信號(hào)來控制；和第2晶體管，該第2晶體管連接在所述第2輸出端子與所述第1節(jié)點(diǎn)之間，其導(dǎo)通狀態(tài)被利用所述第2增益可變信號(hào)來控制，所述第2差分電路包括第3晶體管，該第3晶體管連接在所述第1輸出端子與所述第2節(jié)點(diǎn)之間，其導(dǎo)通狀態(tài)被利用所述第2增益可變信號(hào)來控制；和第4晶體管，該第4晶體管連接在所述第2輸出端子與所述第2節(jié)點(diǎn)之間，其導(dǎo)通狀態(tài)被利用所述第1增益可變信號(hào)來控制。
3.根據(jù)權(quán)利要求1或2所述的增益可變電路，其特征在于，所述放大電路包括第5晶體管，該第5晶體管連接在所述第1節(jié)點(diǎn)與所述第2電源電壓節(jié)點(diǎn)之間，其導(dǎo)通狀態(tài)被利用所述第1輸入信號(hào)來控制；和第6晶體管，該第6晶體管連接在所述第2節(jié)點(diǎn)與所述第2電源電壓節(jié)點(diǎn)之間，其導(dǎo)通狀態(tài)被利用所述第2輸入信號(hào)來控制。
4.根據(jù)權(quán)利要求3所述的增益可變電路，其特征在于，所述第1和第2負(fù)載單元具有相同的電阻值，所述第1、第2、第3和第4晶體管具有相同的晶體管特性，所述第5和第6晶體管具有相同的晶體管特性。
5.一種自動(dòng)增益控制放大器，其特征在于，該自動(dòng)增益控制放大器具有權(quán)利要求1～4中任一項(xiàng)所述的增益可變電路；1級(jí)或多級(jí)的差分放大電路，所述1級(jí)或多級(jí)的差分放大電路對(duì)所述增益可變電路的所述第1和第2輸出信號(hào)進(jìn)行差分放大，輸出互補(bǔ)的第3和第4輸出信號(hào)；以及反饋電路，其將所述第3和第4輸出信號(hào)的變動(dòng)量作為所述第1和第2增益可變信號(hào)，反饋輸入給所述增益可變電路。
全文摘要
本發(fā)明提供增益可變電路及使用該電路的自動(dòng)增益控制放大器。所述增益可變電路及自動(dòng)增益控制放大器能削減縱向?qū)盈B的晶體管數(shù)量，降低電源電壓。增益可變電路包括連接在電源端子(VD)和輸出端子(OUTB)之間的負(fù)載電阻(21)；連接在電源端子(VD)和輸出端子(OUT)之間的負(fù)載電阻(22)；由FET(31)和(32)構(gòu)成的第1差分電路，其連接在輸出端子(OUTB、OUT)與第1節(jié)點(diǎn)之間，根據(jù)互補(bǔ)的第1和第2增益可變電壓之差，改變輸出端子(OUTB、OUT)的輸出電壓的增益；由FET(33)和(34)構(gòu)成的第2差分電路，其連接在輸出端子(OUTB、OUT)的輸出電壓與第2節(jié)點(diǎn)之間，根據(jù)第1和第2增益可變電壓之差，改變輸出端子(OUTB、OUT)的輸出電壓的增益；由FET(35)和(36)構(gòu)成的放大用源極接地電路，其連接在第1和第2節(jié)點(diǎn)與地(GND)之間，根據(jù)互補(bǔ)的第1和第2輸入電壓之差，將輸出端子(OUTB、OUT)的輸出電壓放大。
文檔編號(hào)H03G3/30GK1988375SQ20061016920
公開日2007年6月27日 申請(qǐng)日期2006年12月20日 優(yōu)先權(quán)日2005年12月20日
發(fā)明者西野章 申請(qǐng)人:沖電氣工業(yè)株式會(huì)社