專利名稱：：內建于芯片用于設定芯片操作模式的電路及方法
技術領域：
：本發(fā)明有關一種集成電路，特別是關于一種內建于芯片用于設定芯片的操作模式的電路及方法。
背景技術：
：許多芯片(例如微處理器、控制器、存儲器或其它各類應用的集成電路)需要一或多支額外的接腳，用以從該芯片的外部設定其內部電路的操作模式，例如正常操作模式、測試模式或其它各種操作模式。標準程序使用外部電路讓該種接腳處在某些邏輯準位，由芯片內的偵測器偵測該種接腳的狀態(tài)，據以給予芯片內的其它電路適當的指令，使得電路操作對應該接腳狀態(tài)的模式。當可設定的模式越多，需要的模式設定接腳數也越多。有一種減少模式設定接腳的方法讓一支模式設定接腳具有三種可能的狀態(tài)，例如邏輯"1"、邏輯"0"和高輸入阻抗。傳統(tǒng)的偵測器不論在偵測期間或其它操作模式下都要消耗大量的電流。為了解決這項缺點，Nicolai在美國專利第5198707號申請"Integratedcircuitwithmodedetectionpinfortristateleveldetection"中提出一種內建于芯片的偵測器，使用多個開關和一個電阻，以及緩存器與序列器提供多個控制信號控制該等開關。將芯片原有的輸入/輸出(1/0)接腳與模式設定接腳共享可以減少芯片的總接腳數，因而降低成本。不過這種方式必須不干擾該i/o接腳在非設定期間的邏輯準位。例如Moreland在美國專利第5539338號申請"Inputoroutputselectablecircuitpin"中提出一種內建于芯片的選擇器，可以用來設定芯片的接腳成為輸入接腳或輸出接腳。圖l顯示一個芯片IO在設定時的電路。芯片IO具有一個輸出驅動器12,其輸出端連接至接腳16。在設定芯片IO的操作模式時，外部電路14可以藉開關將接腳16經拉高電阻連接至電源或拉低電阻接地。接腳16作為輸出接腳時，外部電路14的開關截止，因此輸出驅動器12產生的輸出信號從接腳16提供給外部電路。接腳16在作為輸入接腳時，一具有三態(tài)控制的信號S。例如電源開啟重置(Power-On-Reset;POR)信號，控制輸出驅動器12不產生輸出信號，反而從其輸出端看進來是高阻抗。要達到這個目的，輸出驅動器12的內部必須有額外的阻抗切換電路，以因應控制信號S,切換輸出驅動器12的工作模式。在正常操作時，輸出驅動器12有極低的輸入阻抗，使電流可從接腳16流入。當接腳16被外部電路14定義成輸入接腳時，輸出驅動器12被控制信號Si切換成高輸入阻抗，芯片10內的偵測器18根據接腳16上的電壓產生設定信號S2給芯片IO內部的電路使用，因而使其操作在不同的模式下。
發(fā)明內容本發(fā)明的目的在于提供一種設定芯片的操作模式的電路及方法。根據本發(fā)明上述發(fā)明目的，本發(fā)明提供了一種內建于芯片用于設定芯片操作模式的電路，其特征在于，所述的用于設定芯片操作模式的電路包括連接一個元件在所述的芯片內一輸出驅動器的偏壓端，所述的輸出驅動器具有一輸出端連接至一接腳，所述的接腳可從外部定義二狀態(tài)，所述的元件根據所述的二狀態(tài)的其中一個狀態(tài)而產生一個電壓，一電壓偵測器用于偵測所述的電壓，并據以產生一設定信號，進而判斷所述的接腳系在所述的二狀態(tài)的那一個狀態(tài)下，據以產生一設定信號。本發(fā)明還提供了一種設定芯片的操作模式的方法，所述的芯片具有一輸出驅動器，其具有一輸出端連接至一接腳，其特征在于，所述的設定芯片的操作模式方法包括下列步驟連接一元件在所述的輸出驅動器的偏壓端；從外部定義所述的接腳為二狀態(tài)的其中一個狀態(tài)；所述的元件#4居所述的二狀態(tài)的其中一個狀態(tài)而產生一個電壓；偵測所述的電壓；以及根據所述的電壓產生一設定所述的芯片的操作模式的信號。本發(fā)明的有益效果在于，不需要控制信號切換高輸入阻抗，不干擾接腳的輸出邏輯，即使在電源開啟重置以前也不會干擾輸出邏輯。圖1顯示一個現有的設定芯片的操作模式的電路;圖2本發(fā)明的第一實施例；圖3為圖2的電路中各點的信號；圖4為本發(fā)明的第二實施例；以及圖5為圖4的電路中各點的信號。主要元件符號說明芯片10輸出驅動器12偵測器18芯片20電阻26接腳28接腳16開關24節(jié)點32開關40開關56二極管64二極管34偵測器36取樣保持器或邏輯裝置364芯片50節(jié)點52接腳58輸出驅動器60偵測器66吸流器68外部電路14節(jié)點22輸出驅動器30比較器362吸流器38電阻54節(jié)點62開關70具體實施例方式圖2為本發(fā)明的第一實施例，芯片20具有一個輸出驅動器30,其輸出端連接芯片20的一個接腳28。芯片20外部的開關24和電阻26可將接腳28連接至節(jié)點22，節(jié)點22連接電源Vcc或其它高電位的信號，本實施例以節(jié)點22連接到電源Vcc為例，因此可定義接腳28的狀態(tài)為有連接至電源Vcc,或無連接至電源Vcc。在芯片20的內部，二極管34連接在輸出驅動器30的偏壓端及接地GND之間。如果開關24閉合，將會形成一個導通路徑，如圖中的虛線箭頭所示，電流從節(jié)點22經過開關24、電阻26、接腳28、輸出驅動器30及二極管34到接地GND,閎此在二極管34上產生一個順向電壓Vdi。de,節(jié)點32的電壓為Vdi。de。如果開關24打開，則前述的導通路徑被切斷，沒有電流流經二極管34，因此節(jié)點32的電壓為零。如果有電荷累積在節(jié)點32上，則因為漏電流而釋放至接地GND。較佳者，還有一個吸流器38并聯二極管34。在開關24打開時，如果有電荷累積在節(jié)點32上，則被吸流器38吸去，強迫節(jié)點32的電壓為零。電壓偵測器36偵測節(jié)點32的電壓，據以產生一設定信號S2給芯片20的內部電路使用，例如命令其操作于某個模式。電壓偵測器36包括一個比較器362，用來比較節(jié)點32的電壓與一參考值Vref而產生信號C,其準位高低表示接腳28處在那一個狀態(tài)下。較佳者，電壓偵測器36更包括一個取樣保持器或邏輯裝置(例如閂鎖)364,其受信號C觸發(fā)而決定設定信號S2，設定信號S2的位準例如(但不限于)可從節(jié)點B，的信號位準而來。較佳者，更包括一個開關40連接在節(jié)點32與接地GND之間。在設定信號S2關上開關40后，二極管34就被旁通掉了，節(jié)點32上的電壓變成零。圖2的電路中的各點信號如圖3所示。在開關24關上以后，雖然芯片20內部產生設定信號S2，但是并不干擾接腳28的輸出邏輯。如圖3中所示，在電源開啟后，電源電壓Vcc從零上升至額定值，然后維持在此電壓準位上。如果輸出驅動器30有信號B，輸入，則接腳28上的信號B仍然反應信號B，的邏輯狀態(tài)，只是其低電位增加了Vdi。de的大小，如波形W,所示。也就是說，輸出信號B變成在Vdi。de和Vcc之間切換。在信號B為低準位Vdi。de期間，比較器362的輸出C為高準位，在信號B為高準位Vcc期間，比較器362的輸出C為低準位。取樣保持器或邏輯裝置364對信號C取樣保持，信號S2的變化即如波形\￥2所示。如果芯片20中有設置開關40，則信號B如波形W3所示，在信號S2被觸發(fā)后，因為開關40被信號S2關上，所以輸出信號B又恢復到原來的在零和Vcc之間切換。如以上所描述的，接腳28既是輸出接腳，又可用來作為設定芯片20的操作模式的輸入接腳，因此芯片20不需要增加額外的模式設定接腳；而且輸出驅動器22也不需要再設置可切換阻抗的電路；此外，在設定芯片20的操作模式時，完全不會干擾接腳28原來的輸出邏輯。此實施例同時也顯示出，二極管34是一個比較好的選擇，但是在其它的實施例中，也可以采用不同的組件，只要其產生的壓差不會干擾接腳28原來的輸出邏輯。圖4本發(fā)明的第二實施例，其電路元件和圖2的實施例相同，但是連接組態(tài)不同。芯片50的接腳58可通過開關56切換而經電阻54接到節(jié)點52，節(jié)點52連接一接地電壓或其它低電位的信號，因而定義接腳58為兩個狀態(tài)其中的一個狀態(tài)，在本實施例中，節(jié)點52接地。二極管64連接在輸出驅動器60的偏壓端及電源電壓Vcc之間。如果開關56關上，將會形成一個導通路徑，如圖中的虛線箭頭所示，電流從電源經過二極管64、輸出驅動器60、接腳58、開關56及電阻54到接地的節(jié)點52,因此在二極管64上產生一個順向電壓Vdiode，因此節(jié)點62上的電壓為電源電壓Vcc-Vdi。de。如果開關56打開，則前述的導通路徑被切斷，沒有電流流經二極管64,因此節(jié)點62上的電壓為電源電壓Vcc。和圖2的實施例一樣，電壓偵測器66偵測節(jié)點62上的電壓，據以產生一設定信號S2。如果還有一個吸流器68并聯二極管64，則在開關56打開時，吸流器68會強迫節(jié)點62上的電壓為電源電壓Vcc。如果芯片50更包括一個開關56連接在電源電壓與輸出驅動器60的偏壓端之間，則在設定信號S2關上開關70后，二極管64就被旁通掉了，輸出驅動器60的偏壓端上的電壓變成電源電壓Vcc。圖5顯示圖4的電路中的各點信號，其變化大致上和圖3顯示的相同，只是邏輯準位不同。在電源開啟后，電源電壓Vcc從零上升至額定值，因此輸出驅動器60的輸入信號B，也是從零上升至高準位。因為開關56關上的緣故，接腳58上的信號B的高準位會比Vcc低一個二極管64的順向電壓Vdi。de,在零和Vcc-Vdi。de之間切換，如波形W4所示，但是其邏輯狀態(tài)仍然和信號B'是一樣的，因此接腳58的輸出邏輯未受干擾。在另一種情況中，如果芯片50中有設置開關70,則信號B如波形Ws所示，在信號S2被觸發(fā)后，因為開關70被信號S2關上，所以輸出信號B又恢復到原來的在零和Vcc之間切換。如同前述兩個實施例所顯示的，用來控制接腳變成模式設定的信號被隱藏起來。換言之，本發(fā)明不需要此類控制信號(例如圖1中的控制信號S^去切換高輸入阻抗。在實際的應用上，芯片的某些接腳在電源開啟重置以前是不能夠具有高輸入阻抗的，而本發(fā)明不干擾接腳的輸出邏輯，即使在電源開啟重置以前也不會干擾輸出邏輯，因此在應用上不會受限。需說明的是，上述各實施例中的電路元件與連接方式，僅為舉例說明，而非以限制本發(fā)明。例如，在各電路元件間，可插入不影響電路主要作用的元件，如驅動閘等。故本案的范圍，不應局限于所示實施例的字面范圍。權利要求1.一種內建于芯片用于設定芯片操作模式的電路，所述的芯片具有一輸出驅動器，所述的輸出驅動器具有一輸出端連接至一接腳，所述的接腳可從外部定義二狀態(tài)，其特征在于，所述的內建于芯片用于設定芯片操作模式的電路包括一元件，連接在所述的輸出驅動器的偏壓端，所述的元件根據所述的二狀態(tài)的其中一個狀態(tài)而產生一個電壓；以及一電壓偵測器，用以偵測所述的電壓，并據以產生一設定信號。2.如權利要求1所述的電路，其特征在于，所述的內建于芯片用于設定芯片操作模式的電路的所述的元件是一個二極管。3.如權利要求1所述的電路，其特征在于，所述的內建于芯片用于設定芯片操作模式的電路還包括一吸流器并聯所述的元件，用以在所述的二狀態(tài)的第一狀態(tài)下迫使所述的電壓實質為零。4.如權利要求1所述的電路，其特征在于，所述的內建于芯片用于設定芯片操作模式的電路的所述的電壓偵測器包括一比較器，用以比較所述的電壓與一參考值，進而判斷所述的接腳在所述的二狀態(tài)的那一個狀態(tài)下。5.如權利要求4所述的電路，其特征在于，所述的內建于芯片用于設定芯片操作模式的電路的所述的電壓偵測器更包括一取樣保持器或邏輯裝置，用以接收所述的比較器的輸出而產生所述的設定信號。6.如權利要求1所述的電路，其特征在于，所述的內建于芯片用于設定芯片操作模式的電路還包括一開關并聯所述的元件，所述的設定信號在所述的二狀態(tài)的第二狀態(tài)下閉合所述的開關，使所述的元件失能。7.—種設定芯片的操作模式的方法，所述的芯片具有一輸出驅動器，其具有一輸出端連接至一接腳，其特征在于，所述的設定芯片操作模式的方法包括下列步驟連接一元件在所述的輸出驅動器的偏壓端；從外部定義所述的接腳為二狀態(tài)的其中一個狀態(tài)；所述的元件根據所述的二狀態(tài)的其中一個狀態(tài)而產生一個電壓；偵測所述的電壓；以及根據所述的電壓產生一設定所述的芯片的操作模式的信號。8.如權利要求7所述的方法，其特征在于，所述的設定芯片操作模式的方法還包括在所述的二狀態(tài)的第一狀態(tài)下迫使所述的電壓實質為零。9.如權利要求7所述的方法，其特征在于，所述的設定芯片操作模式的方法的偵測所述的電壓的步驟包括比較所述的電壓與一參考值，進而判斷所述的接腳在所述的二狀態(tài)的那一個狀態(tài)下。10.如權利要求7所述的方法，其特征在于，所述的設定芯片操作模式的方法還包括在所述的二狀態(tài)的第二狀態(tài)下使所述的元件失能。全文摘要本發(fā)明提供了一種內建于芯片用于設定芯片操作模式的電路及方法。芯片具有一輸出驅動器，輸出驅動器具有一輸出端連接至一接腳，接腳可從外部定義二狀態(tài)，設定芯片操作模式的電路包括元件，連接在輸出驅動器的偏壓端，元件根據二狀態(tài)的其中一個狀態(tài)而產生電壓；以及一電壓偵測器，用以偵測電壓，并據以產生設定信號。設定芯片操作模式的方法包括連接元件在輸出驅動器的偏壓端；從外部定義接腳為二狀態(tài)的其中一個狀態(tài)；元件根據二狀態(tài)的其中一個狀態(tài)而產生電壓；偵測電壓；以及根據電壓產生設定芯片操作模式的信號。本發(fā)明的有益效果在于，不需要控制信號切換高輸入阻抗，不干擾接腳的輸出邏輯，即使在電源開啟重置以前也不會干擾輸出邏輯。文檔編號H03K19/00GK101197569SQ20061016455公開日2008年6月11日申請日期2006年12月7日優(yōu)先權日2006年12月7日發(fā)明者唐健夫,陳曜洲申請人:立锜科技股份有限公司