專利名稱：時鐘發(fā)生電路和其中配備有此電路的半導(dǎo)體器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及到時鐘發(fā)生電路和其中配備有此時鐘發(fā)生電路的半導(dǎo)體器件。
背景技術(shù)：
近年來，已經(jīng)開發(fā)了各種電路被集成在同一個絕緣表面上的半導(dǎo)體，且已知鎖相環(huán)電路(以下稱為PLL電路)是一種產(chǎn)生同步于外加信號的任意頻率的時鐘的電路(以下稱為時鐘發(fā)生電路)。
PLL電路安裝有各種頻率的振蕩器，并將外加信號的相位與作為振蕩器輸出的反饋信號的相位進(jìn)行比較。PLL電路執(zhí)行負(fù)反饋控制，致使外加信號和反饋信號能夠保持信號之間的固定相位關(guān)系。這種控制操作所需的時間被稱為鎖定時間。
鎖定時間通常決定于PLL電路內(nèi)的環(huán)路濾波器的時間常數(shù)。若時間常數(shù)大(若截止頻率低)，則鎖定被執(zhí)行得慢，而若時間常數(shù)小(若截止頻率高)，則鎖定執(zhí)行得快。若鎖定時間短，在能夠在饋送信號之后的短時間內(nèi)執(zhí)行控制操作；但由于此操作在饋送的信號具有噪聲的情況下受到不利的影響，故難以保持穩(wěn)定的控制操作。盡管有上述情況，但已知PLL電路能夠與電路工作條件和制造條件的變化無關(guān)地縮短鎖定時間(例如參見專利文獻(xiàn)1日本專利公開No.2001-251186)。
然而，如圖17所示，常規(guī)的PLL電路具有相位檢測器1711、環(huán)路濾波器1712(以下稱為LF)、壓控振蕩器1713(以下稱為VCO)、以及分頻器1714，PLL電路將饋送信號的相位與輸入PLL電路且具有可變頻率的反饋信號(相當(dāng)于圖17中的INPUT)的相位進(jìn)行比較。然后，PLL電路執(zhí)行負(fù)反饋控制，致使饋送的信號和反饋信號能夠保持信號之間的固定相位關(guān)系。
在圖17中，相位檢測器1711對從外部輸入的信號Fs與從分頻器1714輸入的信號Fo/N之間的相位差進(jìn)行探測。借助于從饋自相位檢測器1711的信號中清除交流分量，環(huán)路濾波器1712產(chǎn)生信號Vin。壓控振蕩器1713根據(jù)從環(huán)路濾波器1712輸入的信號Vin而輸出信號Fo。分頻器1714將從壓控振蕩器1713輸入的信號Fo轉(zhuǎn)換成1/N(頻率除以N)，并輸出信號Fo/N。
在此情況下，由于PLL電路在信號Fs被接收的情況下將接收到的信號的相位與來自外部的具有可變頻率的信號Fs進(jìn)行了比較，故產(chǎn)生了穩(wěn)定和同步的時鐘。但在來自外部的具有可變頻率的信號Fs不被接收的情況下，PLL電路必須由從PLL電路本身輸出的時鐘來保持自由振蕩。
于是，當(dāng)受諸如電源中的變化之類的噪聲等污染時，自由振蕩就變得不穩(wěn)定，因而無法產(chǎn)生固定而穩(wěn)定的時鐘。因此，在不饋送來自外部的穩(wěn)定電源的情況下，時鐘頻率就在接收之后的傳輸過程中變化，這就導(dǎo)致通信失誤。
圖18示出了一個例子，其中，常規(guī)的PLL電路產(chǎn)生與接收的信號同步的時鐘。在此例子中，圖17中的相位檢測器1711是一種運行異或運算的電路，例如圖18A所示的異或電路(以下稱為XOR電路)。在圖18B中，data表示接收的信號，dclock(分割時鐘)表示分頻器1714的輸出，這是借助于反饋而被輸入到相位檢測器的信號，而clock表示VCO 1723的輸出。如圖18B所示，在接收的信號data中沒有輸入，即在長時間保持固定狀態(tài)(H電平或L電平)的情況下，PLL電路不執(zhí)行負(fù)反饋控制，而執(zhí)行自由振蕩。因此，當(dāng)PLL電路的輸出由于電源的噪聲等而變得不穩(wěn)定時，就出現(xiàn)時鐘被停止的問題。

發(fā)明內(nèi)容
考慮到上述問題，本發(fā)明的一個目的是提供一種解決上述問題的時鐘發(fā)生電路和一種半導(dǎo)體器件。
本發(fā)明的一個特點是一種時鐘發(fā)生電路，此時鐘發(fā)生電路具有包括PLL電路和振蕩電路的構(gòu)造，其中提供了開關(guān)，用來在PLL電路輸出部分到信號輸出部分的連接與振蕩電路到信號輸出部分的連接之間進(jìn)行轉(zhuǎn)換。
本發(fā)明的另一特點是一種時鐘發(fā)生電路，此時鐘發(fā)生電路具有包括PLL電路和振蕩電路的構(gòu)造，其中提供了開關(guān)，用來在待要輸入到PLL電路信號輸入部分的輸入信號與待要輸入到PLL電路的信號輸入部分的振蕩器電路的信號之間進(jìn)行轉(zhuǎn)換。
本發(fā)明的另一特點是一種時鐘發(fā)生電路，此時鐘發(fā)生電路具有包括PLL電路、振蕩電路、以及判定電路的構(gòu)造，其中，在信號輸入部分中，判定電路是一種判定從收到接收開始信號到收到接收終止信號的第一周期以及除了從收到接收開始信號到收到接收終止信號的周期之外的第二周期的電路；并提供了開關(guān)，用來在第一周期中選擇PLL電路到信號輸出部分的連接并在第二周期中選擇振蕩電路到信號輸出部分的連接。
本發(fā)明的另一特點是一種時鐘發(fā)生電路，此時鐘發(fā)生電路具有包括PLL電路、振蕩電路、以及判定電路的構(gòu)造，其中，在信號輸入部分中，判定電路是一種判定從由時鐘發(fā)生電路收到接收開始信號到收到接收終止信號的第一周期以及除了從收到接收開始信號到收到接收終止信號的周期之外的第二周期的電路；并提供了開關(guān)，用來選擇在第一周期中待要輸入到PLL電路信號輸入部分的輸入信號以及選擇在第二周期中待要輸入到PLL電路的信號輸入部分的振蕩電路信號。
在本發(fā)明中，PLL電路的結(jié)構(gòu)可以具有相位檢測器、環(huán)路濾波器、壓控振蕩器、以及分頻器。
在本發(fā)明中，PLL電路的結(jié)構(gòu)可以具有預(yù)定標(biāo)器或吞食計數(shù)器(swallow counter)。
在本發(fā)明中，振蕩電路可以是環(huán)形振蕩器。
本發(fā)明的一個特點是一種配備有天線并利用無線通信來發(fā)射和接收信號的半導(dǎo)體器件，此半導(dǎo)體器件的結(jié)構(gòu)包括整流電路、解調(diào)電路、以及時鐘發(fā)生電路，整流電路從由天線接收的信號產(chǎn)生驅(qū)動功率，解調(diào)電路對由天線接收的信號進(jìn)行解調(diào)，時鐘發(fā)生電路產(chǎn)生與解調(diào)信號同步的時鐘信號，其中，時鐘發(fā)生電路具有PLL電路和振蕩電路；并提供了開關(guān)，用來在PLL電路輸出部分到時鐘發(fā)生電路信號輸出部分的連接與振蕩電路到時鐘發(fā)生電路信號輸出部分的連接之間進(jìn)行轉(zhuǎn)換。
本發(fā)明的另一特點是一種配備有天線并利用無線通信來發(fā)射和接收信號的半導(dǎo)體器件，此半導(dǎo)體器件的結(jié)構(gòu)包括整流電路、解調(diào)電路、以及時鐘發(fā)生電路，整流電路從由天線接收的信號產(chǎn)生驅(qū)動功率，解調(diào)電路對由天線接收的信號進(jìn)行解調(diào)，時鐘發(fā)生電路產(chǎn)生與解調(diào)信號同步的時鐘信號，其中，時鐘發(fā)生電路具有PLL電路和振蕩電路；并提供了開關(guān)，用來在待要輸入到PLL電路信號輸入部分的時鐘發(fā)生電路的輸入信號與待要輸入到PLL電路的信號輸入部分的振蕩電路的信號之間進(jìn)行轉(zhuǎn)換。
本發(fā)明的另一特點是一種配備有天線并利用無線通信來發(fā)射和接收信號的半導(dǎo)體器件，此半導(dǎo)體器件的結(jié)構(gòu)包括整流電路、解調(diào)電路、以及時鐘發(fā)生電路，整流電路從由天線接收的信號產(chǎn)生驅(qū)動功率，解調(diào)電路對由天線接收的信號進(jìn)行解調(diào)，時鐘發(fā)生電路產(chǎn)生與解調(diào)信號同步的時鐘信號，其中，時鐘發(fā)生電路具有PLL電路、振蕩電路、以及判定電路；在信號輸入部分中，判定電路是一種判定從收到接收開始信號到收到接收終止信號的第一周期以及除了從收到接收開始信號到收到接收終止信號的周期之外的第二周期的電路；并提供了開關(guān)，用來在第一周期中選擇PLL電路到信號輸入部分的連接并在第二周期中選擇振蕩電路到信號輸入部分的連接。
本發(fā)明的另一特點是一種配備有天線并利用無線通信來發(fā)射和接收信號的半導(dǎo)體器件，此半導(dǎo)體器件的結(jié)構(gòu)包括整流電路、解調(diào)電路、以及時鐘發(fā)生電路，整流電路由天線接收的信號產(chǎn)生驅(qū)動功率，解調(diào)電路對天線接收的信號進(jìn)行解調(diào)，時鐘發(fā)生電路產(chǎn)生與解調(diào)信號同步的時鐘信號，其中，時鐘發(fā)生電路具有PLL電路、振蕩電路、以及判定電路；在信號輸入部分中，判定電路是一種判定從收到接收開始信號到收到接收終止信號的第一周期以及除了從收到接收開始信號到收到接收終止信號的周期之外的第二周期的電路；并提供了開關(guān)，用來選擇在第一周期中待要輸入到PLL電路信號輸入部分的時鐘發(fā)生電路的輸入信號以及選擇在第二周期中待要輸入到PLL電路的信號輸入部分的振蕩電路信號。
在本發(fā)明中，PLL電路的結(jié)構(gòu)可以具有相位檢測器、環(huán)路濾波器、壓控振蕩器、以及分頻器。
在本發(fā)明中，PLL電路的結(jié)構(gòu)可以具有預(yù)定標(biāo)器或吞食計數(shù)器。
在本發(fā)明中，振蕩電路可以是環(huán)形振蕩器。
根據(jù)本發(fā)明，能夠?qū)崿F(xiàn)一種電路，此電路由電源變化等所造成的噪聲污染很強(qiáng)，且即使在不存在接收信號的情況下，此電路也穩(wěn)定地產(chǎn)生時鐘。
此外，本發(fā)明提供了一種配備有這樣一種結(jié)構(gòu)的時鐘發(fā)生電路，在此結(jié)構(gòu)中，分別提供了用來產(chǎn)生用于對輸入信號進(jìn)行解調(diào)的時鐘的電路以及用來產(chǎn)生用于調(diào)制輸出信號的時鐘的電路。
要指出的是，在對輸出信號進(jìn)行調(diào)制的過程中，本發(fā)明可以具有這樣一種結(jié)構(gòu)，其中，雖然PLL電路中的相位檢測器介入了其中，但由于時鐘信號由振蕩電路產(chǎn)生，故不需要PLL電路中的相位檢測器。因此，PLL電路中時鐘的發(fā)生能夠被停止，從而能夠降低功耗。


在附圖中圖1解釋了本發(fā)明的實施方案模式1；圖2解釋了本發(fā)明的實施方案模式1；圖3解釋了本發(fā)明的實施方案模式1；圖4解釋了本發(fā)明的實施方案模式1；圖5解釋了本發(fā)明的實施方案模式1；圖6A和6B解釋了本發(fā)明的實施方案模式1；
圖7解釋了本發(fā)明的實施方案模式1；圖8解釋了本發(fā)明的實施方案模式1；圖9解釋了本發(fā)明的實施方案模式2；圖10解釋了本發(fā)明的實施方案1；圖11解釋了本發(fā)明的實施方案1；圖12A-12E解釋了本發(fā)明的實施方案1；圖13A和13B解釋了本發(fā)明的實施方案2；圖14A和14B解釋了本發(fā)明的實施方案2；圖15A和15B解釋了本發(fā)明的實施方案2；圖16A-16E解釋了本發(fā)明的實施方案3；圖17解釋了一種常規(guī)模式；圖18A和18B解釋了一種常規(guī)模式；圖19A-19C解釋了本發(fā)明的實施方案4；而圖20解釋了本發(fā)明的實施方案4。
具體實施例方式
下面參照附圖來解釋本發(fā)明的各個實施方案模式。但容易理解的是，對于本技術(shù)領(lǐng)域的熟練人員，各種改變的修正是顯而易見的。因此，除非這些改變和修正偏離了本發(fā)明的范圍，否則就應(yīng)該認(rèn)為這些改變和修正是包括在其中的。注意，在用來解釋各個實施方案模式的所有附圖中，用相同的參考號來表示具有相同功能的完全相同的部分，其詳細(xì)描述從略。
實施方案模式1圖1示出了根據(jù)本實施方案模式的時鐘發(fā)生電路。作為二種時鐘發(fā)生電路，此時鐘發(fā)生電路具有PLL電路115和振蕩電路116。PLL電路115具有相位檢測器111、環(huán)路濾波器112、壓控振蕩器113(以下也稱為VCO)、以及分頻器114。相位檢測器111對從外部輸入的信號Fs與從分頻器114輸入的信號Fo/N之間的相位差進(jìn)行探測。借助于從饋自相位檢測器111的信號中清除交流分量，環(huán)路濾波器112產(chǎn)生信號Vin。壓控振蕩器113根據(jù)從環(huán)路濾波器112輸入的信號Vin而輸出信號Fo。分頻器114將從壓控振蕩器113輸入的信號Fo轉(zhuǎn)換成1/N(頻率除以N)，并輸出信號Fo/N。開關(guān)118能夠轉(zhuǎn)換PLL電路115或振蕩電路116與時鐘發(fā)生電路的輸出OUT之間的連接。開關(guān)118由判定電路117控制，判定電路117判定輸入信號INPUT引起的轉(zhuǎn)換。
要指出的是，根據(jù)本實施方案模式的PLL電路具有壓控振蕩器113。相位檢測器111、環(huán)路濾波器112、以及分頻器114根據(jù)用途來適當(dāng)提供。
由于相位檢測器111在理論上被認(rèn)為是一種乘法器，故能夠用模擬相位檢測器(例如DBM(雙平衡混頻器))或數(shù)字相位檢測器(例如XOR、RD觸發(fā)器、或某種電流輸出類型)來代替。
同樣，只要能夠清除高頻分量，任何器件都可以被接受作為環(huán)路濾波器，并能夠用無源環(huán)路濾波器(例如低通濾波器或滯后-超前濾波器)或有源環(huán)路濾波器來代替。
分頻器將輸出頻率除以N；因此，當(dāng)分頻器被提供時，就能夠得到頻率為輸入信號頻率N倍高的Fo?；蛘?，若提供具有高的工作頻率的預(yù)定標(biāo)器(固定的分頻器)，則能夠得到高頻Fo。若可編程的分頻器被提供作為分頻器，則能夠得到任意頻率的Fo。
在本實施方案模式中，可以采用一種結(jié)構(gòu)，其中，用石英晶體振蕩器來輸入具有輸入頻率的Fs。利用配備有石英晶體振蕩器的結(jié)構(gòu)，具有精細(xì)波形的信號能夠被輸入作為輸入信號，因此，能夠得到精細(xì)的輸出波形?；蛘撸梢杂肔C諧振電路來輸入具有輸入頻率的Fs。借助于提供LC諧振電路，能夠縮小時鐘發(fā)生電路的尺寸，并例如能夠被安裝在RFID之類的標(biāo)簽上。
根據(jù)本實施方案模式的PLL電路可以具有其它的組成部分，例如可以具有吞食計數(shù)器等。例如，若采用配備有吞食計數(shù)器的結(jié)構(gòu)，則能夠得到具有任意頻率的Fo。
參照圖2來解釋相位檢測器111的單元電路201的結(jié)構(gòu)。單元電路201包括NOR電路202和晶體管203-208。此外，單元電路201具有二個輸入端子(在圖中由in1和in2表示)以及一個輸出端子(在圖中由out表示)。此單元電路201以如下方式工作。在將相同的信號分別輸入到輸入端子in1和輸入端子in2時，H電平信號從輸出端子out被輸出。在將不同的信號分別輸入到輸入端子in1和輸入端子in2時，L電平信號從輸出端子out被輸出。亦即，單元電路201對輸入到輸入端子in1的信號的相位與輸入到輸入端子in2的信號的相位進(jìn)行了比較，并根據(jù)此比較的結(jié)果而從輸出端子out輸出一個信號。要指出的是，單元電路201的結(jié)構(gòu)不局限于這種結(jié)構(gòu)，其它眾所周知的結(jié)構(gòu)也可以被使用。
接著，參照圖3來解釋包括在分頻器114中的單元電路301的結(jié)構(gòu)。單元電路301包括倒相電路302、NAND電路303-309、以及倒相電路310和311。單元電路301具有4個輸入端子(在圖中由in1、in2、in3、in4表示)以及二個輸出端子(在圖中由out1和out2表示)。此外，單元電路301包括3個鎖存器，分別由NAND電路304和305、NAND電路306和307、以及NAND電路308和309組成。當(dāng)設(shè)定信號從輸入端子in1被輸入、數(shù)據(jù)信號從輸入端子in2被輸入、時鐘信號從輸入端子in3被輸入、以及復(fù)位信號從輸入端子in4被輸入時，數(shù)據(jù)信號就從輸出端子out1被輸出，且數(shù)據(jù)信號從輸出端子out2被輸出。雖然上述結(jié)構(gòu)示出了設(shè)定/復(fù)位D觸發(fā)電路，但本發(fā)明不局限于這種結(jié)構(gòu)。例如，也可以采用JK觸發(fā)電路或T觸發(fā)電路。
接著，圖4示出了用于時鐘發(fā)生電路的振蕩電路116的一個例子。在振蕩電路401中，n溝道晶體管411和p溝道晶體管421被串聯(lián)連接，包括二個晶體管的柵被連接的倒相器結(jié)構(gòu)，并具有借助于將倒相器安置為一個單元而包括多個倒相器的結(jié)構(gòu)。在圖4中，振蕩電路401具有五級(5個單元)的結(jié)構(gòu)；但本發(fā)明不局限于此。至于多個倒相器，輸入和輸出被彼此連接，且末級輸出被連接到倒相器的第一級輸入端子，以便形成回路結(jié)構(gòu)。至于此回路中倒相器的數(shù)目，為了從振蕩電路振蕩信號，必須具有奇數(shù)個倒相器。
此外，圖5示出了壓控振蕩器113的輸出頻率F相對于輸入電壓Vin的特性。VCO輸出一個頻率對應(yīng)于輸入電壓Vin的F。若輸入電壓高，則VCO輸出一個頻率高的信號，而若輸入電壓低，則輸出一個頻率低的信號。
圖6示出了一個例子，其中，PLL電路產(chǎn)生通常與收到的信號同步的時鐘。此例子示出了圖1中的相位檢測器111是XOR的情況(見圖6A)。在圖6B中，data表示收到的信號，dclock表示分頻器114的輸出，這是借助于反饋而被輸入到相位檢測器111的信號，而clock表示壓控振蕩器113的輸出。在此例子中，分頻器114將頻率除以2(N＝2)。
在圖6中，在t1時刻，data的下降和clock的下降被同步(在本發(fā)明中，信號從H電平改變倒L電平被稱為下降)，且輸出正常的時鐘。
圖7示出了在用RFID標(biāo)準(zhǔn)設(shè)定組織EPCglobal定義的860-930MHz的一級標(biāo)簽所確定的邏輯值“0”被輸入作為data的情況下的PLL電路鎖定狀態(tài)。與圖6B不同，在t1時刻，收到的信號data的下降和PLL電路輸出的clock的上升沒有同時進(jìn)行，因而不同步。因此，XOR輸出高電壓Vin，致使壓控振蕩器113的輸出頻率變得更快。結(jié)果，data和clock在時間t2同步。
在圖7中，進(jìn)行data(低或高)的輸入；因此，借助于利用相位檢測器111進(jìn)行計算，能夠進(jìn)行負(fù)反饋。但在如上述圖18B那樣不進(jìn)行收到的信號data的輸入的情況下，或在長時間保持恒定狀態(tài)(高或低)的情況下，不進(jìn)行PLL電路的負(fù)反饋，這導(dǎo)致自由振蕩的狀態(tài)。因此，存在著當(dāng)狀態(tài)由于電源的噪聲等而變得不穩(wěn)定時時鐘被停止的情況或由于時鐘以一定寬度進(jìn)行輸出而無法進(jìn)行正常工作的情況。
接著，圖8示出了根據(jù)本實施方案模式的時鐘發(fā)生電路的工作流程，并將解釋本發(fā)明的時鐘發(fā)生電路的工作。
首先，接收開始信號被輸入在時鐘發(fā)生電路的輸入端子(A)。接著，開關(guān)118被時鐘發(fā)生電路中的判定電路117設(shè)置在PLL電路115側(cè)上，且PLL電路工作并產(chǎn)生時鐘(B)。然后，在時鐘發(fā)生電路中，當(dāng)接收終止信號被收到時(C)，開關(guān)118被判定電路117設(shè)置在振蕩電路116側(cè)上。然后，在時鐘發(fā)生電路中，振蕩電路輸出時鐘(D)。于是，即使在PLL電路115中進(jìn)行圖8中(B)那樣的不接收收到的信號的操作，借助于轉(zhuǎn)換到振蕩電路，本發(fā)明的時鐘發(fā)生電路也能夠進(jìn)行工作(圖8)。
要指出的是，在本說明書中，從被時鐘發(fā)生電路收到接收開始信號到收到接收終止信號的周期，被稱為第一周期。而且，除了從被時鐘發(fā)生電路收到接收開始信號到收到接收終止信號的周期之外的周期，被稱為第二周期。
在上述的圖8中，為了在第一周期內(nèi)從PLL電路產(chǎn)生的時鐘成為時鐘發(fā)生電路的輸出，開關(guān)118被轉(zhuǎn)換到與PLL電路連接。而且，為了在第二周期內(nèi)從振蕩電路產(chǎn)生的時鐘成為時鐘發(fā)生電路的輸出，開關(guān)118被轉(zhuǎn)換到與振蕩電路連接。
本實施方案模式的時鐘發(fā)生電路能夠借助于在第一周期與第二周期之間的PLL電路的時鐘輸出與振蕩電路的時鐘輸出之間進(jìn)行轉(zhuǎn)換而工作；因此，能夠?qū)崿F(xiàn)一種電路，此電路由電源變化等所造成的噪聲污染很強(qiáng)，且即使在不存在收到的信號的情況下，此電路也穩(wěn)定地產(chǎn)生時鐘。
要指出的是，本實施方案模式的時鐘發(fā)生電路是一種配備有這樣一種結(jié)構(gòu)的時鐘發(fā)生電路，在此結(jié)構(gòu)中，用來產(chǎn)生用于對第一周期內(nèi)輸入的信號進(jìn)行解調(diào)的時鐘的電路以及用來產(chǎn)生用于對第二周期內(nèi)要輸出的信號進(jìn)行調(diào)制的時鐘的電路，被分別提供。因此，即使當(dāng)輸入信號不被收到時，也能夠在對要輸出的信號進(jìn)行調(diào)制的過程中穩(wěn)定地產(chǎn)生時鐘。
要指出的是，本實施方案模式的時鐘發(fā)生電路可以具有這樣一種結(jié)構(gòu)，其中，雖然PLL電路中的相位檢測器介入了其中，但由于在第二周期中對要輸出的信號進(jìn)行調(diào)制的過程中，時鐘信號由振蕩電路產(chǎn)生，故不需要PLL電路中的相位檢測器。同時，不涉及到連接的PLL電路和振蕩電路之一可以被連接到GND電位。因此，PLL電路中時鐘的發(fā)生能夠被停止，從而能夠降低功耗。
要指出的是，本實施方案能夠與其它實施方案模式或?qū)嵤┓桨缸杂傻亟M合。
實施方案模式2圖9示出了根據(jù)本實施方案模式的時鐘發(fā)生電路。作為二種時鐘發(fā)生電路，此時鐘發(fā)生電路具有PLL電路915和振蕩電路916。PLL電路915具有相位檢測器911、環(huán)路濾波器(LF)912、壓控振蕩器(以下也稱為VCO)913、以及分頻器914。相位檢測器911對從外部輸入的信號Fs與從分頻器914輸入的信號Fo/N之間的相位差進(jìn)行探測。借助于從饋自相位檢測器911的信號中清除交流分量，環(huán)路濾波器912產(chǎn)生信號Vin。壓控振蕩器913根據(jù)從環(huán)路濾波器912輸入的信號Vin而輸出信號Fo。分頻器914將從壓控振蕩器913輸入的信號Fo轉(zhuǎn)換成1/N(頻率除以N)，并輸出信號Fo/N。利用開關(guān)918，PLL電路915和振蕩電路916能夠轉(zhuǎn)換輸入信號INPUT，并利用以此輸入信號INPUT判定轉(zhuǎn)換的判定電路917來進(jìn)行控制。
與實施方案模式1所示的圖1的差別在于開關(guān)被提供在輸入側(cè)上。
要指出的是，根據(jù)本實施方案模式的PLL電路具有壓控振蕩器913。相位檢測器911、環(huán)路濾波器912、以及分頻器914根據(jù)用途來適當(dāng)提供。
由于相位檢測器911在理論上被認(rèn)為是一種乘法器，故能夠用模擬相位檢測器(例如DBM(雙平衡混頻器))或數(shù)字相位檢測器(例如XOR、RD觸發(fā)器、或某種電流輸出類型)來代替。
同樣，只要能夠清除高頻分量，任何器件都可以被接受作為環(huán)路濾波器，并能夠用無源環(huán)路濾波器(例如低通濾波器或滯后-超前濾波器)或有源環(huán)路濾波器來代替。
分頻器將輸出頻率除以N；因此，當(dāng)分頻器被提供時，就能夠得到頻率為輸入信號頻率N倍高的Fo?；蛘?，若提供具有高工作頻率的預(yù)定標(biāo)器(固定的分頻器)，則能夠得到高頻Fo。若可編程的分頻器被提供作為分頻器，則能夠得到任意頻率的Fo。
在本實施方案模式中，可以采用一種結(jié)構(gòu)，其中，用石英晶體振蕩器來輸入具有輸入頻率的Fo。利用配備有石英晶體振蕩器的結(jié)構(gòu)，具有精細(xì)波形的信號能夠被輸入作為輸入信號，因此，能夠得到精細(xì)的輸出波形?；蛘撸梢杂肔C諧振電路來輸入具有輸入頻率的Fo。借助于提供LC諧振電路，能夠縮小時鐘發(fā)生電路的尺寸，并例如能夠被安裝在RFID之類的標(biāo)簽上。
根據(jù)本實施方案模式的PLL電路可以具有其它的組成部分，例如可以具有吞食計數(shù)器等。例如，若采用配備有吞食計數(shù)器的結(jié)構(gòu)，則能夠得到具有任意頻率的Fo。
要指出的是，相位檢測器911的結(jié)構(gòu)相似于實施方案模式1所示的圖2，故此處不再贅述。
要指出的是，分頻器914的的結(jié)構(gòu)相似于實施方案模式1所示的圖3，故此處不再贅述。
要指出的是，用于時鐘發(fā)生電路的振蕩電路916相似于實施方案模式1所示的圖4，故此處不再贅述。
要指出的是，壓控振蕩器913的具有輸出頻率的F相對于輸入電壓Vin的特性相似于實施方案模式1所示的圖5，故此處不再贅述。
要指出的是，以相同于實施方案模式1的方式，從時鐘發(fā)生電路收到接收開始信號到收到接收終止信號的周期被稱為第一周期。而且除了從時鐘發(fā)生電路收到接收開始信號到收到接收終止信號的周期之外的周期被稱為第二周期。
在上述圖8中，開關(guān)918在第一周期內(nèi)從PLL電路產(chǎn)生一個時鐘，且開關(guān)被轉(zhuǎn)換到與振蕩電路連接，以便使此時鐘成為時鐘發(fā)生電路的輸出。開關(guān)918在第二周期內(nèi)從振蕩電路產(chǎn)生一個時鐘，且開關(guān)被轉(zhuǎn)換到與振蕩電路連接，以便使此時鐘成為時鐘發(fā)生電路的輸出。
本實施方案模式的時鐘發(fā)生電路能夠借助于在第一周期與第二周期之間的PLL電路的時鐘輸出與振蕩電路的時鐘輸出之間進(jìn)行轉(zhuǎn)換而工作；因此，能夠?qū)崿F(xiàn)一種電路，此電路由電源變化等所造成的混合噪聲很強(qiáng)，且即使在不存在收到的信號的情況下，此電路也穩(wěn)定地產(chǎn)生時鐘。
要指出的是，本實施方案模式的時鐘發(fā)生電路是一種配備有這樣一種結(jié)構(gòu)的時鐘發(fā)生電路，在此結(jié)構(gòu)中，用來產(chǎn)生用于對第一周期內(nèi)輸入的信號進(jìn)行解調(diào)的時鐘的電路以及用來產(chǎn)生用于對第二周期內(nèi)被輸出的信號進(jìn)行調(diào)制的時鐘的電路，被分別提供。因此，即使當(dāng)輸入信號不被收到時，也能夠在對輸出的信號進(jìn)行調(diào)制的過程中穩(wěn)定地產(chǎn)生時鐘。
要指出的是，本實施方案能夠與其它實施方案模式或?qū)嵤┓桨缸杂傻亟M合。
實施方案1圖10是用無線通信發(fā)射和接收信號的一種半導(dǎo)體器件的結(jié)構(gòu)。半導(dǎo)體器件501具有與讀出器/寫入器裝置509進(jìn)行無線通信的功能。借助于用計算機(jī)控制或作為計算機(jī)終端，讀出器/寫入器裝置509被通信線連接，并具有與半導(dǎo)體器件501進(jìn)行數(shù)據(jù)通信的功能。此外，讀出器/寫入器裝置509可以具有這樣一種結(jié)構(gòu)，此結(jié)構(gòu)不依靠網(wǎng)絡(luò)而與半導(dǎo)體器件501進(jìn)行通信。
半導(dǎo)體器件501具有諧振電路502、電源電路503、時鐘發(fā)生電路504、解調(diào)電路505、控制電路506、存儲部分507、以及編碼和調(diào)制電路508。諧振電路502和電源電路503由模擬電路來形成，而控制電路506和存儲部分507由數(shù)字電路來形成。時鐘發(fā)生電路504、解調(diào)電路505、以及編碼和調(diào)制電路508具有模擬部分和數(shù)字部分。注意，可以用天線來代替諧振電路502。
借助于包括晶體管來形成這些電路。除了形成在單晶襯底中的MOS晶體管之外，可以用薄膜晶體管(TFT)來形成此晶體管。圖11示出了形成這些電路的晶體管的剖面圖。圖11示出了一個n溝道晶體管1201、一個n溝道晶體管1202、一個電容器元件1204、一個電阻元件1205、以及一個p溝道晶體管1203。各個晶體管配備有半導(dǎo)體層1305、絕緣層1308、以及柵電極1309。柵電極1309由第一導(dǎo)電層1303和第二導(dǎo)電層1302的疊層結(jié)構(gòu)形成。圖12A-12E是對應(yīng)于這些晶體管、電容器元件、以及電阻元件的俯視圖，可以一起參見圖11。
在圖11中，在n溝道晶體管1201中，連接到布線1304且形成源和漏區(qū)的雜質(zhì)區(qū)1306以及摻雜成雜質(zhì)濃度低于雜質(zhì)區(qū)1306的雜質(zhì)區(qū)1307，沿溝道長度方向(載流子流動的方向)被形成在半導(dǎo)體層1305中。雜質(zhì)區(qū)1307還被稱為輕摻雜漏(LDD)。當(dāng)n溝道晶體管1201被形成時，磷之類被加入到雜質(zhì)區(qū)1306和雜質(zhì)區(qū)1307作為賦予n型的雜質(zhì)。LDD被形成作為抑制熱電子退化即短溝道效應(yīng)的一種手段。
如圖12A所示，在n溝道晶體管1201的柵電極1309中，第一導(dǎo)電層1303被形成為擴(kuò)展到第二導(dǎo)電層1302的二側(cè)。在此情況下，第一導(dǎo)電層1303被形成為薄于第二導(dǎo)電層。第一導(dǎo)電層1303的厚度被形成為10-100kV的電場所加速的離子類能夠通過。雜質(zhì)區(qū)1307被形成為重疊柵電極1309的第一導(dǎo)電層1303。換言之，形成重疊柵電極1309的LDD區(qū)。在此結(jié)構(gòu)中，在柵電極1309內(nèi)，借助于用第二導(dǎo)電層1302作為掩模，通過第一導(dǎo)電層1303而加入具有一種導(dǎo)電類型的雜質(zhì)，雜質(zhì)區(qū)1307以自對準(zhǔn)的方式被形成。換言之，重疊柵電極的LDD以自對準(zhǔn)的方式被形成。
在溝道形成區(qū)二側(cè)上具有LDD的晶體管，可以被應(yīng)用于圖10中電源電路503的用于整流的TFT或構(gòu)成用于邏輯電路的傳輸門(也稱為模擬開關(guān))的晶體管。在這些TFT中，正電壓或負(fù)電壓被施加到源電極和漏電極；因此，LDD被優(yōu)選提供在溝道形成區(qū)的二側(cè)上。
在圖11中，在n溝道晶體管1202中，形成源區(qū)和漏區(qū)并被連接到布線1304的雜質(zhì)區(qū)1306以及摻雜成雜質(zhì)濃度低于雜質(zhì)區(qū)1306的雜質(zhì)區(qū)1307，被形成在半導(dǎo)體層1305中。雜質(zhì)區(qū)1307被提供成與溝道形成區(qū)一側(cè)上的雜質(zhì)區(qū)1306相接觸。如圖12B所示，在n溝道晶體管1202的柵電極1309中，第一導(dǎo)電層1303被形成為擴(kuò)展到第二導(dǎo)電層1302的一側(cè)。而且，在此情況下，借助于用第二導(dǎo)電層1302作為掩模，通過第一導(dǎo)電層1303而加入具有一種導(dǎo)電類型的雜質(zhì)，LDD能夠以自對準(zhǔn)的方式被形成。
在溝道形成區(qū)一側(cè)上具有LDD的晶體管，可以被應(yīng)用于僅僅正電壓或負(fù)電壓被施加到其源電極與漏電極之間的晶體管。具體地說，此晶體管可以被應(yīng)用于構(gòu)成諸如倒相電路、NAND電路、NOR電路、或鎖存電路之類的邏輯門的晶體管或者構(gòu)成諸如讀出放大器、恒壓發(fā)生電路、或VCO之類的模擬電路的晶體管。
在圖11中，電容器元件1204被形成為柵絕緣層1308被插入在第一導(dǎo)電層1303與半導(dǎo)體層1305之間。構(gòu)成電容器元件1204的半導(dǎo)體層1305配備有雜質(zhì)區(qū)1310和雜質(zhì)區(qū)1311。雜質(zhì)區(qū)1311被形成在半導(dǎo)體層1305中重疊第一導(dǎo)電層1303的位置。而且，雜質(zhì)區(qū)1310被連接到布線1304。具有一種導(dǎo)電類型的雜質(zhì)可以通過第一導(dǎo)電層1303被加入到雜質(zhì)區(qū)1311；因此，包含在雜質(zhì)區(qū)1310和雜質(zhì)區(qū)1311中的雜質(zhì)濃度可以是彼此相同或不同。在任何一種情況下，半導(dǎo)體層1305被形成為用作電容器元件1204中的一個電極；因此，優(yōu)選加入具有一種導(dǎo)電類型的雜質(zhì)，以便降低電阻。此外，如圖12C所示，利用第二導(dǎo)電層1302作為輔助電極，第一導(dǎo)電層1303能夠足以被形成為用作電極。于是，采用其中組合第一導(dǎo)電層1303和第二導(dǎo)電層1302的復(fù)合電極結(jié)構(gòu)，就能夠以自對準(zhǔn)方式形成電容器元件1204。
電容器元件被用作包括在圖10中電源電路503內(nèi)的存儲電容器或包括在振蕩電路502內(nèi)的諧振電容器。特別是因為正電壓和負(fù)電壓被施加在電容器元件的二個端子之間，故無論施加在二個端子之間的電壓是正還是負(fù)，諧振電容器都必須用作電容器。
在圖11中，電阻元件1205由第一導(dǎo)電層1303組成。第一導(dǎo)電層1303被形成為具有大約30-150nm的厚度；因此，借助于設(shè)定其寬度或長度，能夠形成電阻元件。
電阻元件被用作包括在圖10中調(diào)制電路內(nèi)的電阻負(fù)載。此外，存在著電阻元件在用VCO等對電流進(jìn)行控制過程中被用作負(fù)載的情況?？梢杂冒邼舛入s質(zhì)元素的半導(dǎo)體層或薄的金屬層來形成電阻元件。由于金屬層的電阻值決定于厚度和膜的質(zhì)量，因而變化小，而半導(dǎo)體層的電阻值依賴于厚度、膜質(zhì)量、雜質(zhì)濃度、激活率等，故金屬層是優(yōu)選的。
在圖11中，p溝道晶體管1203配備有半導(dǎo)體層1305中的雜質(zhì)區(qū)1312。雜質(zhì)區(qū)1312構(gòu)成連接到布線1304的源區(qū)和漏區(qū)。柵電極1309具有其中第一導(dǎo)電層1303與第二導(dǎo)電層1302重疊的結(jié)構(gòu)。p溝道晶體管1203是一種具有單一漏結(jié)構(gòu)而不提供LDD的晶體管。在形成p溝道晶體管1203的情況下，硼之類被加入到雜質(zhì)區(qū)1312作為賦予p型的雜質(zhì)。另一方面，若磷被加入到雜質(zhì)區(qū)1312，則能夠形成具有單一漏結(jié)構(gòu)的n溝道晶體管。
對于半導(dǎo)體層1305和柵絕緣層1308之一或二者，可以用微波進(jìn)行激發(fā)，并可以利用電子溫度為2eV或以下、離子能量為5eV或以下、電子密度約為每立方厘米1011-1013的高密度等離子體處理，來進(jìn)行氧化或氮化處理。此時，用300-450℃的襯底溫度和氧化氣氛(O2、N2O之類)或氮化氣氛(N2、NH3之類)來進(jìn)行處理，從而得到其中抑制了等離子體損傷的厚度均勻的精細(xì)絕緣膜。換言之，能夠抑制帶電缺陷的產(chǎn)生和晶體管閾值電壓的變化。
利用這種使用高密度等離子體的處理，厚度為1-20nm，優(yōu)選為5-10nm的絕緣層1308被形成在半導(dǎo)體層1305上。這種情況下的反應(yīng)是固相反應(yīng)；因此，能夠大幅度降低絕緣膜與半導(dǎo)體膜之間的界面態(tài)密度。利用如上所述的高密度等離子體處理，半導(dǎo)體膜(結(jié)晶硅或多晶硅)被直接氧化(或氮化)；因此，能夠使待要形成的絕緣膜的厚度變化小。此外，氧化不強(qiáng)烈地進(jìn)行到結(jié)晶硅的晶粒邊界；因此，能夠得到非常有利的狀態(tài)。換言之，借助于用此處所示的高密度等離子體處理對半導(dǎo)體膜的表面進(jìn)行固相氧化，能夠形成具有有利的均勻性和低的界面態(tài)密度的絕緣膜，而無須在晶粒邊界中特別進(jìn)行氧化反應(yīng)。
僅僅用高密度等離子體處理所形成的絕緣膜可以被用作絕緣層1308，或者可以用利用等離子體或熱反應(yīng)的CVD方法，將諸如氧化硅、氮氧化硅、或氮化硅之類的絕緣膜淀積在其上成為疊層。在任何一種情況下，就借助于將用高密度等離子體所形成的絕緣膜包括在部分或整個柵絕緣膜中而形成的晶體管而言，能夠使特性的變化小。
在晶體管于3V或以下的電壓被驅(qū)動的情況下，用此等離子體處理氧化或氮化的絕緣層被優(yōu)選用作柵絕緣層1308。在晶體管于3V或以上的電壓被驅(qū)動的情況下，可以借助于組合用此等離子體處理形成在半導(dǎo)體層1305表面上的絕緣層和用CVD方法(等離子體CVD方法或熱CVD方法)淀積的絕緣層，來形成柵絕緣層1308。以同樣的方式，此絕緣層可以被用作電容器元件1204的介質(zhì)層。在此情況下，用此等離子體處理形成的絕緣層被形成為精細(xì)的具有1-10nm的厚度；因此，能夠形成具有大電容的電容器元件。
要指出的是，可以組合在半導(dǎo)體層1305中伴隨半導(dǎo)體層熱處理的晶化方法和進(jìn)行以10MHz或以上的頻率而振蕩的連續(xù)波激光或激光束的輻照的晶化方法。在任何一種情況下，利用以10MHz或以上的頻率而振蕩的連續(xù)波激光或激光束的輻照，晶化半導(dǎo)體膜的表面能夠被整平。因此，柵絕緣膜能夠被減薄，這有助于提高柵絕緣膜的承受壓力。
而且，借助于對待要晶化的半導(dǎo)體膜沿一個方向進(jìn)行掃描，同時進(jìn)行以10MHz或以上頻率振蕩的連續(xù)波激光或激光束的輻照而得到的半導(dǎo)體層1305，具有晶體沿激光束掃描方向生長的性質(zhì)。借助于將掃描方向設(shè)定為溝道長度方向(當(dāng)形成溝道形成區(qū)時，載流子流動的方向)而安排晶體管，并組合柵絕緣層，能夠得到特性變化小以及高電子場效應(yīng)遷移率的晶體管(TFT)。
如參照圖11和12A-12E所解釋的那樣，借助于組合各具有不同厚度的各個導(dǎo)電層，能夠形成具有各種結(jié)構(gòu)的元件。利用其中安置了具有降低光強(qiáng)度的功能并由衍射光柵圖形或半透明模組成的輔助圖形的光掩?；蚰０澹軌蛐纬善渲袃H僅形成第一導(dǎo)電層的區(qū)域以及其中層疊第一導(dǎo)電層和第二導(dǎo)電層的區(qū)域。換言之，在光刻步驟中，借助于在光抗蝕劑被曝光的情況下調(diào)節(jié)光掩模的透光量，待要顯影的抗蝕劑掩模的厚度有差別。在此情況下，借助于為光掩模或模板提供分辨率限或以下的窄縫，能夠形成復(fù)雜形狀的抗蝕劑。而且，借助于在顯影之后于大約200℃下進(jìn)行烘焙，由光抗蝕劑材料組成的掩模圖形可以被形變。
而且，利用其中設(shè)定了具有降低光強(qiáng)度的功能并由衍射光柵圖形或半透明模組成的輔助圖形的光掩?；蚰０?，能夠相繼形成其中僅僅形成第一導(dǎo)電層的區(qū)域以及其中層疊第一導(dǎo)電層和第二導(dǎo)電層的區(qū)域。如圖12A所示，其中僅僅形成第一導(dǎo)電層的區(qū)域能夠被選擇性地形成在半導(dǎo)體層上。這種區(qū)域在半導(dǎo)體層上是有效的；但在此區(qū)域之外的區(qū)域(連接到柵電極的布線區(qū))內(nèi)不需要此區(qū)域。利用此光掩?；蚰０?reticle)，不必在布線部分內(nèi)形成僅僅有第一導(dǎo)電層的區(qū)域；因此，能夠顯著地提高布線密度。
在圖11和圖12A-12E的情況下，第一導(dǎo)電層由諸如鎢(W)、鉻(Cr)、鉭(Ta)、氮化鉭(TaN)、或鉬(Mo)之類的難熔金屬；或包含難熔金屬作為其主要成分的合金或化合物組成，厚度為30-50nm。第二導(dǎo)電層由諸如鎢(W)、鉻(Cr)、鉭(Ta)、氮化鉭(TaN)、或鉬(Mo)之類的難熔金屬；或包含難熔金屬作為其主要成分的合金或化合物組成，厚度為300-600nm。例如，第一導(dǎo)電層和第二導(dǎo)電層由不同的導(dǎo)電材料組成，以便在稍后要進(jìn)行的腐蝕步驟中產(chǎn)生腐蝕速率的差別。作為一個粒子，TaN可以被用于第一導(dǎo)電層，而鎢膜可以被用于第二導(dǎo)電層。
本實施方案示出了，利用其中設(shè)定了具有降低光強(qiáng)度的功能并由衍射光柵圖形或半透明模組成的輔助圖形的光掩模或模板，各具有不同電極結(jié)構(gòu)、電容器元件、以及電阻元件的晶體管能夠被制造成彼此有差別。據(jù)此，能夠形成并集成具有不同模式的元件而不增加步驟數(shù)目。
要指出的是，本實施方案能夠與其它實施方案模式或?qū)嵤┓桨缸杂傻亟M合。
實施方案2參照圖13A和13B、14A和14B、以及15A和15B，來解釋形成靜態(tài)RAM(SRAM)作為構(gòu)成圖10所示半導(dǎo)體器件的元件的一個例子。
圖13A所示半導(dǎo)體層10和11優(yōu)選由硅或包含硅作為其組分的結(jié)晶半導(dǎo)體組成。例如，采用了借助于用激光退火之類對硅膜進(jìn)行晶化而形成的多晶硅、單晶硅之類。此外，也可以采用顯示半導(dǎo)體特性的金屬氧化物半導(dǎo)體、非晶硅、或有機(jī)半導(dǎo)體。
在任何一種情況下，首先形成的半導(dǎo)體層被形成在具有絕緣表面的襯底的整個表面上或部分表面(面積大于被證實為晶體管半導(dǎo)體區(qū)的區(qū)域)上。然后，用光刻方法將掩模圖形形成在半導(dǎo)體層上。然后，利用掩模圖形對半導(dǎo)體層進(jìn)行腐蝕，以便形成包括TFT的源區(qū)和漏區(qū)以及溝道形成區(qū)的具有特殊形狀的小島狀半導(dǎo)體層10和11。考慮到布局的適當(dāng)性來確定半導(dǎo)體層10和11。
用來形成圖13A所示半導(dǎo)體層10和11的光掩模配備有圖13B所示的掩模圖形2000。基于用于光刻步驟的抗蝕劑是正型還是負(fù)型，此掩模圖形2000是不同的。在采用正型抗蝕劑的情況下，圖13B所示的掩模圖形2000被制作成遮光部分。掩模圖形2000具有其中消除了多邊形的頂角部分的形狀。角落B的內(nèi)側(cè)具有其角落部分以多個角度被彎曲以便不成直角的形狀。在光掩模的這種圖形中，消除了角落部分的角部。
圖13B所示的掩模圖形2000的形狀被反映在圖13A所示的半導(dǎo)體層10和11中。在此情況下，雖然相似于掩模圖形2000的形狀可以被轉(zhuǎn)移，但可以進(jìn)行轉(zhuǎn)移使掩模圖形2000的角落部分被進(jìn)一步倒圓。換言之，可以提供其中圖形形狀比掩模圖形2000更圓滑的倒圓部分。
至少在部分絕緣層中包括氧化硅或氮化硅的絕緣層，被形成在半導(dǎo)體層10和11上。形成此絕緣層的目的之一是柵絕緣層。然后，如圖14A所示，形成柵布線12、13、14，以便部分地重疊半導(dǎo)體層。柵布線12對應(yīng)于半導(dǎo)體層10被形成，柵布線13對應(yīng)于半導(dǎo)體層10和11被形成，且柵布線14對應(yīng)于半導(dǎo)體層10和11被形成。金屬層或具有高導(dǎo)電性的半導(dǎo)體層被形成作為柵布線，并用光刻方法將其形狀再形成在絕緣層上。
用圖14B所示的掩模圖形2100來提供光掩模。在此掩模圖形2100中，掩模圖形角落部分的角部被消除的長度為布線線寬的1/2或以下和1/5或以上。圖14B所示的掩模圖形2100的形狀被反映在圖14A所示的柵布線12、13、14中。在此情況下，雖然相似于掩模圖形2100的形狀可以被轉(zhuǎn)移，但可以進(jìn)行轉(zhuǎn)移使掩模圖形2100的角落部分被進(jìn)一步倒圓。換言之，可以為柵布線12、13、14提供其中圖形形狀比掩模圖形2100更圓滑的倒圓部分。柵布線12、13、14角落部分的外側(cè)具有能夠抑制由采用等離子體的干法腐蝕中的反常放電產(chǎn)生細(xì)小粉末的作用。角落部分的內(nèi)側(cè)具有即使細(xì)小粉末附著到襯底也能夠?qū)⒓?xì)小粉末清洗掉而不在布線圖形的角部遺留清洗液的清潔作用。
層間絕緣層是接著柵布線12、13、14形成的層。層間絕緣層由諸如氧化硅之類的無機(jī)絕緣材料或采用聚酰亞胺、丙烯酸樹脂之類的有機(jī)絕緣材料組成。諸如氮化硅或氧氮化硅的絕緣層可以被插入在此層間絕緣層與柵布線12、13、14之間。而且，諸如氮化硅或氧氮化硅的絕緣層還可以被提供在層間絕緣層上。根據(jù)此絕緣層，能夠防止半導(dǎo)體層和柵絕緣層被諸如對TFT不利的外來金屬或潮氣之類的雜質(zhì)沾污。
在層間絕緣層中，于預(yù)定位置處形成窗口。例如，對應(yīng)于下方層中的柵布線或半導(dǎo)體層提供窗口。用光刻方法來形成掩模圖形，并用腐蝕工藝，將由金屬或金屬化合物組成的單層或多層所形成的布線層形成在預(yù)定的圖形中。因此，如圖15A所示，布線15-20被形成為部分地重疊半導(dǎo)體層。此布線連接特定的元件。由于布局的限制，此布線不用直線，而用包括彎曲部分的線來連接特定的元件。此外，布線的寬度在接觸部分或其它區(qū)域內(nèi)被改變。在接觸孔的尺寸相同于或大于布線寬度的部分內(nèi)，接觸部分的布線寬度被加寬。
用圖15B所示的掩模圖形2200來提供用來形成布線15-20的光掩模。同樣在此情況下，在彎曲成L形的布線的角落部分，分別消除了角落部分的角部，致使直角三角形的邊長為10微米或以下或者布線線寬的1/2或以下和1/5或以上。因此，布線的角落部分被形成為具有倒角圖形。換言之，使角落部分中布線層的外圍從上方看被形成為曲線。具體地說，對應(yīng)于由插入角落部分且彼此垂直的二個第一直線以及與此二個第一直線成大約45度的第二直線所形成的等邊直角三角形的部分布線層被消除，致使角落部分的外圍邊沿被倒圓。當(dāng)完成消除時，二個鈍角部分就被新形成在布線層中。借助于適當(dāng)進(jìn)行掩模設(shè)計和設(shè)定腐蝕條件，此布線層被擇優(yōu)腐蝕，致使與第一直線和第二直線二者相接觸的曲線被形成在各個鈍角部分中。要指出的是，使等邊直角三角形的彼此相等的二個邊的長度成為布線寬度的1/5或以上和1/2或以下。角落部分的內(nèi)側(cè)外圍也被形成為沿角落部分外側(cè)外圍被倒圓。在這種布線形狀中，能夠抑制由于采用等離子體的干法腐蝕過程中的反常放電而產(chǎn)生細(xì)小的粉末。在襯底的清潔過程中，即使細(xì)小粉末附著到襯底，也有可能清洗掉這些細(xì)小粉末而不在布線圖形的角落部分內(nèi)遺留清洗液。結(jié)果就有能夠改善成品率的作用。當(dāng)許多平行的布線被提供在襯底上時，能夠容易地清洗掉附著到襯底的細(xì)小粉末，也是有優(yōu)點的。此外，布線的角落部分被倒圓，因而能夠期望導(dǎo)電。
在圖15A中，形成了n溝道晶體管21-24以及p溝道晶體管25和26。倒相器27和28分別包括n溝道晶體管23和p溝道晶體管25以及n溝道晶體管24和p溝道晶體管26。包括這6個晶體管的電路構(gòu)成了SRAM。在這些晶體管的上部，可以形成由氮化硅、氧化硅之類組成的絕緣層。
要指出的是，本實施方案能夠與其它實施方案模式或?qū)嵤┓桨缸杂傻亟M合。
實施方案3實施方案1和2所述的半導(dǎo)體器件300能夠無線發(fā)射和接收數(shù)據(jù)，因而能夠被應(yīng)用于各種用途。例如，此半導(dǎo)體器件能夠被固定或埋置在鈔票、硬幣、證卷、票據(jù)、文件(例如圖16A所示的駕駛執(zhí)照、居住證等)、書籍、包裝容器(例如圖16B所示的包裝紙、瓶子等)、記錄媒質(zhì)(例如圖16C所示的DVD-R、錄象帶等)、運輸工具(例如圖16D所示的自行車等)、個人裝飾品和配件(圖16E所示的鞋、眼鏡等)、食品雜貨、服裝、日用品、電子裝置(例如液晶顯示器件、EL顯示器件、電視機(jī)、便攜式終端等)等中。例如，當(dāng)應(yīng)用于鈔票、硬幣、文件等時，此半導(dǎo)體器件被固定到其表面或埋置在其中。當(dāng)應(yīng)用于書籍時，此半導(dǎo)體器件被固定到封面紙張或埋置在其中。當(dāng)應(yīng)用于包裝容器時，此半導(dǎo)體器件被固定到組成包裝容器的有機(jī)樹脂或埋置在其中。而且，若借助于在包括于半導(dǎo)體器件中的存儲電路中提供ID號碼而將半導(dǎo)體器件制作成具有識別功能，則能夠進(jìn)一步擴(kuò)大此半導(dǎo)體器件的應(yīng)用范圍。例如，借助于將此半導(dǎo)體器件應(yīng)用于貨物管理系統(tǒng)、鑒定系統(tǒng)、流通系統(tǒng)等，能夠得到該系統(tǒng)的高功能、多功能、以及高附加值。
要指出的是，本實施方案能夠與其它實施方案模式或?qū)嵤┓桨缸杂傻亟M合。
實施方案4在本實施方案中，將描述采用配備有實施方案3所述半導(dǎo)體器件的產(chǎn)品的商務(wù)模式。
參照圖19A-19C來描述本實施方案的具體概況。收容在錄象帶等中的書籍、文件、圖象作品等，被列舉作為配備有此半導(dǎo)體器件的具體產(chǎn)品。圖19A-19C中的產(chǎn)品1900是按卷、號、或段落順序公布的，或者需要按特殊順序來顯示的一組產(chǎn)品。
首先，如圖19A所示，半導(dǎo)體器件1901分別被固定到產(chǎn)品1900。此半導(dǎo)體器件1901可以在發(fā)貨之前預(yù)先被固定在產(chǎn)品中或被埋置。有關(guān)產(chǎn)品1900的信息可以在發(fā)貨之前預(yù)先輸入，或可以重寫使用。
然后，用讀出器/寫入器1902(以下成為R/W)對產(chǎn)品進(jìn)行掃描，從而讀取產(chǎn)品1900的位置信息(也成為顯示數(shù)據(jù))。此時，安置產(chǎn)品的方法不受特殊的限制，只要能夠讀取位置信息即可。在此情況下，可以進(jìn)行設(shè)計，使半導(dǎo)體器件的天線的方向性在用R/W讀取信息時不受限制。
在本實施方案中，雖然假定要解釋借助于將產(chǎn)品安置在架子上來進(jìn)行顯示的情況，但要指出的是，本發(fā)明不局限于此。只要產(chǎn)品上的信息被讀取，任何狀態(tài)都是可以接受的，產(chǎn)品可以無序地安置或可以被堆摞起來。
然后，如圖19B所示，由R/W 1902讀出的產(chǎn)品1900的位置信息被輸入在計算機(jī)1903中。R/W 1902和計算機(jī)1903可以以無線通信連接或以有線通信連接。由R/W 1902讀出的產(chǎn)品1900的位置信息被顯示在計算機(jī)1903的顯示部分上。被顯示的信息通過信息處理器被連接到數(shù)據(jù)庫，從而顯示與產(chǎn)品上的信息例如產(chǎn)品的庫存狀態(tài)或出租信息對比的信息。當(dāng)在產(chǎn)品序號中有缺號時，優(yōu)選要顯示此信息。
顯然，本發(fā)明不特別局限于借助與計算機(jī)進(jìn)行信息通信而在計算機(jī)的顯示部分上進(jìn)行顯示。例如，信息可以被顯示在為R/W提供的顯示部分上，或在產(chǎn)品上的信息預(yù)先被輸入在提供于R/W內(nèi)部的存儲器部分的情況下，用產(chǎn)品上的信息例如庫存狀態(tài)或出租信息驗證的信息，可以在產(chǎn)品上的信息被讀出的同時被顯示。
然后，如圖19C所示，被顯示的一組產(chǎn)品被手工排列。此時，可以用機(jī)器等來進(jìn)行產(chǎn)品的順序排列。在此情況下，也可以用機(jī)器來進(jìn)行R/W的讀出和計算機(jī)與數(shù)據(jù)庫的連接。
接著，用圖20所示的流程圖來解釋圖19A-19C所示的產(chǎn)品管理和驗證。
首先，進(jìn)行將半導(dǎo)體器件固定到產(chǎn)品的步驟(S01)。然后，進(jìn)行在為半導(dǎo)體器件提供的存儲器中寫入有關(guān)產(chǎn)品的信息的步驟(S02)。此處，有關(guān)產(chǎn)品的信息被寫入所有的半導(dǎo)體器件。
然后，用R/W進(jìn)行讀取有關(guān)顯示在架子中的產(chǎn)品的信息的步驟(S03)。然后，用顯示器進(jìn)行驗證產(chǎn)品序號和缺號的步驟(S04)。如上所述，可以用R/W來驗證產(chǎn)品的位置信息，或者可以借助于將數(shù)據(jù)傳送到計算機(jī)以便從數(shù)據(jù)庫等讀取其它信息而驗證信息。
然后，進(jìn)行手工排列被顯示的一組產(chǎn)品的步驟(S05)。此時，如上所述，可以用機(jī)器等來進(jìn)行產(chǎn)品順序的排列。
要指出的是，本實施方案可以與其它實施方案模式或?qū)嵤┓桨缸杂傻亟M合。
本申請基于2005年5月30日在日本專利局提交的日本專利申請No.2005-158220，其整個內(nèi)容在此處被列為參考。
權(quán)利要求
1.一種時鐘發(fā)生電路，包括PLL電路；以及振蕩電路，其中提供了開關(guān)，用來在PLL電路輸出部分到信號輸出部分的連接與振蕩電路到信號輸出部分的連接之間進(jìn)行轉(zhuǎn)換。
2.一種時鐘發(fā)生電路，包括PLL電路；以及振蕩電路，其中提供了開關(guān)，用來在待要輸入到PLL電路信號輸入部分的輸入信號與待要輸入到PLL電路信號輸入部分的振蕩電路信號之間進(jìn)行轉(zhuǎn)換。
3.一種時鐘發(fā)生電路，包括PLL電路；振蕩電路；以及判定電路，其中，在信號輸入部分中，判定電路是判定從收到接收開始信號到收到接收終止信號的第一周期以及除了從收到接收開始信號到收到接收終止信號的周期之外的第二周期的電路，且其中提供了開關(guān)，用來在第一周期中選擇PLL電路到信號輸出部分的連接并在第二周期中選擇振蕩電路到信號輸出部分的連接。
4.一種時鐘發(fā)生電路，包括PLL電路；振蕩電路；以及判定電路，其中，在信號輸入部分中，判定電路是判定從由時鐘發(fā)生電路收到接收開始信號到收到接收終止信號的第一周期以及除了從收到接收開始信號到收到接收終止信號的周期之外的第二周期的電路，且其中提供了開關(guān)，用來在第一周期中選擇待要輸入到PLL電路信號輸入部分的輸入信號以及在第二周期中選擇待要輸入到PLL電路的信號輸入部分的振蕩電路信號。
5.根據(jù)權(quán)利要求1的時鐘發(fā)生電路，其中，所述PLL電路包含相位檢測器、環(huán)路濾波器、壓控振蕩器、以及分頻器。
6.根據(jù)權(quán)利要求2的時鐘發(fā)生電路，其中，所述PLL電路包含相位檢測器、環(huán)路濾波器、壓控振蕩器、以及分頻器。
7.根據(jù)權(quán)利要求3的時鐘發(fā)生電路，其中，所述PLL電路包含相位檢測器、環(huán)路濾波器、壓控振蕩器、以及分頻器。
8.根據(jù)權(quán)利要求4的時鐘發(fā)生電路，其中，所述PLL電路包含相位檢測器、環(huán)路濾波器、壓控振蕩器、以及分頻器。
9.根據(jù)權(quán)利要求1的時鐘發(fā)生電路，其中，所述PLL電路包含預(yù)定標(biāo)器或吞食計數(shù)器。
10.根據(jù)權(quán)利要求2的時鐘發(fā)生電路，其中，所述PLL電路包含預(yù)定標(biāo)器或吞食計數(shù)器。
11.根據(jù)權(quán)利要求3的時鐘發(fā)生電路，其中，所述PLL電路包含預(yù)定標(biāo)器或吞食計數(shù)器。
12.根據(jù)權(quán)利要求4的時鐘發(fā)生電路，其中，所述PLL電路包含預(yù)定標(biāo)器或吞食計數(shù)器。
13.根據(jù)權(quán)利要求1的時鐘發(fā)生電路，其中，所述振蕩電路是環(huán)形振蕩器。
14.根據(jù)權(quán)利要求2的時鐘發(fā)生電路，其中，所述振蕩電路是環(huán)形振蕩器。
15.根據(jù)權(quán)利要求3的時鐘發(fā)生電路，其中，所述振蕩電路是環(huán)形振蕩器。
16.根據(jù)權(quán)利要求4的時鐘發(fā)生電路，其中，所述振蕩電路是環(huán)形振蕩器。
17.一種半導(dǎo)體器件，包括天線；工作時連接到天線的解調(diào)電路；工作時連接到解調(diào)電路的時鐘發(fā)生電路；以及工作時連接到天線的調(diào)制電路，其中，時鐘發(fā)生電路包含PLL電路和振蕩電路，且其中提供了開關(guān)，用來在PLL電路輸出部分到信號輸出部分的連接與振蕩電路到信號輸出部分的連接之間進(jìn)行轉(zhuǎn)換。
18.一種半導(dǎo)體器件，包括天線；工作時連接到天線的解調(diào)電路；工作時連接到解調(diào)電路的時鐘發(fā)生電路；以及工作時連接到天線的調(diào)制電路，其中，時鐘發(fā)生電路包含PLL電路和振蕩電路，且其中提供了開關(guān)，用來在待要輸入到PLL電路信號輸入部分的輸入信號與待要輸入到PLL電路的信號輸入部分的振蕩電路的信號之間進(jìn)行轉(zhuǎn)換。
19.一種半導(dǎo)體器件，包括天線；工作時連接到天線的解調(diào)電路；工作時連接到解調(diào)電路的時鐘發(fā)生電路；以及工作時連接到天線的調(diào)制電路，其中，時鐘發(fā)生電路包含PLL電路、振蕩電路、以及判定電路，其中，在信號輸入部分中，判定電路是判定從收到接收開始信號到收到接收終止信號的第一周期以及除了從收到接收開始信號到收到接收終止信號的周期之外的第二周期的電路，且其中提供了開關(guān)，用來在第一周期中選擇PLL電路到信號輸出部分的連接并在第二周期中選擇振蕩電路到信號輸出部分的連接。
20.一種半導(dǎo)體器件，包括天線；工作時連接到天線的解調(diào)電路；工作時連接到解調(diào)電路的時鐘發(fā)生電路；以及工作時連接到天線的調(diào)制電路，其中，時鐘發(fā)生電路包含PLL電路、振蕩電路、以及判定電路，其中，在信號輸入部分中，判定電路是判定從由時鐘發(fā)生電路收到接收開始信號到收到接收終止信號的第一周期以及除了從時鐘發(fā)生電路收到接收開始信號到收到接收終止信號的周期之外的第二周期的電路，且其中提供了開關(guān)，用來在第一周期中選擇待要輸入到PLL電路信號輸入部分的輸入信號以及在第二周期中選擇待要輸入到PLL電路的信號輸入部分的振蕩電路信號。
21.根據(jù)權(quán)利要求17的半導(dǎo)體器件，其中，所述PLL電路包含相位檢測器、環(huán)路濾波器、壓控振蕩器、以及分頻器。
22.根據(jù)權(quán)利要求18半導(dǎo)體器件，其中，所述PLL電路包含相位檢測器、環(huán)路濾波器、壓控振蕩器、以及分頻器。
23.根據(jù)權(quán)利要求19的半導(dǎo)體器件，其中，所述PLL電路包含相位檢測器、環(huán)路濾波器、壓控振蕩器、以及分頻器。
24.根據(jù)權(quán)利要求20的半導(dǎo)體器件，其中，所述PLL電路包含相位檢測器、環(huán)路濾波器、壓控振蕩器、以及分頻器。
25.根據(jù)權(quán)利要求17的半導(dǎo)體器件，其中，所述PLL電路包含預(yù)定標(biāo)器或吞食計數(shù)器。
26.根據(jù)權(quán)利要求18的半導(dǎo)體器件，其中，所述PLL電路包含預(yù)定標(biāo)器或吞食計數(shù)器。
27.根據(jù)權(quán)利要求19的半導(dǎo)體器件，其中，所述PLL電路包含預(yù)定標(biāo)器或吞食計數(shù)器。
28.根據(jù)權(quán)利要求20的半導(dǎo)體器件，其中，所述PLL電路包含預(yù)定標(biāo)器或吞食計數(shù)器。
29.根據(jù)權(quán)利要求17的半導(dǎo)體器件，其中，所述振蕩電路是環(huán)形振蕩器。
30.根據(jù)權(quán)利要求18的半導(dǎo)體器件，其中，所述振蕩電路是環(huán)形振蕩器。
31.根據(jù)權(quán)利要求19的半導(dǎo)體器件，其中，所述振蕩電路是環(huán)形振蕩器。
32.根據(jù)權(quán)利要求20的半導(dǎo)體器件，其中，所述振蕩電路是環(huán)形振蕩器。
全文摘要
本發(fā)明的目的是解決在執(zhí)行負(fù)反饋控制的電路中不饋送信號的情況下來自外部的噪聲造成的時鐘頻率改變所產(chǎn)生的通信失效問題，以便饋送的信號與反饋的信號能夠保持信號之間的固定相位關(guān)系。本發(fā)明提供了一種結(jié)構(gòu)，此結(jié)構(gòu)包括PLL電路和振蕩電路，其中提供了開關(guān)，用來在來自PLL電路的信號和來自振蕩電路的信號輸出到信號輸出部分之間轉(zhuǎn)換，以便在沒有收到信號的情況下，從到PLL電路的連接轉(zhuǎn)換為到振蕩電路的連接。
文檔編號H03L7/099GK1874159SQ20061008774
公開日2006年12月6日 申請日期2006年5月30日 優(yōu)先權(quán)日2005年5月30日
發(fā)明者長多剛 申請人:株式會社半導(dǎo)體能源研究所