專利名稱：串擾降低電路及其方法
技術(shù)領(lǐng)域：
本發(fā)明通常涉及電子技術(shù)，尤其是涉及用于形成半導(dǎo)體器件和結(jié)構(gòu)的方法。
因此，我們希望有這樣一種方法，該方法可降低具有共享晶體管的電路中的串擾并且可降低輸出信號中的抖動。


圖1示意性的給出了根據(jù)本發(fā)明的用于降低串擾的電路的一部分的實施例；圖2示意性的給出了根據(jù)本發(fā)明的用于降低串擾的另一電路的實施例的一部分；以及圖3給出了根據(jù)本發(fā)明的包含有圖1中電路的半尋體器件的放大平面圖。
為了簡單且清楚的說明，附圖中的元件不必是按比例的，并且不同附圖中的相同參考數(shù)字表示相同元件。另外，為了簡單說明起見省略了對眾所周知的步驟和元件的說明與詳述。作為在這里所使用的，載流電極是指這樣的器件元件，該元件可載流通過諸如MOS晶體管的源極或漏極、雙極性晶體管的發(fā)射極或集電極或者二極管的陰極或陽極這樣的器件和經(jīng)由諸如MOS晶體管的柵極或者雙極性晶體管的基極這樣的器件對電流進行控制的控制電極。雖然在這里將該器件解釋為某些NPN型晶體管，但是對于本領(lǐng)域普通技術(shù)人員來說可以理解的是根據(jù)本發(fā)明還可以是互補的器件。
具體實施例方式
圖1示意性的給出了被構(gòu)造成用于降低Mux 10的輸出信號中的串擾及抖動的ECL多路復(fù)用電路或Mux 10的一部分的實施例。Mux 10包括在放大器20和21的輸出端耦合在一起的第一差分放大器電路或放大器20以及第二差分放大器電路或放大器21。Mux 10還包括其在Mux 10操作期間用于有選擇地使放大器20或放大器21禁止(disable)的第一選擇開關(guān)和第二選擇開關(guān)。第一選擇開關(guān)是由第一開關(guān)晶體管42來表示的并且第二選擇開關(guān)是由第二開關(guān)晶體管44來表示的。電流源晶體管46和電流源電阻器47形成了一電源，該電源對流過放大器20和21中啟動(enabled)的放大器的電流量進行控制。通常在輸入端48上接收偏壓信號以便設(shè)置流過晶體管46的電流值。
Mux 10連接在電壓輸入端50與電壓返回端51之間以便接收操作功率。放大器20包括一差分對，該差分對包括用于分別在輸入端11和12上差分地接收第一輸入信號和第二輸入信號的第一輸入晶體管13和第二輸入晶體管14。晶體管14的集電極與放大器20的輸出端33相連并且晶體管13的集電極與放大器20的輸出端34相連。放大器20還包括第一饋通晶體管16和第二饋通晶體管17。類似地，放大器21包括一差分對，該差分對包括被構(gòu)造成分別在輸入端24和23上差分地接收第三輸入信號和第四輸入信號的第三輸入晶體管28和第四輸入晶體管27。晶體管27的集電極與放大器21的輸出端39相連并且晶體管28的集電極與放大器20的輸出端40相連。放大器21還包括第三饋通晶體管31和第四饋通晶體管32。
在操作中，將差分信號施加在選擇輸入端41與43之間以便可使放大器20與21之一啟動并使另一放大器禁止。例如，如果輸入端41接收到大于輸入端43的一電壓，那么晶體管42可使電流通過放大器20而至晶體管46，從而使放大器20啟動并且使放大器21禁止。如果施加在輸入端11和12之間的信號改變了，那么Mux 10的輸出端36與38之間的輸出信號值也改變了。因為放大器21是禁止的，因此施加在輸入端23與24之間的信號值的變化將不會影響輸出信號。然而，如果施加在輸入端23與24之間的信號改變引起輸入端23與24之間的電壓在放大器21禁止的某時翻轉(zhuǎn)(toggle)，那么接收較大信號的放大器21的晶體管的集電極-基極電容使相應(yīng)寄生電壓耦合到放大器21的相應(yīng)輸出端以及Mux 10的相應(yīng)輸出端上。為了使電壓的寄生變化的影響最小化，還接收輸入電壓變化的饋通晶體管使下述第一信號耦合到放大器21的相對輸出端以及Mux 10的相對輸出端上，所述第一信號表示施加到輸入端23和24上的輸入電壓的變化值。例如，如果放大器20是啟動的并且輸入端23的輸入信號隨著增至大于輸入端24的一值翻轉(zhuǎn)，那么晶體管27的集電極-基極電容使寄生信號耦合到放大器21的相應(yīng)輸出端39以及輸出端36上。同樣，晶體管32接收輸入信號并且使表示輸入信號的一信號耦合到放大器21的相對輸出端40以及Mux 10的相對輸出端38上，從而基本上抵消了耦合到輸出端39上的信號。來自晶體管32的信號可使輸出端36和38接收類似信號，從而可使輸出端36與38之間的差分信號的變化最小化。類似地，如果通過使其變化而使輸入電壓的值再次翻轉(zhuǎn)引起輸入端24在放大器21被禁止的某一時間接收比輸入端23更高的電壓，那么晶體管28使寄生信號耦合到放大器21的相應(yīng)輸出端40以及Mux10的輸出端38上。晶體管31還接收輸入信號并且使表示輸入信號值的第二信號耦合到放大器21的相對輸出端39以及Mux 10的相對輸出端36上以便使輸出端36與38之間的差分信號的變化最小化。可以了解的是，如果使輸入端41與43之間的選擇信號反相以便使放大器21啟動并使放大器20禁止，那么晶體管13和16的功能與所說明的晶體管28和31相類似。晶體管13使寄生信號耦合到放大器20的相應(yīng)輸出端34以及輸出端38上，并且晶體管16使表示輸入信號值的第三信號耦合到放大器20的相對輸出端33以及Mux 10的相對輸出端36上以便使輸出端36與38之間的差分電壓的變化最小化。晶體管14和17的功能與所說明的晶體管28和31相類似。晶體管14使寄生信號耦合到放大器20的相應(yīng)輸出端33以及輸出端36上，并且晶體管17使表示輸入信號值的第四信號耦合到放大器21的相對輸出端40以及相對輸出端38上以便使輸出端36與38之間的差分電壓的變化最小化。使輸出端36與38之間的差分電壓變化最小化可使串擾最小化并且可降低輸出信號中的抖動。
在一個示例性實施例中，放大器21被禁止并且通過變化大約兩百(200)毫伏而使輸入端23與24之間的輸入電壓翻轉(zhuǎn)。晶體管32使第一信號耦合到輸出端38上并且基本上抵消了耦合到輸出端39上的信號，因此輸出端36與38之間的差分輸出電壓值僅變化大約一(1)毫伏。本領(lǐng)域普通技術(shù)人員可以認識到由于處理所造成的增益和電容的微小變化及其他變化通?？煞乐雇耆@兩個信號并且在這兩個信號值之間發(fā)生了高達百分之十至二十的變化(10％-20％)。在不具有晶體管32、31、16和17的類似實施例中，輸出端36與38之間的差分輸出電壓變化了十五(15)毫伏引起了Mux 10的輸入端與輸出端之間的串擾并且導(dǎo)致了在輸出端36與38之間的輸出信號中的抖動。因此，饋通晶體管32、31、16和17可使Mux 10的輸出信號中的串擾及抖動最小化。
為了實現(xiàn)Mux 10的功能，輸入端50與一個上拉電阻35的第一終端相連，所述上拉電阻具有與輸出端38相連的第二終端。上拉電阻37的第一終端與輸入端50相連并且第二終端與輸出端36相連。晶體管13的基極與輸入端11以及晶體管16的基極相連。晶體管13的發(fā)射極通常與晶體管14的發(fā)射極以及晶體管42的集電極相連。晶體管13的集電極通常與放大器20的輸出端34、Mux10的輸出端38、晶體管28的集電極、晶體管32的集電極以及晶體管17的集電極相連。晶體管17的基極與晶體管14的基極以及輸入端12相連。晶體管17的發(fā)射極浮置且未被連接。晶體管14的集電極通常與放大器20的輸出端33、晶體管16的集電極、晶體管31的集電極、晶體管27的集電極和輸出端36相連。晶體管16的發(fā)射極未被連接。晶體管42的發(fā)射極與晶體管46的集電極以及晶體管44的發(fā)射極相連。晶體管42的基極與輸入端41相連并且晶體管44的基極與輸入端43相連。晶體管44的集電極通常與晶體管27的發(fā)射極以及晶體管28的發(fā)射極相連。晶體管31的基極通常與晶體管28的基極以及輸入端24相連。晶體管32的基極與晶體管27的基極以及輸入端23相連。晶體管46的基極與輸入端48相連并且發(fā)射極與電阻器47的第一終端相連。電阻器47的第二終端與返回端51相連。
圖2示意性地給出了可使觸發(fā)器53的輸出信號中的串擾及抖動最小化的一D型ECL觸發(fā)器53的實施例的一部分。觸發(fā)器53具有一主部件85，該主部件在輸出端87和88上形成了輸出信號；以及一從部件86，該從部件接收輸出端87和88上的信號并且在輸出端76和77上形成了觸發(fā)器53的Q輸出。主部件85包括第一差分放大器20和第二差分放大器54。放大器54被耦合以接收來自放大器20的輸出端33和34的輸出信號以作為放大器54的輸入信號。從部件86包括第三差分放大器64和第四差分放大器69。
因為該觸發(fā)器配置，將放大器20的輸入端11和12構(gòu)造成起D輸入端的作用并且接收施加到觸發(fā)器53上的數(shù)據(jù)輸入信號。同樣，輸入端41和43的功能是接收施加到觸發(fā)器53上的時鐘信號并且對輸入端11和12上的信號值進行響應(yīng)地計時以送至觸發(fā)器53之中。信號輸出端76和77與放大器64和69的輸出端相耦合以便形成觸發(fā)器53的Q輸出。
放大器54包括構(gòu)成差分對的第三輸入晶體管55和第四輸入晶體管57。放大器54還包括與圖1所示各自晶體管31和32相類似的第三和第四饋通晶體管56和58。如果放大器54是禁止的并且放大器20的輸入端變化以造成放大器20的輸出端33和34上的輸出信號翻轉(zhuǎn)從而迫使晶體管57的基極高于晶體管55的基極，那么晶體管57的集電極-基極電容使一寄生信號耦合到放大器54的相應(yīng)輸出端73以及部件85的輸出端88上。同樣，晶體管58接收輸入信號并且使表示輸入信號的一信號耦合到放大器54的相對輸出端72以及部件85的相對輸出端87上。來自晶體管58的信號可使輸出端87和88接收類似信號，從而可使輸出端87與88之間的差分信號的變化最小化。類似地，如果輸入電壓值再次翻轉(zhuǎn)以迫使晶體管55的基極高于晶體管57的基極，那么晶體管55的集電極-基極電容使一寄生信號耦合到放大器54的相應(yīng)輸出端72以及部件85的輸出端87上。晶體管56還接收輸入信號并且使表示輸入信號值的第二信號耦合到相對輸出端73以及相對輸出端88上以便使輸出端87與88之間的差分信號的變化最小化。
放大器64和69的功能與放大器20和54的功能類似，其中放大器64用于接收來自部件85的輸出端87和88的輸入信號，并且放大器69用于接收來自放大器64的輸出端82和83的輸入信號。放大器64具有輸出端82和83并且包括構(gòu)成差分對的第五輸入晶體管60和第六輸入晶體管63。放大器64還包括與各自晶體管16和17相類似的第五和第六饋通晶體管61和62。放大器69具有輸出端76和77并且包括其構(gòu)成了差分對的第七輸入晶體管65和第八輸入晶體管68。放大器69還包括與晶體管56和58相類似的第七和第八饋通晶體管66和67。
如果放大器64是禁止的，并且在輸出端87和88上的輸出信號翻轉(zhuǎn)以迫使晶體管60的基極高于晶體管63的基極，那么晶體管60的集電極-基極電容使一寄生信號耦合到放大器64的相應(yīng)輸出端83以及觸發(fā)器53的輸出端77上。同樣，晶體管61接收輸入信號并且使表示輸入信號的一信號耦合到放大器64的相對輸出端82以及觸發(fā)器53的輸出端76上。來自晶體管61的信號可使輸出端82和83接收類似信號，從而可使輸出端82與83之間的差分信號的變化最小化。類似地，如果輸出端82和83上的輸出信號值翻轉(zhuǎn)以迫使晶體管63的基極高于晶體管60的基極，那么晶體管63的集電極-基極電容可使一寄生信號耦合到放大器64的相應(yīng)輸出端82以及輸出端76上。晶體管62還接收輸入信號并且使表示輸入信號值的第二信號耦合到相對輸出端83以及輸出端77上以便使輸出端82與83之間的差分信號的變化最小化。
如果放大器69是禁止的并且輸出端82和83上的輸出信號翻轉(zhuǎn)以迫使晶體管68的基極高于晶體管65的基極，那么晶體管68的集電極-基極電容使一寄生信號耦合到相應(yīng)輸出端77上。同樣，晶體管67接收輸入信號并且使表示輸入信號的一信號耦合到相對輸出端76上。來自晶體管67的信號可使輸出端76和77接收類似信號，從而可使輸出端76與77之間的差分信號的變化最小化。類似地，如果輸出端82和83上的輸出信號值翻轉(zhuǎn)迫使晶體管65的基極高于晶體管68的基極，那么晶體管65的集電極-基極電容使一寄生信號耦合到相應(yīng)輸出端76上。晶體管66還接收輸入信號并且使表示輸入信號值的第二信號耦合到相對輸出端77上以便使輸出端76與77之間的差分信號的變化最小化。
為了實現(xiàn)觸發(fā)器53的該功能，輸入端11與晶體管13和16的基極相連。晶體管13的集電極通常與晶體管17的集電極、放大器20的輸出端34、電阻器35的第二終端、晶體管55的基極、晶體管57的集電極、晶體管56的集電極和晶體管63的基極相連。晶體管14的集電極通常與放大器20的輸出端33、電阻器37的第二終端、晶體管55的集電極、晶體管58的集電極、晶體管57的基極和晶體管60的基極相連。晶體管13的發(fā)射極通常與晶體管14的發(fā)射極以及晶體管42的集電極相連。晶體管55的發(fā)射極通常與晶體管57的發(fā)射極以及晶體管44的集電極相連。晶體管44的基極與晶體管70的基極以及輸入端43相連。輸入端41與晶體管42的基極以及晶體管71的基極相連。晶體管42的發(fā)射極與晶體管44的發(fā)射極以及晶體管46的集電極相連。晶體管60的集電極通常與電阻器74的第一終端、晶體管62的集電極、晶體管65的基極、輸出端77、晶體管68的集電極和晶體管66的集電極相連。電阻器74的第二終端與輸入端50相連。晶體管63的集電極通常與晶體管61的集電極、電阻器75的第一終端、輸出端76、晶體管65的集電極和晶體管67的集電極相連。電阻器75的第二終端與輸入端50相連。晶體管60的發(fā)射極通常與晶體管63的發(fā)射極以及晶體管70的集電極相連。晶體管65的發(fā)射極通常與晶體管68的發(fā)射極以及晶體管71的集電極相連。晶體管78的集電極通常與晶體管70的發(fā)射極以及晶體管71的發(fā)射極相連。晶體管78的發(fā)射極與電阻器79的第一終端相連，該電阻器79具有與返回端51相連的第二終端。晶體管78的基極與輸入端48相連。
圖3示意性地給出了形成于半導(dǎo)體單元片92之上的半導(dǎo)體器件91的實施例的一部分的放大平面圖。Mux 10形成于單元片92之上。單元片92還包括為了附圖簡單起見而在圖3中未示出的其他電路。Mux10和器件91經(jīng)由為本領(lǐng)域普通技術(shù)人員所熟知的半導(dǎo)體制造技術(shù)而形成于單元片92之上。
鑒于以上全部，顯然地公開了一種新穎的器件及方法。在其他特征當中所包含的是形成可被選擇地禁止的一差分放大器、接收輸入信號和使表示性的信號耦合到差分放大器的相對輸出端上。
雖然使用特定優(yōu)選實施例對本發(fā)明進行了描述，但是很顯然地，對于半導(dǎo)體領(lǐng)域的普通技術(shù)人員來說可做出許多替換和變化是顯而易見的。更準確地說是已對特定NPN結(jié)構(gòu)的方法和結(jié)構(gòu)進行了描述，雖然它們可直接的適用于其他雙極性晶體管、MOS、BiCMOS、金屬半導(dǎo)體FETs(MESFETs)、HFETs和他晶體管結(jié)構(gòu)。另外，為了更清楚的說明而一直使用詞“連接(connected)”，然而它是指諸如“耦合(coupled)”這樣的詞具有相同意思。因此，應(yīng)將“連接”解釋為包括直接連接或者間接連接。
權(quán)利要求
1.一種串擾降低電路，包括第一差分對，該第一差分對具有與第二晶體管相耦合的第一晶體管；第二差分對，該第二差分對具有與第四晶體管相耦合的第三晶體管；第一饋通晶體管，該第一饋通晶體管被配置為接收施加到第一晶體管上的第一輸入信號并且使表示性第一信號響應(yīng)地耦合到第四晶體管上；以及第二饋通晶體管，該第二饋通晶體管被配置為接收施加到第二晶體管上的第二輸入信號并且使表示性第二信號響應(yīng)地耦合到第三晶體管上。
2.根據(jù)權(quán)利要求1的串擾降低電路，其中第一晶體管的第一載流電極與第二饋通晶體管的第一載流電極以及第三晶體管的第一載流電極相耦合。
3.根據(jù)權(quán)利要求2的串擾降低電路，其中第二晶體管的第一載流電極與第一饋通晶體管的第一載流電極以及第四晶體管的第一載流電極相耦合。
4.一種用于形成串擾降低電路的方法，包括對第一差分對進行配置以使其可選擇地被禁止；使第二差分對的輸出端與第一差分對的輸出端相耦合；以及對第一差分對進行配置以接收第一輸入信號并且使表示性第一信號耦合到第二差分對的輸出端。
5.根據(jù)權(quán)利要求4的方法，其中使第二差分對的輸出端與第一差分對的輸出端相耦合包括使第一差分對的第一輸出端與第二差分對的第一輸出端相耦合并且使第一差分對的第二輸出端與第二差分對的第二輸出端相耦合。
6.根據(jù)權(quán)利要求4的方法，其中對第一差分對進行配置以接收第一輸入信號并且使表示性第一信號耦合到第二差分對的輸出端包括耦合第一饋通晶體管以接收第一輸入信號并且使表示性第一信號響應(yīng)地耦合到第二差分對的第一輸出端。
7.根據(jù)權(quán)利要求6的方法，進一步包括耦合第一差分對的第二饋通晶體管以接收第二輸入信號并且使表示性第二信號響應(yīng)地耦合到第二差分對的第二輸出端。
8.根據(jù)權(quán)利要求4的方法，其中對第一差分對進行配置以接收第一輸入信號并且使表示性的第一信號耦合到第二差分對的輸出端包括當?shù)谝徊罘謱Ρ唤箷r，對第一差分對進行配置以使表示性第一信號耦合到第二差分對的相對輸出端。
9.一種用于降低串擾的方法，包括使第一差分對的輸出端與第二差分對的輸出端相耦合；將第一差分對配置成是禁止的；以及對第一差分對進行配置以接收第一輸入信號并且在第一差分對被禁止的至少一部分時間期間使第一表示性信號響應(yīng)地耦合到第二差分對的輸出端。
10.根據(jù)權(quán)利要求9的方法，其中對第一差分對進行配置以接收第一輸入信號并且在第一差分對被禁止的至少一部分時間期間使第一表示性信號響應(yīng)地耦合到第二差分對的輸出端包括使第一差分對的第一輸出端與第二差分對的第一輸出端相耦合；使第一差分對的第二輸出端與第二差分對的第二輸出端相耦合；接收第一輸入信號并且使第一表示性信號響應(yīng)地耦合到第二差分對的第二輸出端。
全文摘要
在一個實施例中，一對差分放大器具有耦合在一起的輸出端。在一個輸入端上所接收到信號引起了耦合到該輸出端上的信號在該輸出端上基本上彼此抵消。
文檔編號H03F1/26GK1829080SQ20051012175
公開日2006年9月6日 申請日期2005年12月27日 優(yōu)先權(quán)日2005年1月28日
發(fā)明者艾拉·E.·巴斯科特 申請人:半導(dǎo)體元件工業(yè)有限責(zé)任公司