專利名稱：相位檢測器的制作方法
時鐘和數(shù)據(jù)恢復(fù)(CDR)是高速收發(fā)機(jī)的關(guān)鍵功能。這樣的收發(fā)機(jī)被用于許多應(yīng)用中，包括光通信。這些系統(tǒng)中接收的數(shù)據(jù)不同步而且有噪聲，這需要提取出一個時鐘以允許同步操作。并且，該數(shù)據(jù)必須被“重新定時”以消除發(fā)送時累積的抖動。
為了執(zhí)行同步操作，諸如對于隨機(jī)數(shù)據(jù)的重新定時和多路分解，高速收發(fā)機(jī)必須產(chǎn)生一個時鐘。如

圖1所示，時鐘恢復(fù)電路檢測數(shù)據(jù)并產(chǎn)生周期時鐘。D-觸發(fā)器(DFF)被該時鐘觸發(fā)并對數(shù)據(jù)重新定時，即它對帶有噪聲的數(shù)據(jù)采樣。這產(chǎn)生帶有較少抖動的輸出。
圖1的電路產(chǎn)生的時鐘必須滿足三個重要的條件-它的頻率必須等于數(shù)據(jù)速率。例如，10Gb/s的數(shù)據(jù)速率變換為10GH的時鐘頻率(周期為100ps)，-該時鐘必須支持相對于數(shù)據(jù)的預(yù)定相位關(guān)系，允許通過該時鐘對比特的最優(yōu)采樣。如果該時鐘的上升沿與每個比特的中點(diǎn)重合，則該采樣的發(fā)生與之前和之后的數(shù)據(jù)轉(zhuǎn)換距離最遠(yuǎn)。從而可以提供對于抖動和其他計(jì)時不確定性的最大容限。
-由于時鐘是產(chǎn)生重新定時后的數(shù)據(jù)抖動的主要原因，所以該時鐘必須具有小的抖動。
圖2表示傳統(tǒng)的時鐘恢復(fù)電路。該時鐘恢復(fù)電路包括壓控振蕩器VCO，負(fù)責(zé)輸出如圖1所示的時鐘信號。該壓控振蕩器VCO輸出的時鐘信號的轉(zhuǎn)換必須與輸入的隨機(jī)數(shù)據(jù)(NRZ數(shù)據(jù))的轉(zhuǎn)換同步。圖2所示的電路具有兩個并行反饋環(huán)路。第一個稱為頻率環(huán)路，用于將壓控振蕩器VCO的頻率調(diào)整至輸入數(shù)據(jù)的估計(jì)時鐘的頻率。該頻率環(huán)路包括頻率檢測器，電荷泵和低通濾波器(LPF)。圖2的第二個反饋環(huán)路是相位環(huán)路。該相位環(huán)路包括相位檢測器，電荷泵和低通濾波器LPF。該相位檢測器將數(shù)據(jù)轉(zhuǎn)換(NRZ數(shù)據(jù)轉(zhuǎn)換)的相位與恢復(fù)時鐘的相位進(jìn)行比較。對于線性相位檢測器來說，脈沖寬度必須與檢測到的相位差值成比例。相位檢測器的脈沖輸出被低通濾波器LPF積分，并且該濾波器的電壓驅(qū)動壓控振蕩器VCO的精細(xì)調(diào)諧輸入。相位環(huán)路中低通濾波器的輸出的幅值與相位檢測器檢測到的相位差值成比例。需要電荷泵電路保證頻率環(huán)路和相位環(huán)路內(nèi)部低通濾波器LPF的線性充電/放電。
設(shè)計(jì)非常高速的振蕩器很困難。由于這個原因，時鐘和數(shù)據(jù)恢復(fù)電路(CDR電路)被構(gòu)造成具有全速率的輸入隨機(jī)數(shù)據(jù)(NRZ數(shù)據(jù))，但是使用以輸入數(shù)據(jù)的一半速率操作的壓控振蕩器VCO。這項(xiàng)技術(shù)也緩和了相位檢測器以及分頻器中一些RDR結(jié)構(gòu)對于速度的要求。這些數(shù)據(jù)恢復(fù)電路稱為半速率結(jié)構(gòu)。它們需要相位檢測器來檢測全速率隨機(jī)數(shù)據(jù)流和半速率時鐘以提供有效的輸出。換言之，如果數(shù)據(jù)速率等于10Gb/s，那么恢復(fù)時鐘頻率等于5GH(數(shù)據(jù)時鐘的一半)。
圖3a表示傳統(tǒng)的半速率相位檢測器。該電路包括兩個D觸發(fā)器L1和L2以及一個XOR門。這兩個D觸發(fā)器L1和L2的D輸入接收數(shù)據(jù)信號DIN(對應(yīng)于圖2的NRZ數(shù)據(jù))。D觸發(fā)器L1的C輸入由時鐘CK(CK對應(yīng)于圖2的恢復(fù)時鐘)驅(qū)動。D觸發(fā)器L2的C輸入由時鐘CK的反相驅(qū)動。這樣，DIN的數(shù)據(jù)轉(zhuǎn)換在時鐘CK的高相位期間只發(fā)送至D觸發(fā)器L1的輸出A。相應(yīng)地，DIN中的數(shù)據(jù)轉(zhuǎn)換在時鐘CK的低相位期間只傳遞至D觸發(fā)器L2的輸出B。在時鐘CK的低相位期間，L1的輸出A保持不變。相應(yīng)地，在時鐘CK的高相位期間，D觸發(fā)器L2的輸出B保持不變。信號A和信號B輸入至EXOR門。DOUT1是XOR門的輸出，也是圖3a所示的相位檢測器的輸出。圖3a的右側(cè)表示相位檢測器的信號的示例。DOUT1輸出的信號的寬度對應(yīng)于Din的轉(zhuǎn)換和時鐘CK的下一個上升沿或下降沿之間的時間差值。時鐘CK的頻率是數(shù)據(jù)時鐘頻率的一半。頻率為CK頻率兩倍的時鐘在CK的上升沿和下降沿處都具有上升沿。所以，Cin和雙倍頻率時鐘的上升沿之間的轉(zhuǎn)換可以通過確定Din的轉(zhuǎn)換和時鐘CK的下一個轉(zhuǎn)換(上升或下降沿)之間的時間差值來檢測。
如果Din的轉(zhuǎn)換發(fā)生在時鐘CK的高相位期間，那么L1的輸出(A)立即輸出該轉(zhuǎn)換。鎖存器L2等待到CK為低相位時，輸出Din的轉(zhuǎn)換(參見圖6)。Din的數(shù)據(jù)轉(zhuǎn)換和CK的下降時鐘之間的差值等于A和B相差的時間。當(dāng)A和B不同時，BOUT1等于1。信號DOUT1的長度等于被檢測的相位差值。
圖3b表示半速率線性相位檢測器，該相位檢測器由J.Savoy和B.Razari在“high speed CMOS circuits for optical receivers”，KluwerAcademic Publishers，2001，ISBN 0-7923-7388-X中提出。該電路是半速率Hogge’s檢測器的擴(kuò)展。數(shù)據(jù)Din被D觸發(fā)器L1和L2在時鐘CK的兩個沿以半速率采樣。時鐘和數(shù)據(jù)之間的誤差被在L1和L2的輸出A和B處的第一XOR門測量。由于DOUT1等于A XOR B，所以Vout1信號的寬度等于被檢測的相位差值。第二對D觸發(fā)器L3和L4以半速率輸出重新定時的數(shù)據(jù)。在復(fù)用L3和L4的輸出后，可以獲得全速數(shù)據(jù)時鐘。第二XOR門產(chǎn)生信號Vout2，該信號在數(shù)據(jù)信號轉(zhuǎn)換時構(gòu)成恒定脈沖?？梢詮腣out1中減去它的輸出Vout3以補(bǔ)償數(shù)據(jù)具有轉(zhuǎn)換并且時鐘CK和數(shù)據(jù)Din同相時的情況。圖3b所示電路的右側(cè)為時序圖。
該結(jié)構(gòu)的優(yōu)勢在于它的簡單以及對采樣鎖存器的建立和保持時間具有更寬松的要求。由于2個鎖存器L1和L2以交替方式工作，所以鎖存器(D觸發(fā)器)中正反饋電路具有更多的判定時間。另一個優(yōu)勢在于具有全速的重新定時數(shù)據(jù)的可能性。這對于當(dāng)直接轉(zhuǎn)換接收機(jī)(DCR)作為需要清除抖動數(shù)據(jù)的純再生器(轉(zhuǎn)發(fā)器)工作時的情況是很重要的。在DCR應(yīng)用中，困難是無論數(shù)據(jù)具有轉(zhuǎn)換時還是在沒有轉(zhuǎn)換時要保持相同輸出情況下，都需要產(chǎn)生誤差信號。由于輸入數(shù)據(jù)是隨機(jī)的，所以該輸入數(shù)據(jù)可能具有很長的沒有轉(zhuǎn)換的形式，在不同頻率推或拉壓控振蕩器(VCO)和使整個直接轉(zhuǎn)換接收機(jī)(DCR)失鎖。這就是為什么在沒有轉(zhuǎn)換發(fā)生時，對于數(shù)據(jù)轉(zhuǎn)換密度不靈敏的相位檢測器在輸出處保持相同數(shù)值。同時，在輸出A和B處為半速率數(shù)據(jù)。在多路分解情況下，兩個輸出A和B能夠在較低數(shù)據(jù)速率下被分解。
該電路的明顯不足在于為了產(chǎn)生相位誤差和校正信號Dout1，需要等待直到參考信號Dout2穩(wěn)定。另外，在相位閉鎖中，該信號Dout2比信號Dout1寬兩倍。這就是為什么Dout1信號必須被乘以2以獲得具有零平均值的信號。
理想地，希望誤差信號Vout1和參考信號Vout2并行操作。
本發(fā)明的目的是提供一種相位檢測器，用來克服上述現(xiàn)有技術(shù)的缺陷。
根據(jù)所附權(quán)利要求1的相位檢測器解決了上述問題。該相位檢測器適用于通過使用數(shù)據(jù)信號DATA，檢測數(shù)據(jù)時鐘DATA-CLK和參考時鐘REF-CLK之間的相位差值。數(shù)據(jù)信號DATA的轉(zhuǎn)換與數(shù)據(jù)時鐘DATA-CLK的轉(zhuǎn)換同步，并且數(shù)據(jù)時鐘DATA-CLK與參考時鐘REF-CLK具有相同的頻率。該相位檢測器包括第一信號發(fā)生器42，用于產(chǎn)生第一二元信號ERRQ。該第一二元信號的脈沖寬度等于數(shù)據(jù)信號DATA的轉(zhuǎn)換和與數(shù)據(jù)信號DATA的轉(zhuǎn)換相鄰的第一參考時鐘信號CKQ的轉(zhuǎn)換之間的第一時間差值ΔT1。該第一二元信號的脈沖寬度可以代表該第一二元信號中的正脈沖或負(fù)脈沖的寬度。第一信號發(fā)生器包括用于接收第一參考時鐘信號CKQ的輸入和用于接收數(shù)據(jù)信號DATA的輸入。該第一參考時鐘的頻率是參考時鐘頻率的一半，并且該第一參考時鐘與參考時鐘同步。相位檢測器還包括第二信號發(fā)生器40，用于產(chǎn)生第二二元信號ERRI。該第二二元信號的脈沖寬度等于數(shù)據(jù)信號DATA的轉(zhuǎn)換和與數(shù)據(jù)信號DATA的轉(zhuǎn)換相鄰的第二參考時鐘信號CKI的轉(zhuǎn)換之間的第二時間差值ΔT2。該第二二元信號的脈沖寬度可以代表正脈沖或負(fù)脈沖的寬度。該第二信號發(fā)生器40包括用于接收數(shù)據(jù)信號DATA的輸入和用于接收第二參考信號CKI的輸入。在第一二元信號和第二二元信號中，負(fù)脈沖和正脈沖可以代表邏輯1。正脈沖或負(fù)脈沖可以代表邏輯0。該相位檢測器包括輸出信號發(fā)生器，用于產(chǎn)生輸出信號，該輸出信號代表數(shù)據(jù)時鐘DATA-CLK和參考時鐘REF-CLK之間的相位差值。該輸出信號等于ERRQ-2*(ERRQ AND ERRI)。AND代表邏輯AND操作。該輸出也等于(ERRQ XOR ERRI)-ERRI。XOR代表邏輯XOR操作。這兩個方程產(chǎn)生相同的輸出信號。該輸出信號可以代表電壓脈沖和電流脈沖。如果第一和第二二元信號ERRQ和ERRI假定為值0和1，那么該輸出信號可以具有值+1，-1和0。在這種情況下，在數(shù)據(jù)時鐘的一個周期內(nèi)，該輸出信號下的區(qū)域等于被檢測到的相位差值。可以使用積分器將相位檢測器的脈沖序列轉(zhuǎn)換成具有代表相位差值的幅值的信號。
本發(fā)明的實(shí)施例將參照下面的附圖進(jìn)行描述。
圖1表示傳統(tǒng)的高速接收機(jī)；圖2表示傳統(tǒng)的時鐘恢復(fù)電路；圖3的左邊表示傳統(tǒng)的半速率相位檢測器，右邊表示該傳統(tǒng)的半速率相位檢測器的信號的時序圖；圖4的左邊表示另一個傳統(tǒng)的半速率相位檢測器，右邊表示該傳統(tǒng)的半速率相位檢測器的信號的時序圖；圖5表示本發(fā)明的第一信號發(fā)生器和第二信號發(fā)生器的實(shí)施例；圖6表示圖5的第一信號發(fā)生器和第二信號發(fā)生器產(chǎn)生的信號的示例；圖7表示圖5的第一信號發(fā)生器和第二信號發(fā)生器產(chǎn)生的信號的另一示例；圖8表示圖5所示的信號發(fā)生器產(chǎn)生的信號的再一示例；圖9表示本發(fā)明的第一實(shí)施例；圖10表示本發(fā)明的第一實(shí)施例產(chǎn)生的信號的示例；圖11表示本發(fā)明的第一實(shí)施例產(chǎn)生的信號的另一示例；圖12表示本發(fā)明的第一實(shí)施例產(chǎn)生的信號的又一示例；圖13表示本發(fā)明的第二實(shí)施例；圖14表示本發(fā)明的第三實(shí)施例；圖15表示本發(fā)明的第四實(shí)施例；圖16表示本發(fā)明的第五實(shí)施例；圖17表示圖16的相位檢測器的8個不同的邏輯實(shí)現(xiàn)；圖18A表示可以用于本發(fā)明的實(shí)施例中的XOR門；圖18B表示圖18A的差分XOR門的邏輯表；圖19表示可以用于本發(fā)明的實(shí)施例中的NXOR門；
圖20表示可以用于本發(fā)明的實(shí)施例中的差分OR門；圖21表示可以用于本發(fā)明的實(shí)施例中的另一OR門；圖22表示包括根據(jù)本發(fā)明相位檢測器的相位頻率檢測器。
圖5所示的第一信號發(fā)生器42包括第一D鎖存器(D觸發(fā)器)L3和第二D鎖存器L4以及XOR門。該第一D鎖存器和第二D鎖存器L3和L4都包括2個輸入D和Ck以及輸出Q。該第一D鎖存器和第二D鎖存器L3和L4的兩個輸入D都連接到數(shù)據(jù)信號線上。第一D鎖存器L3的輸入Ck連接到第一參考時鐘信號CKQ，第二D鎖存器L4的輸入CK連接到參考時鐘信號CKQ的反相。第一D鎖存器L3的信號輸出稱為X1Q，第二D鎖存器L4的信號輸出稱為X2Q。X1Q和X2Q連接至XOR門的輸入，該XOR門輸出第一二元信號ERRQ。在時鐘CKQ的正電平期間，D鎖存器L3對于數(shù)據(jù)輸入是透明的。這意味著只有在參考時鐘信號CKQ的高相位期間，數(shù)據(jù)信號的變化輸出至XOR門。相反，只有在時鐘CKQ的低相位期間，鎖存器L4對數(shù)據(jù)信號透明。這意味著如果信號X1Q和X2Q不同，則第一二元信號ERRQ總是高電平。由于兩個鎖存器中的只有一個對信號的變化透明，所以如果發(fā)生數(shù)據(jù)信號的轉(zhuǎn)換，那么X1Q和X2Q不同。一旦第一參考時鐘信號TKQ發(fā)生轉(zhuǎn)換，信號X1Q和X2Q具有相同的數(shù)值。因此，第一二元信號ERRQ將會是低電平。所以，XOR門輸出的信號的寬度等于時鐘CKQ和數(shù)據(jù)信號之間的相位差值。
如圖5所示，第二信號發(fā)生器40用于產(chǎn)生第二二元信號ERRI，它與圖5所示的第一信號發(fā)生器42構(gòu)造相同。代替第一參考時鐘信號CKQ，使用第二參考時鐘CKI。因此，第二二元信號發(fā)生器輸出的信號ERRI的長度對應(yīng)于數(shù)據(jù)轉(zhuǎn)換和參考時鐘信號CKI轉(zhuǎn)換之間的相位偏移。第二參考時鐘CKI相對于第一參考時鐘信號CKQ的相移為1/4f，其中f是第一參考時鐘CKQ和第二參考時鐘CKL的頻率。
圖6中，從上至下表示信號數(shù)據(jù)CKI，CKQ，X1L和X2L，RE，X1Q，X2Q和ERRQ。圖6所示的信號DATA是由參考信號發(fā)生器40和42接收的數(shù)據(jù)信號的示例。DATA信號的轉(zhuǎn)換與DATA時鐘的上升沿同步。DATA時鐘的頻率是參考時鐘CKI和CKQ頻率的兩倍。Tb表示DATA時鐘的周期。參考時鐘信號CKI和CKQ相對于彼此的相移是Tb/2。DATA信號的第一個上升沿發(fā)生在時鐘CKI的高相位期間。所以鎖存器L1的輸出X1L對于該DATA信號的轉(zhuǎn)換是透明的。當(dāng)參考時鐘信號CKI是低電平(參考時鐘信號CKI是高電平)時，第二D鎖存器L2輸出DATA信號。圖6所示的ERRI的第一個信號脈沖的寬度等于DATA信號的第一個轉(zhuǎn)換和參考時鐘CKI的相鄰的轉(zhuǎn)換之間的時間距離。相應(yīng)地，信號ERRQ的寬度等于DATA信號的轉(zhuǎn)換和參考時鐘CKQ的下一次轉(zhuǎn)換之間的時間距離。圖7表示在CKQ與DATA的轉(zhuǎn)換同相的情況下，和圖6相同的信號。在這種情況下，ERRI的信號脈沖的寬度等于Tb/2，信號脈沖ERRQ的寬度等于2*Tb。這是由于當(dāng)數(shù)據(jù)向上轉(zhuǎn)換時，CKQ向下轉(zhuǎn)換，當(dāng)數(shù)據(jù)向下轉(zhuǎn)換時，CKQ向上轉(zhuǎn)換。以上說明對于ERRI和ERRQ的第一個信號脈沖是正確的。請注意，經(jīng)過AND門連接信號ERRI和ERRQ，產(chǎn)生信號ERRI’。ERRI’的前兩個脈沖下的區(qū)域等于ERRQ的第一個信號脈沖下的區(qū)域的一半。所以，ERRQ-2*(ERRI and ERRQ)產(chǎn)生代表零相位差值的信號。該信號下的區(qū)域等于0。
圖8表示圖5所示的電路產(chǎn)生的信號的再一示例。在這種情況下，第一個數(shù)據(jù)轉(zhuǎn)換發(fā)生在CKQ高相位和CKI高相位期間。CKQ的轉(zhuǎn)換發(fā)生在CKI向下轉(zhuǎn)換之前。被檢測的相位差值等于DATA信號向上轉(zhuǎn)換和CKQ向下轉(zhuǎn)換之間的時間差值。所以，所示的ERRQ的信號脈沖的長度等于被檢測的相位差值。通過AND門連接ERRI和ERRQ產(chǎn)生ERRQ。ERRQ-2(ERRI and ERRQ)產(chǎn)生-ERRQ。該方程在此情況下也成立。
圖9表示本發(fā)明的第一實(shí)施例。圖9的相位檢測器包括圖5所示的信號發(fā)生器40和42。該相位檢測器還包括輸出信號發(fā)生器44，用于輸出信號Pd，該輸出信號Pd代表被檢測的相位差值。該輸出信號發(fā)生器包括2個輸入，分別連接至第一信號發(fā)生器(42)和第二信號發(fā)生器(40)的輸出。該輸出信號發(fā)生器44包括AND門，該AND門連接來自第一信號發(fā)生器和第二信號發(fā)生器的信號ERRI和ERRQ。ERRI’是該AND門的輸出信號。該信號被輸入至乘法器，該乘法器將該信號乘以2。該乘法器*2的輸出被輸入至加法單元SUM。該加法單元SUM從第一參考信號ERRQ中減去乘法器*2的輸出，其中該第一參考信號也是該加法單元的輸入。輸出信號發(fā)生器44構(gòu)成對應(yīng)于方程PD＝ERRQ-2(ERRI and ERRQ)的邏輯電路。
圖10表示在CKQ相對于數(shù)據(jù)時鐘的相移是Tb/2的情況下不同的信號DATA，CKI，CKQ，ERRQ，ERRI’和PD。Tb代表數(shù)據(jù)時鐘的周期。參見圖10，時鐘CKQ的邊沿相對于數(shù)據(jù)信號的邊沿落后Tb/2。CKI與數(shù)據(jù)信號同相。CKQ和CKI之間的相位差值是Tb/2。最終的相位差值脈沖PD是負(fù)的。這些脈沖的長度等于Tb/2。所以信號PD的長度代表參考時鐘CKQ和數(shù)據(jù)時鐘之間的相位差值。信號ERRQ和ERRI’是相同的。因此，輸出Pd等于ERRQ-2*ERRI’，對應(yīng)于信號ERRQ。
圖11表示圖9所示的電路產(chǎn)生的信號的再一示例。時鐘CKQ的轉(zhuǎn)換和信號數(shù)據(jù)的轉(zhuǎn)換是同步的，即數(shù)據(jù)時鐘與時鐘CKQ同相。輸出PD在+1和-1之間交替，且平均輸出是0。PD在時間周期Tb上的積分等于0。當(dāng)數(shù)據(jù)發(fā)送丟失時，輸出將會是0。在這種情況下，數(shù)據(jù)信號的轉(zhuǎn)換與CKQ的轉(zhuǎn)換同步。
如果時鐘CKQ提前，那么產(chǎn)生具有正平均值的當(dāng)前輸出PD，如圖12所示。同樣，當(dāng)沒有出現(xiàn)數(shù)據(jù)轉(zhuǎn)換時，輸出是0。圖13表示根據(jù)本發(fā)明的相位檢測器的第二實(shí)施例。圖13所示的參考信號發(fā)生器40和42與圖9所示的不同。異或門XOR被同或門NXOR代替。并且相位檢測器的輸出信號發(fā)生器中的AND門被NOR門代替。圖13中，NOR門連接至參考信號發(fā)生器42的輸出。連接至信號發(fā)生器42的輸出的該NOR的2個輸入相同。所以，該NOR門用作反相器。
圖13的相位檢測器和圖9的相位檢測器產(chǎn)生相同的輸出PD。圖9的輸出PD由下述方程定義PD＝ERRQ-2(ERRQ×ERRI)(1)PD＝(X1QX2Q)-2(X1QX2Q)x(X1IX2I) (2)
PD=PD=(X1Q⊕X2Q)-2*(X1I⊕X2I)‾+(X1Q⊕X2Q)‾‾---(3)]]>圖13的相位檢測器剛好是方程(3)的邏輯實(shí)現(xiàn)。所以，圖10至圖12也代表圖13的相位檢測器產(chǎn)生的信號。
由于數(shù)字邏輯功能NXOR的具體實(shí)現(xiàn)，圖13所示的2個NXOR電路具有差分輸入和單端輸出。相位檢測器的輸出PD將直接施加于環(huán)路濾波器。輸出信號發(fā)生器44的減法電路可以基于線性放大器。鎖相環(huán)路傳遞將具有0赫茲的有限幅值。所以，如果由圖13的相位檢測器實(shí)現(xiàn)該鎖相環(huán)路，那么該鎖相環(huán)路將具有大的靜態(tài)相位誤差。為了避免上述的缺陷，提出了本發(fā)明的第三實(shí)施例，如圖14所示。
圖14的相位檢測器包括電荷泵。發(fā)生在圖9和圖13所示的乘法器和減法器中的乘法和減法現(xiàn)在發(fā)生在圖14的輸出信號發(fā)生器的電荷泵中。該方法的優(yōu)點(diǎn)是類似于積分器的具有0赫茲有限幅值的環(huán)路傳遞。因此，靜態(tài)相位誤差將顯著減小。輸出信號發(fā)生器44的OR門具有單端輸入和差分輸出。差分型的電荷泵需要差分輸出。產(chǎn)生2個信號UP和DOWN，用于差分驅(qū)動電荷泵。圖14中的差分輸出UP對應(yīng)于圖9中的信號ERRQ，差分輸出DOWN對應(yīng)于圖9中的信號ERRI’。傳遞至電荷泵的電壓差值被轉(zhuǎn)換成相應(yīng)的電流，并且該電流的乘法和減法由電荷泵執(zhí)行。
圖13和圖14都包括“虛設(shè)”的OR門。該虛設(shè)的OR門在兩種情況下都連接至第二參考信號發(fā)生器40的輸出。該虛設(shè)的OR門是為了延遲第二參考信號發(fā)生器40的輸出，使得第二參考信號發(fā)生器和第一參考信號發(fā)生器40和42產(chǎn)生的輸出具有相同的延遲。
相位檢測器也可以使用純差分方法，這樣的相位檢測器的實(shí)施例如圖15所示。該實(shí)施例完全基于差分XOR門和差分OR門。輸出UP和輸出DOWN還是邏輯方程(3)的實(shí)現(xiàn)。類似于圖14的相位檢測器，圖15的相位檢測器包括具有2個電流源的電荷泵。由UP信號控制的電流源比由down信號控制的電流源小兩倍。這實(shí)現(xiàn)了圖9和圖13中的乘以2。
圖16表示根據(jù)本發(fā)明的相位檢測器的第五實(shí)施例。圖16的相位檢測器只包括XOR門和D鎖存器。在差分實(shí)現(xiàn)中，相同的構(gòu)造模塊簡化了該電路的布局。使用差分XOR的另一優(yōu)勢在于XOR的具體實(shí)現(xiàn)不需要堆疊晶體管(對于OR也一樣)。當(dāng)使用堆疊的晶體管時，需要源跟隨器，結(jié)果導(dǎo)致邏輯門的幅值下降并且犧牲速度。這是具有AND門的任一實(shí)現(xiàn)的情況。
圖16的相位檢測器的特征在于電荷泵中的電流源是相同的且容易匹配。兩個電流源提供電流I0。用于down信號的XOR門具有連接至邏輯0的輸入，并且在該down信號的XOR門的輸入處增加額外的虛設(shè)XOR。相位檢測器的行為可以通過下述邏輯方程描述PD＝Up-Down (4)Down＝(X1IX2I)＝ERRI (5)Up＝(X1QX2Q)(X1IX2I)＝ERRQERRI (6)方程(4)產(chǎn)生的輸出信號與通過圖9，13，14和15的相位檢測器實(shí)現(xiàn)方程(1)輸出的信號相同。
圖17表示圖16的相位檢測器的8個不同的邏輯實(shí)現(xiàn)PD1至PD8。邏輯實(shí)現(xiàn)PD3對應(yīng)于圖16的相位檢測器所選擇的邏輯實(shí)現(xiàn)。PD3沒有差分輸入和差分輸出，但是對于本領(lǐng)域技術(shù)人員來說，可以使用具有差分輸入和差分輸出的異或門是顯而易見的。PD3中提供了輸出DOWN和UP的異或門對應(yīng)于圖16中提供了輸出DOWN和UP的異或門。PD3中標(biāo)注I和Q的異或門分別對應(yīng)具有輸入X1L和X2L的異或門和具有輸入X1Q和X2Q的異或門。由于圖16中使用的虛設(shè)XOR門只是一個有益但不是必需的元件，所以在PD3中沒有示出?；蛘撸瑘D17所示的其他邏輯實(shí)現(xiàn)連接至圖16的電荷泵和D鎖存器L1，L2，L3和L4。
圖18A表示XOR門，可以用在前述本發(fā)明實(shí)施例之一中。圖18的邏輯門具有第一差分輸入A，A，第二差分輸入B，B。該門的差分輸出用Q，Q代表。圖18的差分XOR門還包括8個晶體管M1，M2，M3，...，M8。并且，該XOR門具有3個電流源I01，I02，I03。電流源I01將晶體管M1，M2和M4接地。電流源I02將晶體管M3和M5接地，電流源I03將晶體管M5，M7和M8接地。每個輸入A，A，B，B連接至晶體管M1，M2，M7和M8中的一個的柵極。電流源I01，I02和I03都具有相同的恒定電流I0。在晶體管M1至M8的尾端增加的電流源通過保證恒定電壓Io*R來控制不穩(wěn)定的溫度和加工過程的偏差。R代表連接至差分輸出Q，Q的電阻以及這些電阻的阻值。恒定電流源增加了對地的電源抑制，并提高了該正向電源供應(yīng)中的恒定電源電流。在PLL-DCR結(jié)構(gòu)中，這是很重要的優(yōu)勢，這是因?yàn)閷材Ｐ盘杹碚f，其他構(gòu)造模塊，例如電荷泵和VCO在構(gòu)造時能夠具有較小的限制。
圖18B表示圖18A的差分XOR門的邏輯表和XOR門輸出的模擬值。邏輯狀態(tài)之間的差分抖動是I0*R。I0*R代表差分輸出Q，Q處的電壓差值。圖18A所示的共模電壓VCOM被選擇為與差分輸入的共模具有一點(diǎn)差別。晶體管M3和M6連接至相同的電流源02，因此，在負(fù)輸出中，總是存在恒定電流。
圖19表示NXOR門，具有2個差分輸入A，A和B，B以及單端輸出Q。圖19的NXOR門的每個差分輸入都連接至圖19所示的晶體管M1，M2，M5和M6中的一個的柵極。共模電壓VCOM連接至圖19所示的晶體管M3和M4的柵極。第一電流源I01連接至晶體管M1，M2和M3。第二電流源I02連接至晶體管M4，M5和M6。電流源I01和I02都具有相同的電流I0。當(dāng)兩個輸入A’和B’都低時，需要晶體管M3和M4來保持電流源I01不飽和。
圖20表示用于前述一個相位檢測器中的差分OR門。圖20的差分OR門包括2個差分輸入A，A和B，B以及差分輸出Q，Q。該差分OR門中具有8個晶體管M1至M8。輸入A連接至晶體管M1的柵極，輸入B連接至晶體管M2的柵極。晶體管M1和M2都連接至電流源I01。晶體管M3和M4的柵極，每個都被提供共模電壓VCOM。這些晶體管的源極和漏極彼此連接。晶體管M1，M2，M3和M4，每個都連接至輸出Q。差分輸入A和B連接至晶體管M7和M8的柵極。晶體管M6，M7和M8，每個都連接至電流源I03。晶體管M6在它的柵極具有共模電壓VCOM。晶體管M5，M6，M7和M8，每個都連接至輸出Q。圖20B表示圖20A的差分OR門的邏輯表。
圖21表示也用于前述每個相位檢測器中的OR門。圖21的OR門有2個單端輸入A和B以及差分輸出Q，Q。圖21的OR門中具有晶體管M1，M2和M3。晶體管M1和M2的柵極分別組成輸入A和B。晶體管M1，M2和M3的每個尾端都連接至共同的電流源I0。共模電壓VCOM組成晶體管M3的柵極。
圖22表示相位頻率檢測器，包括相位檢測器200和頻率檢測器210。圖21中的相位檢測器200對應(yīng)于圖16所示的相位檢測器。圖16所示的參考時鐘CKL和CKQ分別對應(yīng)圖22所示的CKL/2和CKQ/2。頻率檢測器210具有2個參考時鐘CKQ和CKL。頻率檢測器210的時鐘CKQ和CKL是正交時鐘，即它們具有相同的頻率且它們之間的相移為T/4，其中T是時鐘周期。參考時鐘CKQ和CKL的頻率f＝1/T對應(yīng)數(shù)據(jù)時鐘的頻率。參考時鐘CKL/2和CKQ/2也是2個正交時鐘，該正交時鐘的頻率是數(shù)據(jù)時鐘頻率的一半。頻率檢測器210是具有三狀態(tài)輸出的全速率頻率檢測器。相位檢測器是半速率相位檢測器。分頻器能夠產(chǎn)生2個正交時鐘CKI/2和CKQ/2，該2個正交時鐘從兩個全速率正交時鐘CKQ和CKL中的一個導(dǎo)出。頻率檢測器210具有2個D鎖存器L1和L2，這兩個鎖存器的差分輸出連接至MUX。這種D鎖存器和MUX的組合作為鎖存器操作，并閉鎖數(shù)據(jù)信號的UP轉(zhuǎn)換和DOWN轉(zhuǎn)換。所以，數(shù)據(jù)轉(zhuǎn)換以全速對2個正交時鐘信號CKI和CKQ進(jìn)行采樣。MUX的輸出只在數(shù)據(jù)轉(zhuǎn)換時更新，并在輸出處保持轉(zhuǎn)換之間的相同的誤差。另外，D鎖存器L3和L4以及另一個MUX組成類似的D鎖存器和MUX的組合。圖22所示的MUX的輸出具有參考記號PD_Q和PD_I。該P(yáng)D_Q輸出對應(yīng)于相位檢測器的輸出，而PD_I輸出與PD_Q正交。DATA與CKQ(分別與CKI)之間的相位差值被轉(zhuǎn)換成正或負(fù)量化信號。當(dāng)該信號為正時，時鐘將增加它的相位，當(dāng)該信號為負(fù)時，時鐘將減小它的相位。
權(quán)利要求
1.相位檢測器，用于利用數(shù)據(jù)信號(DATA)來檢測數(shù)據(jù)時鐘(DATA-CLK)和參考時鐘(REF-CLK)之間的相位差值，其中所述數(shù)據(jù)信號(DATA)的轉(zhuǎn)換與所述數(shù)據(jù)時鐘(DATA-CLK)的轉(zhuǎn)換同步，并且所述數(shù)據(jù)時鐘(DATA-CLK)與所述參考時鐘(REF-CLK)具有相同的頻率，所述相位檢測器包括-第一信號發(fā)生器(42)，用于產(chǎn)生第一二元信號(ERRQ)，所述第一二元信號的脈沖寬度等于所述數(shù)據(jù)信號(DATA)的轉(zhuǎn)換和與所述數(shù)據(jù)信號(DATA)的轉(zhuǎn)換相鄰的第一參考時鐘信號(CKQ)的轉(zhuǎn)換之間的第一時間差值(ΔT1)，其中所述第一信號發(fā)生器包括用于接收所述第一參考時鐘信號(CKQ)的輸入和用于接收所述數(shù)據(jù)信號(DATA)的輸入，其中所述第一參考時鐘(CKQ)的頻率是所述參考時鐘(REF-CLK)的頻率的一半，且所述第一參考時鐘與所述參考時鐘同步，-第二信號發(fā)生器(40)，用于產(chǎn)生第二二元信號(ERRI)，所述第二二元信號的脈沖寬度等于所述數(shù)據(jù)信號(DATA)的轉(zhuǎn)換和與所述數(shù)據(jù)信號(DATA)的轉(zhuǎn)換相鄰的第二參考時鐘信號(CKI)的轉(zhuǎn)換之間的第二時間差值(ΔT2)，其中所述第二信號發(fā)生器(40)包括用于接收所述第二參考時鐘(CKI)的輸入和用于接收所述數(shù)據(jù)信號(DATA)的輸入，-輸出信號發(fā)生器(44)，用于產(chǎn)生輸出信號，所述輸出信號代表所述數(shù)據(jù)時鐘(DATA-CLK)和所述參考時鐘(REF-CLK)之間的相位差值，其中所述輸出信號等于ERRQ-2*(ERRQ AND ERRI)，并且AND代表邏輯AND運(yùn)算，或者所述輸出等于(ERRQ XOR ERRI)-ERRI，其中XOR代表邏輯XOR運(yùn)算。
2.如權(quán)利要求1所述的用于檢測相位差值的相位檢測器，其中所述第一信號發(fā)生器包括2個D鎖存器，所述2個D鎖存器都適用于接收所述數(shù)據(jù)信號(DATA)，所述第一信號發(fā)生器的所述2個D鎖存器中的第一個適用于接收所述第一參考時鐘信號，所述第一信號發(fā)生器的所述2個D鎖存器中的第二個適用于接收經(jīng)過反相的第一參考時鐘。
3.如權(quán)利要求2所述的用于檢測相位差值的相位檢測器，其中所述第二信號發(fā)生器包括2個D鎖存器，所述2個D鎖存器都適用于接收所述數(shù)據(jù)信號(DATA)，所述第二信號發(fā)生器的所述2個D鎖存器中的第一個適用于接收所述第二參考時鐘，所述第二信號發(fā)生器的所述2個D鎖存器中的第二個適用于接收經(jīng)過反相的第二參考時鐘。
4.如權(quán)利要求3或4所述的相位檢測器，其中所述第一信號發(fā)生器或第二信號發(fā)生器的所述2個D鎖存器輸出的信號輸出至XOR門或者輸出至XNOR門。
5.如前述任一權(quán)利要求所述的用于檢測相位差值的相位檢測器，其中所述輸出信號發(fā)生器(44)包括AND門，所述AND門具有2個輸入和1個輸出，所述AND門的輸入接收所述第一二元信號(ERRQ)和所述第二二元信號(ERRI)，所述輸出信號發(fā)生器(44)包括乘法器(*2)，用于將所述AND門的輸出乘以2，所述輸出信號發(fā)生器(44)包括減法器(SUM)，用于從所述第一二元信號(ERRQ)中減去所述乘法器(*2)的輸出，所述減法器具有輸出PD，所述PD代表所述相位檢測器的輸出。
6.如權(quán)利要求1至4中之一所述的相位檢測器，其中所述輸出信號發(fā)生器包括第一OR門(OR)，其中所述第一OR門(OR)的2個輸入都連接至所述第一二元信號(ERRQ)，所述輸出信號發(fā)生器包括第二OR門，其中所述第二OR門的第一輸入連接至所述第一二元信號(ERRQ)，所述第二OR門的第二輸入連接至所述第二二元信號(ERRI)，所述輸出信號發(fā)生器包括電荷泵，該電荷泵連接至所述第一和第二OR門(OR)的輸出，所述電荷泵適用于將所述第二OR門的輸出乘以2，并從所述第一OR門的輸出中減去所述乘法結(jié)果。
7.如權(quán)利要求1至4中之一所述的相位檢測器，其中所述輸出信號發(fā)生器包括第一XOR門，所述第一XOR門具有用于接收所述第一二元信號(ERRQ)的輸入和用于接收所述第二二元信號(ERRI)的輸入，所述輸出信號發(fā)生器包括第二XOR門，所述第二XOR門具有用于接收所述第二二元信號(ERRI)的輸入和用于接收邏輯0的輸入，所述輸出信號發(fā)生器(ERRQ)包括電荷泵，所述電荷泵適用于從所述第一XOR門的輸出中減去所述第二XOR門的輸出。
8.一種利用數(shù)據(jù)信號(DATA)來檢測數(shù)據(jù)時鐘(DATA-CLK)和參考時鐘(REF-CLK)之間的相位差值的方法，其中所述數(shù)據(jù)信號(DATA)的轉(zhuǎn)換與所述數(shù)據(jù)時鐘(DATA-CLK)的轉(zhuǎn)換同步，該方法包括步驟-接收第一參考時鐘信號(CKQ)和第二參考時鐘信號(CKI)，所述第一參考時鐘信號和所述第二參考時鐘信號具有相同的頻率(f)，且所述頻率(f)是所述參考時鐘(REF-CLK)頻率的一半，所述第一參考時鐘信號(CKQ)和所述第二參考時鐘信號(CKI)之間的相位差值等于1/(4f)，-產(chǎn)生第一二元信號(ERRQ)，所述第一二元信號的脈沖寬度等于所述數(shù)據(jù)信號(DATA)的轉(zhuǎn)換和與所述數(shù)據(jù)信號(DATA)的轉(zhuǎn)換相鄰的第一參考時鐘信號(CKQ)的轉(zhuǎn)換之間的第一時間差值(ΔT1)，-產(chǎn)生第二二元信號(ERRI)，所述第二二元信號的脈沖寬度等于所述數(shù)據(jù)信號(DATA)的轉(zhuǎn)換和與所述數(shù)據(jù)信號(DATA)的轉(zhuǎn)換相鄰的所述第二參考時鐘信號(CKI)的轉(zhuǎn)換之間的第二時間差值(ΔT2)，-產(chǎn)生輸出信號，所述輸出信號代表所述數(shù)據(jù)時鐘(DATA-CLK)和所述參考時鐘(REF-CLK)之間的相位差值，其中所述輸出信號等于ERRQ-2*(ERRQ AND ERRI)，并且AND代表邏輯AND運(yùn)算。
全文摘要
本發(fā)明涉及一種相位檢測器，該相位檢測器利用數(shù)據(jù)信號DATA來檢測數(shù)據(jù)時鐘DATA－CLK和參考時鐘REF－CLK之間的相位差值。數(shù)據(jù)信號DATA的轉(zhuǎn)換與數(shù)據(jù)時鐘DATA－CLK的轉(zhuǎn)換同步。數(shù)據(jù)時鐘DATA－CLK和參考時鐘REF－CLK具有相同的頻率。該相位檢測器包括第一信號發(fā)生器(42)，用于產(chǎn)生第一二元信號ERRQ，該第一二元信號ERRQ的脈沖寬度等于數(shù)據(jù)信號DATA的轉(zhuǎn)換和與數(shù)據(jù)信號DATA的轉(zhuǎn)換相鄰的第一參考時鐘信號CKQ的轉(zhuǎn)換之間的第一時間差值ΔT1，其中該第一信號發(fā)生器包括用于接收第一參考時鐘信號CKQ的輸入和用于接收數(shù)據(jù)信號DATA的輸入。該相位檢測器包括第二信號發(fā)生器(40)，用于產(chǎn)生第二二元信號ERRI。該第二二元信號ERRI的脈沖寬度等于數(shù)據(jù)信號DATA的轉(zhuǎn)換和與數(shù)據(jù)信號DATA的轉(zhuǎn)換相鄰的第二參考時鐘信號CKI的轉(zhuǎn)換之間的第二時間差值ΔT2，其中該第二信號發(fā)生器包括用于接收第二二元信號ERRI的輸入和用于接收第二參考信號CKI的輸入。該相位檢測器包括輸出信號發(fā)生器(40)，用于產(chǎn)生輸出信號，該輸出信號代表數(shù)據(jù)時鐘(DATA－CLK)和參考時鐘(REF－CLK)之間的相位差值，其中該輸出信號等于ERRQ－2*(ERRQ AND ERRI)，并且AND代表邏輯AND運(yùn)算，或者該輸出等于(ERRQ XOR ERRI)－ERRI，其中XOR代表邏輯XOR運(yùn)算。
文檔編號H03L7/107GK1846391SQ200480024854
公開日2006年10月11日 申請日期2004年8月11日 優(yōu)先權(quán)日2003年8月29日
發(fā)明者米哈伊·A·T·桑杜利努, 愛德華·F·斯蒂卡夫特 申請人:皇家飛利浦電子股份有限公司