專利名稱：多電源電壓半導(dǎo)體器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種以多個(gè)電源電壓工作的多電源電壓半導(dǎo)體器件，并且具體地說，涉及一種由多個(gè)模塊組成的多電源電壓半導(dǎo)體器件，其中某些或全部模塊具有獨(dú)立的時(shí)鐘電路。
背景技術(shù)：
諸如移動(dòng)電話之類包含半導(dǎo)體器件的電子設(shè)備在近年來尺寸和功耗都已經(jīng)降低。因此，需要減小半導(dǎo)體器件中的功耗。
為了降低功耗而減小電源電壓是有效的。減小電源電壓還減小了漏電流，這導(dǎo)致了功耗的降低。然而，減小電源電壓也一律減小了可用時(shí)鐘頻率，因此減小了工作速度。因此，使用了以多個(gè)電壓工作的多電源電壓半導(dǎo)體器件，其中提供給模塊的電源電壓可以以如下方式獨(dú)立改變向組成半導(dǎo)體器件的模塊中不需要快速工作速度的模塊提供低電源電壓，并且向需要快速工作速度的模塊提供高電源電壓。
在待機(jī)狀態(tài)中，通過僅僅向需要提供電源電壓的模塊提供電源電壓，可以最小化漏電流，從而減小功耗。
在下面的描述中使用的術(shù)語“多電源電壓半導(dǎo)體器件”是指，以從多個(gè)電源系統(tǒng)提供的具有不同電壓值的多個(gè)電源來工作的半導(dǎo)體器件，以及以從多個(gè)電源系統(tǒng)提供的具有相同電壓值的多個(gè)電源來工作的半導(dǎo)體器件，以及以電源電壓變化的單個(gè)電源系統(tǒng)來工作的半導(dǎo)體器件。
在由多個(gè)模塊組成的傳統(tǒng)半導(dǎo)體器件中，這些模塊中的某一些或全部具有獨(dú)立的時(shí)鐘電路，其中每個(gè)時(shí)鐘電路根據(jù)從為多個(gè)模塊提供的公共時(shí)鐘發(fā)生器電路所提供的時(shí)鐘信號(hào)來驅(qū)動(dòng)每個(gè)模塊內(nèi)所使用的時(shí)鐘信號(hào)。然而，當(dāng)在每個(gè)模塊內(nèi)驅(qū)動(dòng)時(shí)鐘信號(hào)時(shí)，由于各個(gè)模塊中驅(qū)動(dòng)時(shí)鐘信號(hào)的定時(shí)不一致，可能在各個(gè)模塊內(nèi)出現(xiàn)時(shí)鐘偏移。模塊之間出現(xiàn)的這種時(shí)鐘偏移可能導(dǎo)致模塊之間發(fā)信號(hào)的定時(shí)不一致的問題。因此，由多個(gè)模塊組成的半導(dǎo)體器件使用延遲電路來調(diào)整輸入到各個(gè)模塊的公共時(shí)鐘信號(hào)的定時(shí)，以控制模塊之間的時(shí)鐘偏移。
圖1示出了使用這種延遲電路來抑制模塊之間的時(shí)鐘偏移的傳統(tǒng)多電源電壓半導(dǎo)體器件的配置。傳統(tǒng)多電源電壓半導(dǎo)體器件包括兩個(gè)模塊31、32、時(shí)鐘(CLK)發(fā)生器電路10、以及延遲電路120。為了簡(jiǎn)單起見，這里將描述由兩個(gè)模塊31、32組成的多電源電壓半導(dǎo)體器件。然而，實(shí)際中的半導(dǎo)體器件可以包括多于兩個(gè)的模塊。
時(shí)鐘發(fā)生器電路10產(chǎn)生時(shí)鐘信號(hào)，并將其提供給模塊31和32。從時(shí)鐘發(fā)生器電路10提供給模塊32的時(shí)鐘信號(hào)由插入在它們之間的延遲電路120延遲，并且將從時(shí)鐘發(fā)生器電路10所生成的時(shí)鐘信號(hào)延遲了一定時(shí)間量的時(shí)鐘提供給模塊32作為其時(shí)鐘信號(hào)。
模塊31包括時(shí)鐘電路41和觸發(fā)器(F/F)電路51、52。模塊32包括時(shí)鐘電路42和觸發(fā)器電路62、63。
模塊31的時(shí)鐘電路41基于來自時(shí)鐘發(fā)生器電路10的時(shí)鐘信號(hào)，驅(qū)動(dòng)要提供給模塊31內(nèi)的電路的時(shí)鐘信號(hào)CLK1。模塊32的時(shí)鐘電路42基于被延遲電路120延遲了給定時(shí)間量的時(shí)鐘信號(hào)，驅(qū)動(dòng)要提供給模塊32內(nèi)的電路的時(shí)鐘信號(hào)CLK2。
在這種多電源電壓半導(dǎo)體器件中，必須在所有工作點(diǎn)保證適當(dāng)操作，即使器件使用提供在一定范圍內(nèi)變化的電源電壓的可變電源作為電源。也就是說，必須以這種方式來設(shè)計(jì)模塊電路(時(shí)鐘電路和運(yùn)算電路)在所有電源電壓處，時(shí)鐘偏移小于信號(hào)傳播延遲，相反，信號(hào)傳播延遲大于時(shí)鐘偏移。
通過使用提供一定延遲量的延遲電路120可以抑制模塊31和32之間的時(shí)鐘偏移(clock skew)，除非模塊31和32之間的時(shí)鐘電路41、42的延遲量隨可變電源101的電壓值改變。
例如，在圖1所示的傳統(tǒng)多電源電壓半導(dǎo)體器件中，通過如此設(shè)置延遲電路120的延遲量可以抑制模塊31和32之間的時(shí)鐘偏移從時(shí)鐘電路41輸出的時(shí)鐘信號(hào)CLK1與從時(shí)鐘電路42輸出的時(shí)鐘信號(hào)CLK2同相。
然而，如果模塊31、32的時(shí)鐘電路41、42的延遲量在電源電壓依賴性方面彼此不一致，則出現(xiàn)這樣的問題可變電源101的電源電壓的改變使每個(gè)時(shí)鐘電路延遲改變，這大大增加了模塊之間的時(shí)鐘偏移。
如果使用一種所謂的多Vt(其中，在同一半導(dǎo)體器件上形成具有不同閾值(Vt)的MOS晶體管)的技術(shù)或者一種所謂的多Tox的技術(shù)(其中，在同一半導(dǎo)體器件上形成具有不同的柵極氧化物厚度(Tox)的MOS晶體管)，則這一問題尤其顯著，因?yàn)槟K31、32的時(shí)鐘電路41、42的延遲量在電源電壓依賴性方面彼此差別很大。
例如，假設(shè)圖1所示的時(shí)鐘電路41、42的延遲量的電源電壓依賴性具有圖2所示的特性。即使將延遲電路120設(shè)置為防止在可變電源101的電壓為A時(shí)模塊之間的時(shí)鐘偏移，當(dāng)可變電源101的電源電壓變?yōu)殡妷築時(shí)，也會(huì)產(chǎn)生延遲差，因此模塊之間的時(shí)鐘偏移增加。
圖3中的時(shí)序圖示出了這種傳統(tǒng)多電源電壓半導(dǎo)體器件中的時(shí)鐘電路41、42的操作。參考圖3中的時(shí)序圖，可以看到，在可變電源101的電壓為A時(shí)最小的時(shí)鐘偏移在可變電源101的電源電壓變?yōu)殡妷築之后變得很大。
另外，如前所述，某些多電源電壓半導(dǎo)體器件同時(shí)使用非可變電源以及可變電源。圖4示出了一種多電源電壓半導(dǎo)體器件，其包括輸入了非可變電源的模塊以及輸入了可變電源的模塊。在圖4中，非可變電源102輸入端模塊41，并且可變電源101輸入到模塊42。如果輸入不同的電源電壓，則輸出不同電平的信號(hào)。為了適應(yīng)電壓差，為模塊31和32之間的信號(hào)提供電平切換器(level shifter)71～73。在圖4所示的多電源電壓半導(dǎo)體器件中，當(dāng)可變電源101的電源電壓改變時(shí)，模塊32中時(shí)鐘電路42的電源電壓改變，如圖5所示。因此，由不同電源供電的模塊32與模塊31之間的時(shí)鐘偏移大大增加。
已經(jīng)提出了許多方法來減小時(shí)鐘偏移。例如，日本專利早期公開No.11-39868公開了一種用于減小由多個(gè)IC芯片組成的半導(dǎo)體集成電路系統(tǒng)中的時(shí)鐘偏移的方法。在半導(dǎo)體集成電路系統(tǒng)中，將一個(gè)IC芯片分類為主芯片，并且將其他芯片分類為從芯片。主芯片檢測(cè)條件的改變(例如，電源電壓變化)，并且將所檢測(cè)到的改變指示給每個(gè)從芯片。每個(gè)從芯片然后根據(jù)所指示的關(guān)于檢測(cè)到的改變的信息來調(diào)整自身的時(shí)鐘相位。
因?yàn)閭鹘y(tǒng)的半導(dǎo)體集成電路系統(tǒng)由多個(gè)IC芯片組成，所以其配置與多電源電壓半導(dǎo)體器件(其中在單個(gè)芯片上形成多個(gè)模塊)的配置不同。如果要將上述方法應(yīng)用于多電源電壓半導(dǎo)體器件，則需要用于檢測(cè)電源電壓變化的電路以及從該電路到各個(gè)模塊的接線。具體地說，因?yàn)槎嚯娫措妷喊雽?dǎo)體器件具有多個(gè)電源系統(tǒng)，所以器件需要用于檢測(cè)這些電源系統(tǒng)中每一個(gè)的電源電壓變化的電路。因此，電路導(dǎo)線的數(shù)目隨著所包括的模塊數(shù)以及所使用的電源系統(tǒng)數(shù)增加，這使得在高密度半導(dǎo)體器件中使用這種方法是不切實(shí)際的。
上述傳統(tǒng)多電源電壓半導(dǎo)體器件使用延遲電路來控制延遲量，以減小特定電源電壓處的時(shí)鐘偏移，因此存在這樣的問題如果在每個(gè)模塊中所提供的每個(gè)時(shí)鐘電路的延遲量具有不同的電源電壓依賴性，則當(dāng)電源電壓改變時(shí)，模塊之間的時(shí)鐘偏移增加。

發(fā)明內(nèi)容
本發(fā)明的目的是提供這樣一種多電源電壓半導(dǎo)體器件在為每個(gè)模塊提供的每個(gè)時(shí)鐘電路具有不同電源電壓依賴性的情況下，即使電源電壓改變，不使用復(fù)雜的配置，也能夠減小模塊之間的時(shí)鐘偏移。
為了實(shí)現(xiàn)該目的，根據(jù)本發(fā)明的多電源電壓半導(dǎo)體器件包括多個(gè)模塊并且以多個(gè)電源電壓工作，其中多個(gè)模塊中的任何模塊或全部模塊具有獨(dú)立的時(shí)鐘電路，其特征在于為從時(shí)鐘發(fā)生器電路提供給所述多個(gè)模塊中每個(gè)模塊的每個(gè)時(shí)鐘信號(hào)中的任何或全部時(shí)鐘信號(hào)提供可變延遲電路，所述可變延遲電路提供根據(jù)電源電壓而改變的延遲量。
根據(jù)本發(fā)明，通過由時(shí)鐘發(fā)生器電路與每個(gè)模塊之間所提供的可變延遲電路來補(bǔ)償與電源電壓改變相關(guān)聯(lián)的延遲量改變，可以抑制模塊之間由于電源電壓改變而出現(xiàn)時(shí)鐘偏移。
當(dāng)電源電壓減小時(shí)，所述可變延遲電路可以增加延遲量。
通過在一個(gè)模塊中的時(shí)鐘電路的延遲量變?yōu)樾∮诹硪荒K(其中，電源電壓減小)中的時(shí)鐘電路的延遲量時(shí)增加提供給這個(gè)模塊的時(shí)鐘信號(hào)的延遲量，可以抑制由于電源電壓減小而引起的時(shí)鐘偏移增加。
根據(jù)本發(fā)明的另一多電源電壓半導(dǎo)體器件包括多個(gè)模塊并且以多個(gè)電源電壓工作，其中多個(gè)模塊中的任何模塊或全部模塊具有獨(dú)立的時(shí)鐘電路，其特征在于提供電壓電平檢測(cè)器電路，所述電壓電平檢測(cè)器電路檢測(cè)電源電壓的電壓電平，并且將檢測(cè)到的電壓電平輸出為電壓電平檢測(cè)信號(hào)；并且為從時(shí)鐘發(fā)生器電路提供給所述多個(gè)模塊中每個(gè)模塊的每個(gè)時(shí)鐘信號(hào)中的任何或全部時(shí)鐘信號(hào)提供可變延遲電路，所述可變延遲電路根據(jù)所述電壓電平檢測(cè)信號(hào)改變延遲量。
根據(jù)本發(fā)明，電壓電平檢測(cè)器電路檢測(cè)電源電壓的電壓電平，并且根據(jù)所檢測(cè)到的電壓電平來改變可變延遲電路的延遲量。
本發(fā)明的另一多電源電壓半導(dǎo)體器件包括多個(gè)模塊并且以多個(gè)電源電壓工作，其中多個(gè)模塊中的任何模塊或全部模塊具有獨(dú)立的時(shí)鐘電路，其特征在于為從時(shí)鐘發(fā)生器電路提供給所述多個(gè)模塊中每個(gè)模塊的每個(gè)時(shí)鐘信號(hào)中的任何或全部時(shí)鐘信號(hào)提供相位同步電路，所述相位同步電路用于使模塊中的時(shí)鐘信號(hào)同相。
根據(jù)本發(fā)明，即使模塊中的時(shí)鐘電路的延遲量由于電源電壓的改變而改變，模塊中的時(shí)鐘信號(hào)也不會(huì)失去同相，因?yàn)橄辔煌诫娐穼⒛K中的時(shí)鐘信號(hào)保持為同相。
可以為任何或全部相位同步電路提供可變延遲電路，所述可變延遲電路提供根據(jù)電源電壓而改變的延遲量，以補(bǔ)償電平切換器的延遲改變，其中所述電平切換器調(diào)整由不同電源電壓供電的模塊之間的信號(hào)電平。
根據(jù)本發(fā)明，補(bǔ)償電平切換器的延遲改變，以便在這種改變可能引起問題的情形中抑制由于電源電壓改變而引起的時(shí)鐘偏移增加。
本發(fā)明的另一多電源電壓半導(dǎo)體器件還可以包括電壓改變檢測(cè)器電路，其檢測(cè)電源電壓的改變；以及阻斷裝置(blocking means)，用于在所述電壓改變檢測(cè)器電路確定電壓正在改變時(shí)阻止將所述時(shí)鐘發(fā)生器電路所生成的時(shí)鐘信號(hào)提供給每個(gè)模塊電路。
根據(jù)本發(fā)明，通過在電源電壓正在改變時(shí)防止將來自時(shí)鐘發(fā)生器電路的時(shí)鐘信號(hào)提供給每個(gè)模塊，可以防止電壓改變時(shí)出現(xiàn)故障，以便確保模塊的穩(wěn)定操作。
該多電源電壓半導(dǎo)體器件還可以包括最小電壓檢測(cè)器電路，其生成并輸出電源控制信號(hào)，所述電源控制信號(hào)提供控制，以在可以以預(yù)定時(shí)鐘頻率執(zhí)行正常操作的范圍內(nèi)最小化電源電壓；以及電源控制電路，其根據(jù)所述電源控制信號(hào)來控制電源電壓。
根據(jù)本發(fā)明，可以最小化功耗以實(shí)現(xiàn)高功率效率，因?yàn)榭梢栽诖_保正常工作的范圍內(nèi)減小電源電壓。
本發(fā)明的另一多電源電壓半導(dǎo)體器件包括多個(gè)模塊并且以多個(gè)電源電壓工作，其中多個(gè)模塊中的任何模塊或全部模塊具有獨(dú)立的時(shí)鐘電路，其特征在于提供電源控制電路，其根據(jù)指示當(dāng)前工作模式的工作模式信號(hào)來控制電源電壓；并且為從時(shí)鐘發(fā)生器電路提供給所述多個(gè)模塊中每個(gè)模塊的每個(gè)時(shí)鐘信號(hào)中的任何或全部時(shí)鐘信號(hào)提供可變延遲電路，所述可變延遲電路根據(jù)所述工作模式信號(hào)來改變延遲量。
該多電源電壓半導(dǎo)體器件還可以包括模式改變檢測(cè)器電路，當(dāng)檢測(cè)到由所述工作模式信號(hào)指示的工作模式改變時(shí)，在由所述模式改變檢測(cè)器電路中包含的定時(shí)器所設(shè)定的一段時(shí)間內(nèi)強(qiáng)迫并保持時(shí)鐘控制信號(hào)為預(yù)定值。
阻斷裝置，用于在所述時(shí)鐘控制信號(hào)保持為預(yù)定值時(shí)阻止將所述時(shí)鐘信號(hào)發(fā)生器電路生成的時(shí)鐘信號(hào)提供給每個(gè)模塊電路。


圖1是示出了傳統(tǒng)多電源電壓半導(dǎo)體器件的配置的方框圖；圖2示出了時(shí)鐘電路41、42的電源電壓依賴性；圖3是示出了傳統(tǒng)多電源電壓半導(dǎo)體器件中時(shí)鐘電路41、42的操作的時(shí)序圖；圖4是示出了另一傳統(tǒng)多電源電壓半導(dǎo)體器件的配置的方框圖；圖5是示出了另一傳統(tǒng)多電源電壓半導(dǎo)體器件中時(shí)鐘電路41、42的操作的時(shí)序圖；圖6是示出了根據(jù)本發(fā)明第一實(shí)施例的多電源電壓半導(dǎo)體器件的配置的方框圖；圖7示出了圖6所示的可變延遲電路20的具體示例配置；圖8是示出了組成可變延遲電路20的反相器的示例的電路圖；圖9是示出了組成可變延遲電路20的反相器的另一示例的電路圖；圖10示出了圖6所示的可變延遲電路的電源電壓相對(duì)于時(shí)鐘電路延遲的特性；圖11是示出了根據(jù)本發(fā)明第一實(shí)施例的多電源電壓半導(dǎo)體器件中時(shí)鐘電路41、42的操作的時(shí)序圖；圖12是示出了根據(jù)本發(fā)明第二實(shí)施例的多電源電壓半導(dǎo)體器件的配置的方框圖；圖13是示出了根據(jù)本發(fā)明第三實(shí)施例的多電源電壓半導(dǎo)體器件的配置的方框圖；圖14是示出了圖13所示的電壓改變檢測(cè)器電路90的配置的方框圖；圖15是示出了圖13所示的電壓改變檢測(cè)器電路的操作的時(shí)序圖；圖16是示出了根據(jù)本發(fā)明第四實(shí)施例的多電源電壓半導(dǎo)體器件的配置的方框圖；圖17示出了圖16所示的電壓電平檢測(cè)器電路96的一個(gè)示例；圖18示出了圖16所示的可變延遲電路22的示例性配置；
圖19示出了圖16所示的可變延遲電路22的另一示例性配置；圖20示出了圖16所示的電壓電平檢測(cè)器電路96的另一示例；圖21示出了圖16所示的可變延遲電路22的另一示例性配置；圖22是示出了根據(jù)本發(fā)明第五實(shí)施例的多電源電壓半導(dǎo)體器件的配置的方框圖；圖23是圖示根據(jù)本發(fā)明第五實(shí)施例的多電源電壓半導(dǎo)體器件的操作的時(shí)序圖；圖24是示出了根據(jù)本發(fā)明第六實(shí)施例的多電源電壓半導(dǎo)體器件的配置的方框圖；圖25是示出了圖24所示的最小電壓檢測(cè)器電路的配置的方框圖；圖26是圖示根據(jù)本發(fā)明第五實(shí)施例的多電源電壓半導(dǎo)體器件的操作的時(shí)序圖；圖27是示出了根據(jù)本發(fā)明第七實(shí)施例的多電源電壓半導(dǎo)體器件的配置的方框圖；圖28示出了圖27所示的相位同步電路131、132的具體示例；圖29示出了圖27所示的相位同步電路131、132的另一具體示例；圖30是圖示根據(jù)本發(fā)明第七實(shí)施例的多電源電壓半導(dǎo)體器件的操作的時(shí)序圖；圖31是示出了根據(jù)本發(fā)明第八實(shí)施例的多電源電壓半導(dǎo)體器件的配置的方框圖；圖32是圖示根據(jù)本發(fā)明第八實(shí)施例的多電源電壓半導(dǎo)體器件的操作的時(shí)序圖；圖33是示出了根據(jù)本發(fā)明第九實(shí)施例的多電源電壓半導(dǎo)體器件的配置的方框圖；圖34是圖示在根據(jù)本發(fā)明第八實(shí)施例的多電源電壓半導(dǎo)體器件中將工作模式從模式A切換為模式B的操作的時(shí)序圖；圖35是圖示在根據(jù)本發(fā)明第八實(shí)施例的多電源電壓半導(dǎo)體器件中將工作模式從模式B切換為模式A的操作的時(shí)序圖；
圖36是示出了根據(jù)本發(fā)明第九實(shí)施例的多電源電壓半導(dǎo)體器件的另一配置的方框圖；圖37是示出了根據(jù)本發(fā)明第九實(shí)施例的多電源電壓半導(dǎo)體器件的另一配置的方框圖；圖38是圖示圖37所示的根據(jù)本發(fā)明第九實(shí)施例的多電源電壓半導(dǎo)體器件的操作的時(shí)序圖；圖39是示出了根據(jù)本發(fā)明第十實(shí)施例的多電源電壓半導(dǎo)體器件的配置的方框圖；圖40示出了時(shí)鐘電路的延遲量的電源電壓依賴性；圖41示出了圖39所示的可變延遲電路24的具體示例；圖42示出了圖39所示的可變延遲電路24的另一具體示例；圖43是圖示根據(jù)本發(fā)明第十實(shí)施例的多電源電壓半導(dǎo)體器件的操作的時(shí)序圖；圖44是示出了根據(jù)本發(fā)明第十實(shí)施例的多電源電壓半導(dǎo)體器件的另一配置的方框圖；圖45示出了圖44所示的可變延遲電路25的具體示例；圖46示出了圖44所示的可變延遲電路25的另一具體示例；圖47是示出了根據(jù)本發(fā)明第十一實(shí)施例的多電源電壓半導(dǎo)體器件的配置的方框圖；圖48是示出了根據(jù)本發(fā)明第十二實(shí)施例的多電源電壓半導(dǎo)體器件的配置的方框圖；圖49是示出了根據(jù)本發(fā)明第十三實(shí)施例的多電源電壓半導(dǎo)體器件的配置的方框圖；圖50是示出了根據(jù)本發(fā)明第十四實(shí)施例的多電源電壓半導(dǎo)體器件的配置的方框圖。
具體實(shí)施例方式
為了闡明本發(fā)明的目的、特征以及優(yōu)點(diǎn)，下面將參考附圖詳細(xì)描述本發(fā)明的實(shí)施例。
(第一實(shí)施例)
圖6是示出了根據(jù)本發(fā)明第一實(shí)施例的多電源電壓半導(dǎo)體器件的配置的方框圖。圖6中與圖1相同的部件標(biāo)記為相同的標(biāo)號(hào)，并且省略對(duì)它們的描述。
根據(jù)第一實(shí)施例的多電源電壓半導(dǎo)體器件包括時(shí)鐘(CLK)發(fā)生器電路101、模塊31、32以及可變延遲電路20。第一實(shí)施例的多電源電壓半導(dǎo)體器件具有這樣的配置，其中用可變延遲電路20代替了圖1所示的多電源電壓半導(dǎo)體器件的延遲電路120。
電源電壓變化的可變電源101輸入到第一實(shí)施例的多電源電壓半導(dǎo)體器件。可變電源101對(duì)可變延遲電路20以及模塊31、32供電。如果可變電源101是提供給多電源電壓半導(dǎo)體器件的唯一電源，則時(shí)鐘發(fā)生器電路10由可變電源101供電。從時(shí)鐘發(fā)生器電路(例如，驅(qū)動(dòng)器或PLL)10生成時(shí)鐘信號(hào)。時(shí)鐘輸出提供給模塊31和模塊32。分別在模塊31、32中提供時(shí)鐘電路41、42。在模塊31和模塊32之間提供信號(hào)連接。
可變延遲電路20是這樣一種延遲電路，其提供的延遲量根據(jù)電源電壓改變。因?yàn)樵诘谝粚?shí)施例中提供可變電源101作為電源電壓，所以延遲量隨著可變電源101的電壓值改變。
雖然為了簡(jiǎn)單起見針對(duì)由兩個(gè)模塊31、32組成的多電源電壓半導(dǎo)體器件來描述本實(shí)施例，但是實(shí)際上器件可以由多于兩個(gè)的模塊組成。
在下面的描述中假設(shè)模塊31由高閾值晶體管構(gòu)成，并且模塊32由低閾值晶體管構(gòu)成。因此，可變電源101的電壓下降大大增加了時(shí)鐘電路41的延遲量，而略微增加了時(shí)鐘電路42的延遲量。
以如下方式來配置可變延遲電路20可變電源101的電壓降低使延遲量增加。因此，當(dāng)可變電源101的電源下降，并且因此時(shí)鐘電路41的延遲量變?yōu)榇笥跁r(shí)鐘電路42的延遲量時(shí)，由于可變延遲電路20的延遲量增加，調(diào)整了時(shí)鐘信號(hào)CLK1、CLK2的相位。因此，使輸入到模塊31、32的觸發(fā)器51、52、61和62的時(shí)鐘信號(hào)CLK1和CLK2同相。然后，模塊31、32根據(jù)調(diào)整過相位的時(shí)鐘CLK1、CLK2工作，因此無延遲地發(fā)送和接收信號(hào)?？梢源_保信號(hào)連接的保持余量(hold margin)的可變延遲電路20的延遲精度是足夠的。術(shù)語“保持余量”是指信號(hào)必須保持的余量，以便防止在時(shí)鐘信號(hào)改變之后出現(xiàn)故障。
圖7示出了圖6所示的可變延遲電路20的具體示例配置。參考圖7，圖6中的可變延遲電路20由多級(jí)反相器實(shí)現(xiàn)，其中由高閾值晶體管形成的多個(gè)反相器互相串聯(lián)連接在一起。與常規(guī)電路相比，由高閾值晶體管形成的反相器中的延遲量在電源電壓降低時(shí)大大增加。因此，可以通過上述配置來實(shí)現(xiàn)根據(jù)電源電壓改變延遲的可變延遲電路。
或者，組成可變延遲電路20的每個(gè)反相器可以是圖8所示的典型反相器。這種反相器是典型的反相器，其中P溝道MOS晶體管81和N溝道MOS晶體管82連接在電源電壓與地電壓之間。這種配置對(duì)于本領(lǐng)域的技術(shù)人員而言是公知的，因此省略對(duì)其操作的描述。
組成可變延遲電路20的每個(gè)反相器可以是由具有長柵極長度的晶體管形成的反相器。與常規(guī)電路相比，具有較長柵極長度的晶體管具有較大的閾值，因此該晶體管的延遲量在電源電壓降低時(shí)大大增加。因此，可以實(shí)現(xiàn)上述根據(jù)電源電壓改變延遲的可變延遲電路。
或者，組成可變延遲電路20的每個(gè)反相器可以是圖9所示的反相器。圖9所示的反相器是由垂直堆疊的許多個(gè)級(jí)組成的多級(jí)反相器。通過垂直堆疊晶體管，可以提供襯底效應(yīng)，與常規(guī)電路相比，這增加了晶體管的閾值，并且在電源電壓降低時(shí)大大增加了延遲。因此，可以實(shí)現(xiàn)上述根據(jù)電源電壓改變延遲的可變延遲電路。
圖10示出了如上配置的可變延遲電路20中電源電壓相對(duì)于延遲特性的關(guān)系。從圖10可以看到，可變延遲電路20的延遲量在電源電壓降低時(shí)增加。例如，當(dāng)可以電源101電壓從電壓A變?yōu)殡妷築時(shí)，延遲量增加了圖10所示的改變量。從模塊32的時(shí)鐘電路42輸出的時(shí)鐘信號(hào)CLK2被延遲了改變量這么多，這消除了圖2所示的時(shí)鐘電路41的延遲與時(shí)鐘電路42的延遲之間的差異。
下面將參考圖11所示的時(shí)序圖來描述在可變電源101的電壓從電壓A變?yōu)殡妷築時(shí)根據(jù)本發(fā)明的多電源電壓半導(dǎo)體器件所執(zhí)行的操作。
圖11分別示出了可變電源101以及分別輸入到模塊31和32的觸發(fā)器電路51、52和61、62的時(shí)鐘信號(hào)。當(dāng)可變電源101處于電壓A時(shí)，時(shí)鐘信號(hào)CLK1和CKL2同相。當(dāng)可變電源101的電壓從電壓A改變?yōu)殡妷築時(shí)，電源電壓逐漸從電壓A減小為電壓B。于是，時(shí)鐘信號(hào)CLK1、CLK2的幅度和相位逐漸變化。
另一方面，因?yàn)榭勺冄舆t電路20具有圖11所示的電壓特性，所以當(dāng)可變電源101的電壓從電壓A變?yōu)殡妷築時(shí)，延遲增加。
可以延遲電路20的延遲以如下方式改變總是如上所述補(bǔ)償時(shí)鐘電路41與42之間的延遲差。因此，即使可變電源101的電壓值改變，也能抑制模塊31和32之間的時(shí)鐘偏移。于是，可以確保以多個(gè)電源電壓工作的多電源電壓半導(dǎo)體器件在工作時(shí)總是具有足夠的保持余量，而不必在特定電源電壓處將保持余量增加到極大的值。
雖然只是在組成多電源電壓半導(dǎo)體器件的兩個(gè)模塊31、32中的一個(gè)模塊32中提供可變延遲電路20，但是可以為從時(shí)鐘發(fā)生器電路10提供給多個(gè)模塊的部分或所有時(shí)鐘信號(hào)提供可變延遲電路。
(第二實(shí)施例)下面將描述根據(jù)本發(fā)明第二實(shí)施例的多電源電壓半導(dǎo)體器件。圖12是示出了根據(jù)本發(fā)明第二實(shí)施例的多電源電壓半導(dǎo)體器件的配置的方框圖。圖12中與圖6相同的部件標(biāo)記為相同的標(biāo)號(hào)，并且省略對(duì)它們的描述。
雖然在上述本發(fā)明第一實(shí)施例中的多電源電壓半導(dǎo)體器件只在其一個(gè)模塊中提供了可變延遲電路，但是本發(fā)明第二實(shí)施例中的多電源電壓半導(dǎo)體器件在多個(gè)或全部模塊中提供了可變延遲電路，如圖12所示。
如果時(shí)鐘電路41由高閾值晶體管形成并且時(shí)鐘電路42由低閾值晶體管形成，則如上所述將由高閾值晶體管形成可變延遲電路20，并且由低閾值晶體管形成可變延遲電路21。
即使由低閾值晶體管形成時(shí)鐘電路，其延遲在電源電壓降低時(shí)也會(huì)稍稍增加。因此，上述配置使高閾值晶體管的電源電壓依賴性與低閾值晶體管的電源電壓依賴性能夠彼此抵消，由此以比只在一個(gè)模塊中提供可變延遲電路的情形中更高的精度來減小時(shí)鐘偏移。
如果多電源電壓半導(dǎo)體器件包括三個(gè)或更多模塊，則可以以與上述方式相類似的方式來在部分或全部模塊中提供可變延遲電路。
(第三實(shí)施例)下面將描述根據(jù)本發(fā)明第三實(shí)施例的多電源電壓半導(dǎo)體器件。在上述第一和第二實(shí)施例中，提供可變延遲電路20，以減小由于可變電源101的電壓改變引起的時(shí)鐘偏移，從而穩(wěn)定模塊的操作。然而，如果在可變電源101的電壓改變同時(shí)可變延遲電路20和時(shí)鐘電路41、42的延遲變化失去同步，則可能出現(xiàn)故障。第三實(shí)施例的多電源電壓半導(dǎo)體器件在電源電壓改變期間停止從設(shè)置發(fā)生器電路10提供的時(shí)鐘信號(hào)，以便穩(wěn)定模塊的操作。
除了圖6所示的第一實(shí)施例的多電源電壓半導(dǎo)體器件的部件之外，第三實(shí)施例的多電源電壓半導(dǎo)體器件還包括電壓改變檢測(cè)器電路90和AND電路91、92，如圖13所示。
當(dāng)檢測(cè)到可變電源101的電壓值改變時(shí)，電壓改變檢測(cè)器電路90輸出低電平(后文表示為L)電壓改變檢測(cè)信號(hào)。在可變電源101的電壓值保持不變時(shí)，電壓改變檢測(cè)器電路90將電壓改變檢測(cè)信號(hào)保持在高電平(后文表示為H)。
當(dāng)來自電壓改變檢測(cè)器電路90的電壓改變檢測(cè)信號(hào)為H時(shí)，AND電路91將來自時(shí)鐘發(fā)生器電路10的時(shí)鐘信號(hào)提供給模塊31的時(shí)鐘電路41，而在電壓改變檢測(cè)信號(hào)為L時(shí)，其阻斷來自時(shí)鐘發(fā)生器電路10的時(shí)鐘信號(hào)。
當(dāng)來自電壓改變檢測(cè)器電路90的電壓改變檢測(cè)信號(hào)為H時(shí)，AND電路92將來自時(shí)鐘發(fā)生器電路10的時(shí)鐘信號(hào)提供給模塊32的時(shí)鐘電路42，而在電壓改變檢測(cè)信號(hào)為L時(shí)，其阻斷來自時(shí)鐘發(fā)生器電路10的時(shí)鐘信號(hào)。
換句話說，AND電路91、92充當(dāng)阻斷裝置，用于在電壓改變檢測(cè)器電路90確定電壓正在改變期間阻止將時(shí)鐘發(fā)生器電路10生成的時(shí)鐘信號(hào)提供給模塊電路31、32。
電壓改變檢測(cè)器電路90包括A/D轉(zhuǎn)換器電路93、觸發(fā)器電路94、以及比較器95，如圖14所示。
A/D轉(zhuǎn)換器電路93將可變電源101的電壓值轉(zhuǎn)換為數(shù)字信息。觸發(fā)器電路94將該數(shù)字信息保持時(shí)鐘信號(hào)的一個(gè)周期。于是，在觸發(fā)器電路94中保持了前一時(shí)鐘周期的數(shù)字信息。
比較器95將觸發(fā)器電路94中保持的數(shù)字信息與從A/D轉(zhuǎn)換器電路93輸出的數(shù)字信息進(jìn)行比較。如果從A/D轉(zhuǎn)換器電路93輸出的數(shù)字信息與觸發(fā)器電路94中保持的數(shù)字信息不匹配，則比較器95確定可變電源101正在改變，并且使電壓改變檢測(cè)信號(hào)變?yōu)镠。
圖15示出了根據(jù)第三實(shí)施例的多電源電壓半導(dǎo)體器件的操作。參考圖15，當(dāng)可變電源101的電壓開始從電壓A下降時(shí)，電壓改變檢測(cè)器電路90檢測(cè)到電壓改變，并且使電壓改變檢測(cè)信號(hào)變?yōu)長(時(shí)刻t1)。
然后，AND電路91、92阻止來自時(shí)鐘發(fā)生器電路10的時(shí)鐘信號(hào)提供給模塊31、32。
當(dāng)可變電源101的電壓變?yōu)殡妷築并且穩(wěn)定時(shí)，電壓改變檢測(cè)器電路90使電壓改變檢測(cè)信號(hào)變?yōu)镠(時(shí)刻t2)。因此，AND電路91、92開始將來自時(shí)鐘發(fā)生器電路10的時(shí)鐘信號(hào)提供給模塊31、32。
第三實(shí)施例的多電源電壓半導(dǎo)體器件防止在可變電源101正在改變時(shí)將來自時(shí)鐘發(fā)生器電路10的時(shí)鐘信號(hào)提供給模塊31、32，由此防止了模塊31、32中的故障，并且確保了穩(wěn)定的模塊操作。
雖然針對(duì)在多電源電壓半導(dǎo)體器件內(nèi)提供電壓改變檢測(cè)器電路90的情形來描述第三實(shí)施例，但是可以在多電源電壓半導(dǎo)體器件外部提供電壓改變檢測(cè)器電路90，并且可以只將電壓改變檢測(cè)信號(hào)輸入到多電源電壓半導(dǎo)體器件中。
(第四實(shí)施例)下面將描述根據(jù)本發(fā)明第四實(shí)施例的多電源電壓半導(dǎo)體器件。在第一實(shí)施例中，將可變電源101輸入到可變延遲電路20中，以便以模擬方式控制可變延遲電路20的延遲。相反，在第四實(shí)施例的多電源電壓半導(dǎo)體器件中，提供了檢測(cè)可變電源101的電壓電平的電壓電平檢測(cè)器電路96，并且以數(shù)字方式控制可變延遲電路。
圖16示出了根據(jù)第四實(shí)施例的多電源電壓半導(dǎo)體器件的配置。圖16中與圖6相同的部件標(biāo)記為相同的標(biāo)號(hào)，并且省略對(duì)它們的描述。
與圖6所示的第一實(shí)施例的多電源電壓半導(dǎo)體器件相比，第四實(shí)施例的多電源電壓半導(dǎo)體器件還包括電壓電平檢測(cè)器電路96，并且使用可變延遲電路22代替了可變延遲電路20。
電壓電平檢測(cè)器電路96檢測(cè)可變電源101的電壓電平，并且將其輸出為電壓電平檢測(cè)信號(hào)103，這是數(shù)字信息。第四實(shí)施例中的可變延遲電路22在電壓電平檢測(cè)信號(hào)103的基礎(chǔ)上改變延遲。
電壓電平檢測(cè)器電路96的最簡(jiǎn)單的配置可以由差分放大器來實(shí)現(xiàn)，其中將可變電源101和參考電壓Vref輸入到該差分放大器。在這種情形中，電壓電平檢測(cè)信號(hào)103是1位數(shù)字信息(H或L)。
圖18和19示出了響應(yīng)于輸入的1位電壓電平檢測(cè)信號(hào)103來改變延遲量的可變延遲電路22的具體示例。
圖18示出了由延遲門97和選擇器98組成的可變延遲電路22。
延遲門97將來自時(shí)鐘發(fā)生器電路10的時(shí)鐘信號(hào)延遲一定的時(shí)間量。選擇器98根據(jù)電壓電平檢測(cè)信號(hào)103的邏輯，選擇通過延遲門92的時(shí)鐘信號(hào)或從時(shí)鐘發(fā)生器電路10輸入的時(shí)鐘信號(hào)，并且將其輸出到模塊32。
圖19是示出了由兩個(gè)延遲門971、972以及兩個(gè)選擇器981、982組成的可變延遲電路22。
圖19所示的配置(其中，兩組圖18所示的延遲門97和選擇器98互相連接在一起)可以用在單個(gè)延遲門所提供的延遲不充足的情形中。
圖20示出了電壓電平檢測(cè)器電路96的這樣一種配置，其中電壓電平檢測(cè)信號(hào)103由多于一個(gè)的位組成。在圖20中，電壓電平檢測(cè)器電路96由A/D轉(zhuǎn)換器電路實(shí)現(xiàn)，該A/D轉(zhuǎn)換器電路將輸入到其中的模擬可變電源101轉(zhuǎn)換為數(shù)字信號(hào)。雖然為了簡(jiǎn)單起見將描述電壓電平檢測(cè)信號(hào)103由2位組成的情形，但是也可以實(shí)現(xiàn)由多于2個(gè)的位組成的電壓電平檢測(cè)信號(hào)103。
圖21示出了響應(yīng)于輸入的2位電壓電平檢測(cè)信號(hào)103來改變延遲量的可變延遲電路22的具體示例。
圖21中示出了包括延遲門99和選擇器100的可變延遲電路22。
延遲門99具有三個(gè)并聯(lián)連接的延遲電路D1、D2、D3，它們提供不同的延遲。選擇器100選擇從時(shí)鐘發(fā)生器電路10提供的時(shí)鐘信號(hào)以及已經(jīng)通過延遲電路D1、D2、D3的時(shí)鐘信號(hào)之一，并將其輸出到模塊32。
上述延遲門97、971、972、99可以由多級(jí)反相器來實(shí)現(xiàn)。
雖然將本實(shí)施例描述為在多電源電壓半導(dǎo)體器件內(nèi)提供電壓電平檢測(cè)器電路96，但是可以在多電源電壓半導(dǎo)體器件外部提供電壓電平檢測(cè)器電路96，并且可以只將電壓電平檢測(cè)信號(hào)輸入到多電源電壓半導(dǎo)體器件中。
(第五實(shí)施例)下面將描述根據(jù)本發(fā)明第五實(shí)施例的多電源電壓半導(dǎo)體器件。
圖22示出了根據(jù)第五實(shí)施例的多電源電壓半導(dǎo)體器件。圖22中與圖6、13和16中相同的部件標(biāo)記為相同的標(biāo)號(hào)，并且省略對(duì)它們的描述。
該多電源電壓半導(dǎo)體器件是第三和第四實(shí)施例的組合，其中提供電壓電平檢測(cè)器電路96以執(zhí)行對(duì)可變延遲電路22的數(shù)字控制，提供電壓改變檢測(cè)器電路90以在電源電壓改變期間阻斷時(shí)鐘的提供，由此確保模塊的穩(wěn)定操作。
下面將參考圖23所示的時(shí)序圖來描述第五實(shí)施例的多電源電壓半導(dǎo)體器件的操作。
參考圖23，當(dāng)可變電源101的電壓開始從電壓A下降時(shí)，電壓改變檢測(cè)器電路90檢測(cè)到電壓改變，并且使電壓改變檢測(cè)信號(hào)變?yōu)長(時(shí)刻t1)。
然后，AND電路91、92阻止來自時(shí)鐘發(fā)生器電路10的時(shí)鐘信號(hào)提供給模塊31、32。從電壓電平檢測(cè)器電路96輸出的電壓電平檢測(cè)信號(hào)103所指示的電壓值也從電壓A變?yōu)殡妷築。于是，可變延遲電路22根據(jù)電壓電平檢測(cè)信號(hào)103來改變延遲量。
當(dāng)可變電源101的電壓變?yōu)殡妷築并且穩(wěn)定時(shí)，電壓改變檢測(cè)器電路90然后使電壓改變檢測(cè)信號(hào)變?yōu)镠(時(shí)刻t2)。因此，AND電路91、92開始將來自時(shí)鐘發(fā)生器電路10的時(shí)鐘信號(hào)提供給模塊31、32。此時(shí)，可變延遲電路22的延遲已經(jīng)變?yōu)榕c電壓B相對(duì)應(yīng)的延遲量，因此從時(shí)鐘電路41、42輸出的時(shí)鐘信號(hào)CLK1、CLK2同相。
雖然將本實(shí)施例描述為在多電源電壓半導(dǎo)體器件內(nèi)提供電壓改變檢測(cè)器電路90和電壓電平檢測(cè)器電路96，但是可以在多電源電壓半導(dǎo)體器件外部提供電壓改變檢測(cè)器電路90和/或電壓電平檢測(cè)器電路96，并且可以將電壓改變信號(hào)和/或電壓電平檢測(cè)信號(hào)103輸入到多電源電壓半導(dǎo)體器件中。
(第六實(shí)施例)下面將描述根據(jù)本發(fā)明第六實(shí)施例的多電源電壓半導(dǎo)體器件。
圖24示出了根據(jù)第六實(shí)施例的多電源電壓半導(dǎo)體器件。圖24中與圖6相同的部件標(biāo)記為相同的標(biāo)號(hào)，并且省略對(duì)它們的描述。根據(jù)第六實(shí)施例的多電源電壓半導(dǎo)體器件除了圖6所示的第一實(shí)施例的多電源電壓半導(dǎo)體器件的部件之外還包括最小電壓檢測(cè)器電路110。在圖24中還示出了圖6中沒有示出的電源控制電路111。
在根據(jù)第六實(shí)施例的多電源電壓半導(dǎo)體器件中，提供了最小電壓檢測(cè)器電路110，并且向其輸入可變電源101以及來自時(shí)鐘發(fā)生器電路10的參考時(shí)鐘(CLK)，并且向外部電源控制電路111提供電源控制信號(hào)104，以將可變電源101的電壓值控制為能夠確保以預(yù)定參考CLK工作的最小電壓，由此最小化功耗以獲得高的功率效率。
觸發(fā)器之間具有最大延遲的路徑稱作臨界路徑，并且臨界路徑的延遲稱作臨界路徑延遲。為了正常工作，臨界路徑延遲必須小于周期T。相反，只要滿足該條件，即使可變電源101的電壓減小，也不會(huì)出現(xiàn)故障。因此，在第六實(shí)施例的多電源電壓半導(dǎo)體器件中，在可以滿足臨界路徑延遲＜周期T的條件下，將可變電源101的電壓值減小到最小電平，由此減小功耗。
最小電壓檢測(cè)器電路110生成電源控制信號(hào)140以將可變電源101的電壓值控制為可以以給定時(shí)鐘頻率來進(jìn)行正常操作的范圍內(nèi)的最低值，并且將其輸出到電源控制電路111。具體地說，最小電壓檢測(cè)器電路110生成電源控制信號(hào)140，并且將其提供給電源控制電路111，從而將可變電源101的電壓值減小為確保時(shí)鐘發(fā)生器電路10所生成的時(shí)鐘信號(hào)的一個(gè)周期比臨界路徑延遲時(shí)間長的范圍內(nèi)的電壓。
電源控制電路111根據(jù)來自最小電壓檢測(cè)器電路110的電源控制信號(hào)140來控制可變電源101。
圖25示出了最小電壓檢測(cè)器電路110的配置。
最小電壓檢測(cè)器電路110包括延遲電路112～114、反相器115、以及觸發(fā)器電路116、117。電源控制信號(hào)140包括下降信號(hào)(命令電源控制電路111減小可變電源101的電壓值)和上升信號(hào)(命令電源控制電路111增加可變電源101的電壓值)。
延遲電路112將來自時(shí)鐘發(fā)生器電路10的時(shí)鐘信號(hào)CLK延遲臨界路徑延遲量那么多，并輸出延遲后的時(shí)鐘信號(hào)CLK。延遲電路113和114分別將時(shí)鐘信號(hào)延遲延時(shí)α1和延時(shí)α2，并輸出信號(hào)。
通過如上所述來配置最小電壓檢測(cè)器電路110，可以如下控制下降和上升信號(hào)(1)下降信號(hào)a)如果臨界路徑延遲+α1+α2＜周期T，則信號(hào)變?yōu)椤?”，使電壓值減小。
b)如果臨界路徑延遲+α1+α2≥周期T，則信號(hào)變?yōu)椤?”，使電壓值保持不變。
(2)上升信號(hào)a)如果臨界路徑延遲+α1＞周期T，則信號(hào)變?yōu)椤?”，使電壓值增加。
b)如果臨界路徑延遲+α1≤周期T，則信號(hào)變?yōu)椤?”，使電壓值保持不變。
這里，α1是延遲余量，并且α2是容差(allowance)。于是，最小電壓檢測(cè)器電路110向電源控制電路111輸出電源控制信號(hào)140(包括上升和下降信號(hào))，從而臨界路徑延遲+α1＜周期T＜臨界路徑延遲+α1+α2。
在圖26的時(shí)序圖中示出了根據(jù)第六實(shí)施例的最小電壓檢測(cè)器電路110的操作。
(第七實(shí)施例)下面將描述根據(jù)本發(fā)明第七實(shí)施例的多電源電壓半導(dǎo)體器件。雖然在上述第一至第六實(shí)施例中使用可變延遲電路來抑制時(shí)鐘偏移，但是在根據(jù)本發(fā)明第七實(shí)施例的多電源電壓半導(dǎo)體器件中，提供了用于使模塊31和32中的時(shí)鐘信號(hào)彼此保持同相的相位同步電路來抑制模塊之間的時(shí)鐘偏移。
如圖27所示，根據(jù)第七實(shí)施例的多電源電壓半導(dǎo)體器件包括相位同步電路131、132，而不是圖6所示的第一實(shí)施例的多電源電壓半導(dǎo)體器件中的可變延遲電路20。
相位同步電路131使用來自時(shí)鐘發(fā)生器電路10的時(shí)鐘信號(hào)作為CLK輸入，并且使用時(shí)鐘電路41生成的時(shí)鐘信號(hào)CLK1作為參考CLK，以生成時(shí)鐘信號(hào)，并且將其提供給時(shí)鐘電路41作為CLK輸出。相位同步電路131以如此方式來調(diào)整CLK輸出的相位使CLK輸入與參考CLK保持同相。
類似地，相位同步電路132以如此方式來調(diào)整輸出到時(shí)鐘電路42的時(shí)鐘信號(hào)的相位使來自時(shí)鐘發(fā)生器電路10的時(shí)鐘信號(hào)與時(shí)鐘電路41所生成的時(shí)鐘信號(hào)CLK2保持同相。
相位同步電路131、132可以由圖28所示的PPL(鎖相環(huán))電路或者圖29所示的DDL(延遲鎖定環(huán))電路來實(shí)現(xiàn)。
根據(jù)第七實(shí)施例，通過提供相位同步電路131、132，從而模塊31、32中使用的時(shí)鐘信號(hào)CLK1、CLK2與時(shí)鐘發(fā)生器電路10生成的時(shí)鐘信號(hào)保持同相，即使可變電源101的電壓值從電壓A變?yōu)殡妷築，時(shí)鐘信號(hào)CLK1和CLK2也彼此保持同相，如圖30所示。于是，根據(jù)第七實(shí)施例的多電源電壓半導(dǎo)體器件可以與提供可變延遲電路的情形一樣減小模塊31和32之間的時(shí)鐘偏移。
(第八實(shí)施例)下面將描述根據(jù)本發(fā)明第八實(shí)施例的多電源電壓半導(dǎo)體器件。第八實(shí)施例的多電源電壓半導(dǎo)體器件具有這樣的配置，其中除了圖27所示的第七實(shí)施例的多電源電壓半導(dǎo)體器件的部件之外，還提供了電壓改變檢測(cè)器電路90，從而在電源電壓改變期間停止時(shí)鐘輸出。
如圖31所示，根據(jù)第八實(shí)施例的多電源電壓半導(dǎo)體器件分別在模塊31、32中提供了AND電路11、12以及緩沖電路13、14，而不是時(shí)鐘電路41、42。
AND電路11在來自電壓改變檢測(cè)器電路90的電壓改變檢測(cè)信號(hào)為H時(shí)提供來自相位同步電路131的時(shí)鐘信號(hào)作為模塊31的時(shí)鐘信號(hào)CLK1，而在電壓改變檢測(cè)信號(hào)為L時(shí)阻止將從相位同步電路131提供的時(shí)鐘信號(hào)提供給模塊31中的電路。
緩沖電路13接收來自相位同步電路131的時(shí)鐘信號(hào)，將其改變?yōu)闀r(shí)鐘信號(hào)CLK1’，并且將其輸出為相位同步電路131的參考CLK。
AND電路11和緩沖電路13是由相同類型的晶體管形成的，并且以如下方式來進(jìn)行配置它們的延遲之間不會(huì)由于電源電壓的改變而出現(xiàn)大的差異。因此，當(dāng)電壓改變檢測(cè)信號(hào)為H時(shí)，無論可變電源101的電壓值如何，時(shí)鐘信號(hào)CLK1和時(shí)鐘信號(hào)CLK1’實(shí)質(zhì)上彼此同相。
AND電路12和緩沖電路14的操作與AND電路11和緩沖電路13的操作相同，因此省略對(duì)它們的描述。
如圖32所示，與前述第三實(shí)施例一樣，根據(jù)第八實(shí)施例的多電源電壓半導(dǎo)體器件通過在可變電源101正在改變期間防止將來自時(shí)鐘發(fā)生器電路10的時(shí)鐘信號(hào)提供給模塊31、32，可以防止模塊31、32中的故障，并且確保穩(wěn)定的模塊操作。
雖然在上述第八實(shí)施例中在多電源電壓半導(dǎo)體器件中提供了電壓改變檢測(cè)器電路90，但是可以在多電源電壓半導(dǎo)體器件外部提供電壓改變檢測(cè)器電路90，并且可以只將電壓改變檢測(cè)信號(hào)輸入到多電源電壓半導(dǎo)體器件中。
(第九實(shí)施例)下面將描述根據(jù)本發(fā)明第九實(shí)施例的多電源電壓半導(dǎo)體器件。在根據(jù)第一至第八實(shí)施例的多電源電壓半導(dǎo)體器件中，時(shí)鐘發(fā)生器電路生成恒定頻率的時(shí)鐘信號(hào)。在根據(jù)本發(fā)明第九實(shí)施例的多電源電壓半導(dǎo)體器件中，輸入指示當(dāng)前工作模式的工作模式信號(hào)，時(shí)鐘發(fā)生器電路根據(jù)工作模式信號(hào)改變時(shí)鐘信號(hào)的頻率，并且可變電源的電壓值也根據(jù)工作模式改變。
圖33示出了根據(jù)第九實(shí)施例的多電源電壓半導(dǎo)體器件的配置。如圖33所示，用時(shí)鐘發(fā)生器電路15代替了第一實(shí)施例的多電源電壓半導(dǎo)體器件的時(shí)鐘發(fā)生器電路10，并且示出了控制可變電源101的電源控制電路141。將指示多電源電壓半導(dǎo)體器件的當(dāng)前工作模式的工作模式信號(hào)105輸入到時(shí)鐘發(fā)生器電路15和電源控制電路141。
時(shí)鐘發(fā)生器電路15根據(jù)所輸入的工作模式信號(hào)105來控制要輸出的時(shí)鐘信號(hào)的頻率。電源控制電路141根據(jù)所輸入的工作模式信號(hào)105來控制要輸出的可變電源101的電壓值。
將參考圖34和35的時(shí)序圖來描述多電源電壓半導(dǎo)體器件的操作。
圖34示出了當(dāng)工作模式從模式A變?yōu)槟Ｊ紹時(shí)的操作。當(dāng)工作模式信號(hào)105從模式A變?yōu)槟Ｊ紹時(shí)，時(shí)鐘發(fā)生器電路15減小要輸出的時(shí)鐘信號(hào)的頻率，并且電源控制電路141減小可變電源101的電壓。此時(shí)，時(shí)鐘發(fā)生器電路15在可變電源101的電壓從電壓A減小為電壓B之前減小時(shí)鐘頻率。
圖35示出了當(dāng)工作模式從模式B變?yōu)槟Ｊ紸時(shí)的操作。當(dāng)工作模式信號(hào)105從模式B變?yōu)槟Ｊ紸時(shí)，時(shí)鐘發(fā)生器電路15增加要輸出的時(shí)鐘信號(hào)的頻率，并且電源控制電路141增加可變電源101的電壓。此時(shí)，時(shí)鐘發(fā)生器電路15在可變電源101的電壓從電壓B增加為電壓A之后增加時(shí)鐘頻率。
如果如第九實(shí)施例的多電源電壓半導(dǎo)體器件一樣根據(jù)工作模式改變時(shí)鐘信號(hào)的頻率以及可變電源101的電壓值，則提供可變延遲電路20可以防止時(shí)鐘信號(hào)由于電壓和頻率的改變而不同相，由此可以抑制模塊31和32之間的時(shí)鐘偏移。
如圖13所示的第三實(shí)施例一樣，可以提供電壓改變檢測(cè)器電路90，或者可以從外部輸入電壓改變檢測(cè)信號(hào)，以控制改變頻率(如第九實(shí)施例一樣)的定時(shí)。在這種情形中，通過在電源電壓轉(zhuǎn)變完成之后改變頻率，可以確保穩(wěn)定的工作。
另外，如圖36所示，可以使用根據(jù)工作模式信號(hào)105改變延遲量的可變延遲電路23代替根據(jù)可變電源101的電壓改變延遲量的可變延遲電路20，以利用工作模式信號(hào)105直接控制延遲量。當(dāng)工作模式確定時(shí)，該工作模式中可變電源101的電壓值也確定。因此，通過直接將工作模式信號(hào)105輸入到可變延遲電路23，可以控制延遲量。
此外，如圖37所示，可以提供模式改變檢測(cè)器電路151以及AND電路91、92，用于在電源電壓改變時(shí)停止時(shí)鐘提供。
模式改變檢測(cè)器電路151在內(nèi)部包含定時(shí)器，并且當(dāng)從工作模式信號(hào)105檢測(cè)到工作模式改變時(shí)，使時(shí)鐘(CLK)控制信號(hào)106在定時(shí)器所設(shè)定的時(shí)間內(nèi)為L。AND電路91、92充當(dāng)阻斷裝置，它們?cè)趤碜阅Ｊ礁淖儥z測(cè)器電路151的時(shí)鐘控制信號(hào)106為H時(shí)將來自時(shí)鐘發(fā)生器電路10的時(shí)鐘信號(hào)提供給模塊31、32的時(shí)鐘電路41、42，并且在時(shí)鐘控制信號(hào)106變?yōu)長時(shí)阻止將來自時(shí)鐘發(fā)生器電路10的時(shí)鐘信號(hào)提供給模塊電路31、32。雖然將阻斷裝置描述為在時(shí)鐘控制信號(hào)106保持L時(shí)阻斷從時(shí)鐘發(fā)生器電路10提供的時(shí)鐘信號(hào)的AND電路91、92，但是阻斷裝置不限于AND電路91、92。實(shí)際上，模式改變檢測(cè)器電路151在其檢測(cè)到工作模式改變時(shí)可以將時(shí)鐘控制信號(hào)設(shè)置為預(yù)定值，并且阻斷裝置可以在時(shí)鐘控制信號(hào)106保持為預(yù)定值時(shí)阻斷從時(shí)鐘發(fā)生器電路10提供的時(shí)鐘信號(hào)。
將參考圖38的時(shí)序圖來描述包括這種模式改變檢測(cè)器電路151的多電源電壓半導(dǎo)體器件的操作。
當(dāng)工作模式信號(hào)105從模式A變?yōu)槟Ｊ紹時(shí)，模式改變檢測(cè)器電路151使時(shí)鐘控制信號(hào)106變?yōu)長(時(shí)刻t3)。因此，AND電路91、92阻斷從時(shí)鐘發(fā)生器電路10提供的時(shí)鐘信號(hào)。然后，電源控制電路141將可變電源101從電壓A改變?yōu)殡妷築，并且時(shí)鐘發(fā)生器電路10改變要輸出的時(shí)鐘信號(hào)的頻率。
在給定的一段時(shí)間過去之后，模式改變檢測(cè)器電路151使時(shí)鐘控制信號(hào)106變?yōu)镠(時(shí)刻t4)。此時(shí)，可變電源101的電壓值已經(jīng)變?yōu)殡妷築，時(shí)鐘信號(hào)的頻率已經(jīng)改變，并且可變延遲電路23的延遲改變也已經(jīng)完成。因此，當(dāng)AND電路91、92開始向模塊31、32提供時(shí)鐘信號(hào)時(shí)，向模塊31、32提供了具有穩(wěn)定的頻率、電壓和相位的時(shí)鐘信號(hào)。
根據(jù)第九實(shí)施例，可以在任何工作模式中容易地獲得低的時(shí)鐘偏移，因?yàn)槿缟纤龈鶕?jù)工作模式來控制可變延遲電路。應(yīng)該注意，除了工作模式之外，還可以考慮諸如關(guān)于芯片以及工作條件(例如，溫度和電源的改變)中的變化的信息這樣的信息。
(第十實(shí)施例)下面將描述根據(jù)本發(fā)明第十實(shí)施例的多電源電壓半導(dǎo)體器件。雖然在根據(jù)上述第一至第九實(shí)施例的多電源電壓半導(dǎo)體器件中向模塊31和32都提供可變電源101，但是將針對(duì)如圖39所示向模塊31輸入具有恒定電壓值的電源102并且向模塊32輸入可變電源101的情形描述本發(fā)明的第十實(shí)施例。
根據(jù)第十實(shí)施例的多電源電壓半導(dǎo)體器件具有連接到模塊32的可變電源101以及在時(shí)鐘發(fā)生器電路10與模塊31之間提供的可變延遲電路24，如圖39所示。此外，沿著模塊32的邊界提供電平切換器71～73，用于調(diào)整具有不同電源電壓的模塊之間的接口處的信號(hào)電平。可變延遲電路24是在電源電壓減小時(shí)增加其延遲的延遲電路。
當(dāng)電源電壓改變時(shí)，時(shí)鐘電路41、42的延遲量改變。然而，時(shí)鐘電路41的延遲量是恒定的，因?yàn)檩斎氲綍r(shí)鐘電路41的電源102的電壓不改變。因?yàn)榭勺冸娫?01輸入到時(shí)鐘電路42，所以當(dāng)可變電源101的電壓值改變時(shí)，時(shí)鐘42的延遲改變。例如，當(dāng)可變電源101的電壓從電壓A變?yōu)殡妷築時(shí)，時(shí)鐘電路42的延遲量增加延遲差A(yù)B那么多，如圖40所示。
因此，通過在時(shí)鐘發(fā)生器電路10與時(shí)鐘電路41之間提供可變延遲電路24(當(dāng)電壓降低時(shí)增加其延遲量)，可以補(bǔ)償時(shí)鐘電路42的延遲量增加，以減小模塊31和32之間的時(shí)鐘偏移。另外，根據(jù)本實(shí)施例通過根據(jù)可變電源101的電源電壓來控制延遲電路24的延遲量，可以實(shí)現(xiàn)相位調(diào)整(包括由于提供電平切換器71～73引起的電平切換延遲改變)。
圖41示出了可變延遲電路24的具體示例。圖41所示的可變延遲電路24由多級(jí)反相器構(gòu)成，其中在每個(gè)反相器的GND端加入n溝道MOS晶體管，并且可變電源101連接到n溝道MOS晶體管的柵極端。在可變延遲電路24中，在可變電源101的電壓減小時(shí)，限制反相器控制電流，以便增加延遲量。
圖42示出了可變延遲電路24的另一具體示例。圖42所示的可變延遲電路24由多級(jí)反相器構(gòu)成，其中電容通過p溝道MOS晶體管連接到每一級(jí)。在可變延遲電路24中，在可變電源101的電壓減小時(shí)，連接到每個(gè)反相器輸出端的電容看起來增加，因此延遲量增加。
下面將參考圖43的時(shí)序圖來描述根據(jù)第十實(shí)施例的多電源電壓半導(dǎo)體器件的操作。
假設(shè)電源102的電壓是電壓A，并且可變電源101在初始狀態(tài)時(shí)是電壓A，隨后可變電源101的電壓開始從電壓A變?yōu)殡妷築。當(dāng)可變電源101的電壓值減小時(shí)，模塊32中時(shí)鐘信號(hào)CLK2的幅度減小，并且其相位延遲。然而，調(diào)整了時(shí)鐘信號(hào)CLK1的相位，因?yàn)樵跁r(shí)鐘發(fā)生器電路10和模塊31之間提供了可變延遲電路24。
與圖33所示的第九實(shí)施例一樣，可以向時(shí)鐘發(fā)生器電路10輸入工作模式信號(hào)105，以便如第十實(shí)施例中一樣改變模塊32中的時(shí)鐘頻率。例如，時(shí)鐘頻率可以減小為一半，從而前沿對(duì)齊。
另外，可以在時(shí)鐘發(fā)生器電路10和模塊31之間以及時(shí)鐘發(fā)生器電路10和模塊32之間分別提供可變延遲電路24、25，如圖44所示。在這種情形中，可變延遲電路25是在電源電壓減小時(shí)其延遲量減小的延遲電路。
圖45示出了可變延遲電路25的具體示例。圖45所示的可變延遲電路25是由多級(jí)反相器實(shí)現(xiàn)的，其中在每個(gè)反相器的電源端加入了兩個(gè)p溝道MOS晶體管，這兩個(gè)p溝道MOS晶體管中一個(gè)的柵極端連接到GND，并且另一個(gè)的柵極端連接到可變電源輸入101。在以這種方式配置的可變延遲電路25中，當(dāng)可變電源101的電壓減小時(shí)，反相器控制電流增加，并且延遲量減小。
圖46示出了可變延遲電路25的另一具體示例。圖46所示的可變延遲電路25是由多級(jí)反相器實(shí)現(xiàn)的，其中電容通過p溝道MOS晶體管連接到每一級(jí)。在以這種方式配置的可變延遲電路25中，當(dāng)可變電源101的電壓減小時(shí)，對(duì)每個(gè)反相器而言，電容看起來減小，因此延遲量減小。通過使該可變延遲電路的電壓依賴特性與圖41和37所示的可變延遲電路24的電壓依賴特性相反，可以高效地應(yīng)用這種可變延遲電路。
(第十一實(shí)施例)下面將描述根據(jù)本發(fā)明第十一實(shí)施例的多電源電壓半導(dǎo)體器件。雖然在上述第十實(shí)施例中當(dāng)非可變電源102輸入到模塊31并且可變電源101輸入到模塊32時(shí)使用可變延遲電路來抑制時(shí)鐘偏移，但是在第十一實(shí)施例中使用圖27所示的相位同步電路131、132來進(jìn)行相位控制，以便減小模塊31和32之間的時(shí)鐘偏移。
圖47示出了根據(jù)第十一實(shí)施例的多電源電壓半導(dǎo)體器件。與圖39所示的第十實(shí)施例的多電源電壓半導(dǎo)體器件相比，該多電源電壓半導(dǎo)體器件具有相位同步電路131、132，并且用可變延遲電路26代替了可變延遲電路24。另外，在模塊32中與其他電路的輸入/輸出接口處提供電平切換器71～74，以調(diào)整具有不同電源電壓的模塊之間的信號(hào)電平。
可變延遲電路26用于在電平切換器71～74的延遲改變引起問題時(shí)補(bǔ)償這種改變。第十一實(shí)施例通過使用相位同步電路131、132來補(bǔ)償由于電源改變引起的延遲量改變，可以在一個(gè)或多個(gè)模塊由不同電源系統(tǒng)供電的工作模式中實(shí)現(xiàn)低偏移。
(第十二實(shí)施例)下面將描述根據(jù)本發(fā)明第十二實(shí)施例的多電源電壓半導(dǎo)體器件。根據(jù)第十二實(shí)施例的多電源電壓半導(dǎo)體器件包括被提供了可變電源101的兩個(gè)或多個(gè)模塊。第十二實(shí)施例的多電源電壓半導(dǎo)體器件將可變電源輸入101連接到模塊31、32、時(shí)鐘發(fā)生器電路10與模塊31之間提供的可變延遲電路27、以及時(shí)鐘發(fā)生器電路10與模塊32之間提供的可變延遲電路28。另外，在由可變電源101供電的模塊31、32與其他電路之間的接口處提供電平切換器71、75。
(第十三實(shí)施例)下面將描述根據(jù)本發(fā)明第十三實(shí)施例的多電源電壓半導(dǎo)體器件。根據(jù)第十三實(shí)施例的多電源電壓半導(dǎo)體器件包括由可變電源101供電的兩個(gè)或多個(gè)模塊以及由恒定電源102供電并且與這些模塊通過信號(hào)連接的模塊。在第十三實(shí)施例的多電源電壓半導(dǎo)體器件中，可變電源101連接到模塊31、32，并且電源102連接到模塊33，如圖49所示。在時(shí)鐘發(fā)生器電路10與模塊31之間、在電路10與模塊32之間、以及在電路10與模塊33之間分別提供可變延遲電路27、28和29。在由可變電源101供電的模塊31、32與與其他電路(包括模塊33)之間的接口處提供電平切換器71、75和76。
(第十四實(shí)施例)下面將描述根據(jù)本發(fā)明第十四實(shí)施例的多電源電壓半導(dǎo)體器件。雖然上述第一至第十三實(shí)施例減小了多電源電壓半導(dǎo)體器件的模塊之間的時(shí)鐘偏移，但是第十四實(shí)施例減小了一個(gè)多電源電壓半導(dǎo)體器件與另一半導(dǎo)體器件之間的時(shí)鐘偏移。
第十四實(shí)施例的多電源電壓半導(dǎo)體器件包括時(shí)鐘發(fā)生器電路10、可變延遲電路20、時(shí)鐘電路41、以及觸發(fā)器電路51、52，如圖50所示。通過電平切換器72、73向另一半導(dǎo)體器件輸入信號(hào)，以及從另一半導(dǎo)體器件輸出信號(hào)。多電源電壓半導(dǎo)體器件由可變電源101供電。
如上配置的多電源電壓半導(dǎo)體器件通過可變延遲電路20根據(jù)可變電源101的電壓值改變延遲值，可以減小相對(duì)于另一半導(dǎo)體器件的時(shí)鐘偏移。
應(yīng)該清楚，本發(fā)明不限于上述實(shí)施例，而是在本發(fā)明的技術(shù)思想的范圍之內(nèi)可以對(duì)這些實(shí)施例做出適當(dāng)?shù)男薷?。例如，雖然為了簡(jiǎn)單起見，針對(duì)多電源電壓半導(dǎo)體器件包括兩個(gè)模塊以及單個(gè)可變和/或非可變電源的情形來描述第一至第十四實(shí)施例，但是本發(fā)明并不局限于此。本發(fā)明可以同樣應(yīng)用于多電源電壓半導(dǎo)體器件包括多于兩個(gè)的模塊以及多于一個(gè)的可變和/或非可變電源的情形。
另外，雖然在上述實(shí)施例中沒有特別提及模塊31、32之外的其他一些電路的電源，但是如果多電源電壓半導(dǎo)體器件僅僅由可變電源101來供電，則可變電源101也提供給這些電路(例如，時(shí)鐘發(fā)生器電路10)。
權(quán)利要求
1.一種多電源電壓半導(dǎo)體器件，包括多個(gè)模塊并且以多個(gè)電源電壓工作，其中多個(gè)模塊中的任何模塊或全部模塊具有獨(dú)立的時(shí)鐘電路，其特征在于為從時(shí)鐘發(fā)生器電路提供給所述多個(gè)模塊中每個(gè)模塊的每個(gè)時(shí)鐘信號(hào)中的任何或全部時(shí)鐘信號(hào)提供可變延遲電路，所述可變延遲電路提供根據(jù)電源電壓而改變的延遲量。
2.根據(jù)權(quán)利要求1所述的多電源電壓半導(dǎo)體器件，其中當(dāng)電源電壓減小時(shí)，所述可變延遲電路增加延遲量。
3.一種多電源電壓半導(dǎo)體器件，包括多個(gè)模塊并且以多個(gè)電源電壓工作，其中多個(gè)模塊中的任何模塊或全部模塊具有獨(dú)立的時(shí)鐘電路，其特征在于提供電壓電平檢測(cè)器電路，所述電壓電平檢測(cè)器電路檢測(cè)電源電壓的電壓電平，并且將檢測(cè)到的電壓電平輸出為電壓電平檢測(cè)信號(hào)；以及為從時(shí)鐘發(fā)生器電路提供給所述多個(gè)模塊中每個(gè)模塊的每個(gè)時(shí)鐘信號(hào)中的任何或全部時(shí)鐘信號(hào)提供可變延遲電路，所述可變延遲電路根據(jù)所述電壓電平檢測(cè)信號(hào)改變延遲量。
4.一種多電源電壓半導(dǎo)體器件，包括多個(gè)模塊并且以多個(gè)電源電壓工作，其中多個(gè)模塊中的任何模塊或全部模塊具有獨(dú)立的時(shí)鐘電路，其特征在于為從時(shí)鐘發(fā)生器電路提供給所述多個(gè)模塊中每個(gè)模塊的每個(gè)時(shí)鐘信號(hào)中的任何或全部時(shí)鐘信號(hào)提供相位同步電路，所述相位同步電路用于使模塊中的時(shí)鐘信號(hào)同相。
5.根據(jù)權(quán)利要求4所述的多電源電壓半導(dǎo)體器件，其中為所述相位同步電路中的任何或全部相位同步電路提供可變延遲電路，所述可變延遲電路提供根據(jù)電源電壓而改變的延遲量，以補(bǔ)償電平切換器的延遲改變，所述電平切換器調(diào)整由不同電源電壓供電的模塊之間的信號(hào)電平。
6.根據(jù)權(quán)利要求1至5之一所述的多電源電壓半導(dǎo)體器件，還包括電壓改變檢測(cè)器電路，檢測(cè)電源電壓的改變；以及阻斷裝置，用于在所述電壓改變檢測(cè)器電路確定電壓正在改變時(shí)阻止將所述時(shí)鐘發(fā)生器電路所生成的時(shí)鐘信號(hào)提供給每個(gè)模塊電路。
7.根據(jù)權(quán)利要求1至5之一所述的多電源電壓半導(dǎo)體器件，還包括最小電壓檢測(cè)器電路，生成并輸出電源控制信號(hào)，所述電源控制信號(hào)提供控制，以在可以以預(yù)定時(shí)鐘頻率執(zhí)行正常操作的范圍內(nèi)最小化電源電壓；以及電源控制電路，根據(jù)所述電源控制信號(hào)來控制電源電壓。
8.一種多電源電壓半導(dǎo)體器件，包括多個(gè)模塊并且以多個(gè)電源電壓工作，其中多個(gè)模塊中的任何模塊或全部模塊具有獨(dú)立的時(shí)鐘電路，其特征在于提供電源控制電路，根據(jù)指示當(dāng)前工作模式的工作模式信號(hào)來控制電源電壓；并且為從時(shí)鐘發(fā)生器電路提供給所述多個(gè)模塊中每個(gè)模塊的每個(gè)時(shí)鐘信號(hào)中的任何或全部時(shí)鐘信號(hào)提供可變延遲電路，所述可變延遲電路根據(jù)所述工作模式信號(hào)來改變延遲量。
9.根據(jù)權(quán)利要求8所述的多電源電壓半導(dǎo)體器件，還包括模式改變檢測(cè)器電路，當(dāng)檢測(cè)到由所述工作模式信號(hào)指示的工作模式改變時(shí)，在由所述模式改變檢測(cè)器電路中包含的定時(shí)器所設(shè)定的一段時(shí)間內(nèi)強(qiáng)迫并保持時(shí)鐘控制信號(hào)為預(yù)定值。阻斷裝置，用于在所述時(shí)鐘控制信號(hào)保持為預(yù)定值時(shí)阻止將所述時(shí)鐘信號(hào)發(fā)生器電路生成的時(shí)鐘信號(hào)提供給每個(gè)模塊電路。
全文摘要
公開了一種多電源電壓半導(dǎo)體器件，包括多個(gè)模塊(31、32)(其中每個(gè)模塊具有獨(dú)立的時(shí)鐘電路41、42)并且以可變電源(101)工作，其中，向從時(shí)鐘發(fā)生器電路(10)提供給數(shù)個(gè)模塊(32)的時(shí)鐘信號(hào)提供可變延遲電路(20)，該可變延遲電路根據(jù)可變電源(101)的電壓值改變延遲量。即使可變電源(101)的電源電壓改變，這也可以減小模塊之間的時(shí)鐘偏移。
文檔編號(hào)H03K5/135GK1826691SQ20048002094
公開日2006年8月30日 申請(qǐng)日期2004年7月15日 優(yōu)先權(quán)日2003年7月22日
發(fā)明者野村昌弘 申請(qǐng)人:日本電氣株式會(huì)社