專利名稱：半導體開關的制作方法
技術領域：
本發(fā)明涉及一種半導體開關，涉及一種將兩個低導通電阻的MOS FET和由化合物半導體或Si形成的高耐壓常開通型FET串聯(lián)地連接，可在交流中使用的高壓半導體開關。
背景技術：
作為根據(jù)控制信號進行開/關來開/關控制所輸入的交流信號的交流用半導體開關(以下，稱為交流開關)，有如圖1、圖2、圖3所示的幾種。這些交流開關使用兩個高壓FET，開/關控制施加在第1端子11與第2端子12的兩端的交流信號。
圖1中所示的交流開關，反向串聯(lián)連接的常關斷型MOS FETQ11(稱為FETQ11)與常關斷型MOS FETQ12(稱為FETQ12)被連接在第1端子11與第2端子12的兩端。圖2所示的交流開關，也將常關斷型FETQ13與常關斷型FETQ14反向串聯(lián)連接，而漏極以及源極的連接與圖1所示的相反。
根據(jù)圖1中所示的交流開關，在第1柵極信號以正電壓從柵極端子G1t施加給FETQ11的柵極G1，而第2柵極信號以正電壓從柵極端子G2t施加給FETQ12的柵極G2時，F(xiàn)ETQ11以及FETQ12都導通。因此，在第1以及第2柵極信號為正電壓期間，在施加給第1端子11正電壓時，電流從第1端子11流到第2端子12；在施加給第2端子12正電壓時，電流從第2端子12流到第1端子11。
然后，在第1以及第2柵極信號為零電壓，并將其施加給FETQ11以及FETQ12的柵極時，F(xiàn)ETQ11以及FETQ12都截止。因此，電流不流經(jīng)交流開關。
此外，圖2中所示的交流開關也和圖1中所示的交流開關同樣地動作。
圖3中所示的交流開關，將二極管D11與常關斷型FETQ15形成的第1串聯(lián)電路與二極管D12與常關斷型FETQ16形成的第2串聯(lián)電路并聯(lián)地連接在第1端子11與第2端子12的兩端。二極管D11的陽極與第1端子11連接，二極管D12的陽極與第2端子12連接。
根據(jù)圖3所示的交流開關，在以正電壓將第1柵極信號從柵極端子G1t施加給FETQ15的柵極G1，以正電壓將第2柵極信號從柵極端子G2t施加給FETQ16的柵極G2時，F(xiàn)ETQ15及FETQ16同時導通。因此，電流按第1端子→二極管D11→FETQ15→第2端子12的方向流動。即，在第1以及第2柵極信號為正電壓期間，在施加給第1端子11正電壓時，電流從第1端子11流到第2端子12。此外，在施加給第2端子12正電壓時，電流按第2端子12→二極管D12→FETQ16→第1端子11的方向流動。即，從第2端子12流到第1端子11。
然后，在以零電壓將第1以及第2柵極信號施加給FETQ15以及FETQ16的柵極時，F(xiàn)ETQ15以及FETQ16一同截止。因此，電流不流經(jīng)交流開關。
但是，在圖1、圖2所示的交流開關中，因為串聯(lián)地連接有兩個導通電阻高的高壓元件，所以，作為交流半導體開關，導通電阻變的相當大，故損耗增大。此外，在圖3所示的交流開關中，部件增多，成本升高。
另一方面，SiC、GaN等化合物半導體FET高耐壓低導通電阻，非常適合大功率開關，但只能制造稱為常閉的FET(柵極信號為零時漏極電流流動的FET)。在這種常開通型FET中，電源接通后的時間沒有柵極信號，所以漏極電流流動而造成破損故非常難以使用。因此，有必要開發(fā)即使柵極信號為零漏極電流也不流動的FET。
因此，如圖4所示，在第1端子11與第2端子12的兩端，使用由高壓的SiC形成的常開通型FET Q18與低壓低導通電阻的常關斷型FET Q17級聯(lián)連接的直流開關(特開平5-75110號公報)。此直流開關，是在高壓下做成了低導通電阻的開關，是在第1端子11與第2端子12之間施加直流信號。
根據(jù)圖4中所示的直流開關，在對FET Q17的柵極G1施加門檻值以上的電壓時，F(xiàn)ET Q17導通，F(xiàn)ET Q18也導通。此外，在對FET Q17的柵極G1施加未達門檻值的電壓時，F(xiàn)ET Q17截止，F(xiàn)ET Q18也截止。即，可以用FETQ17的柵極進行開/關，宛如作為一個高耐壓的FET進行動作。
然而，圖4所示的直流開關不能在交流中使用。因此，要使用像圖5、圖6的電路來實現(xiàn)交流開關。
圖5中所示的交流開關，是將圖4中所示的直流開關適用于圖3中所示的交流開關，圖5中所示的FET Q19，Q21對應圖3中所示的FET Q15，圖5中所示的FET Q20，Q22對應圖3中所示的FET Q16，其動作與圖3以及圖4中所示的動作相同。
圖6中所示的交流開關，是將圖4中所示的直流開關適用于圖1中所示的交流開關，圖6中所示的FET Q25，Q26對應圖1中所示的FET Q11，圖6中所示的FET Q23，Q24對應圖1中所示的FET Q12，其動作與圖1以及圖4中所示的動作相同。

發(fā)明內(nèi)容
然而，在圖5中所示的交流開關中，與圖3中所示的交流開關相比，需要兩個常開通型FET，此外，還必需兩個多余的流過主電流的功率二極管。即，部件多成本高由二極管產(chǎn)生的損耗大。此外，圖6中所示的交流開關也部件多成本高。
本發(fā)明在于通過開/關控制交流信號來提供降低損耗、耐高壓且價格便宜的半導體開關。
本發(fā)明是為了解決上述課題而提出的，本發(fā)明的第1側(cè)面，是將常開通型FET與第1以及第2常關斷型FET串聯(lián)連接的半導體開關，其特征在于，將上述常開通型FET連接在上述第1常關斷型FET與第2常關斷型FET之間。
本發(fā)明的第2側(cè)面，是將串聯(lián)連接的多個常開通型FET與第1以及第2常關斷型FET串聯(lián)連接的半導體開關，其特征在于，將上述多個常開通型型FET連接在上述第1常關斷型FET與第2常關斷型FET之間。


圖1是現(xiàn)有半導體開關例1的電路圖；圖2是現(xiàn)有半導體開關例2的電路圖；圖3是現(xiàn)有半導體開關例3的電路圖；圖4是現(xiàn)有半導體開關例4的電路圖；圖5是現(xiàn)有半導體開關例5的電路圖；圖6是現(xiàn)有半導體開關例6的電路圖；
圖7是本發(fā)明涉及第1實施方式的半導體開關的基本電路圖；圖8是本發(fā)明涉及第1實施方式的半導體開關的具體電路圖；圖9是圖8中所示的半導體開關的第1等價電路圖；圖10是圖8中所示的半導體開關的第2等價電路圖；圖11是圖8中所示的半導體開關的第3等價電路圖；圖12是圖8中所示的半導體開關的第4等價電路圖；圖13是本發(fā)明涉及第2實施方式的半導體開關的電路圖；圖14是本發(fā)明涉及第3實施方式的半導體開關的電路圖；圖15是本發(fā)明涉及第4實施方式的半導體開關的電路圖；圖16是本發(fā)明涉及第5實施方式的半導體開關的電路圖；圖17是本發(fā)明涉及第6實施方式的半導體開關的電路圖；圖18是本發(fā)明涉及第7實施方式的半導體開關的電路圖；圖19是本發(fā)明涉及第8實施方式的半導體開關的電路圖。
具體實施例方式
下面，一邊參照附圖一邊詳細說明本發(fā)明涉及實施方式的半導體開關。
(第1實施方式)涉及第1實施方式的半導體開關，其特征在于，在兩個Si低壓低導通電阻的MOS FET之間，串聯(lián)連接高壓化合物半導體FET，開/關控制交流信號，由此，來做成降低損耗、耐高壓且便宜的半導體開關。
圖7是本發(fā)明涉及第1實施方式的半導體開關的基本電路圖。
圖7中所示的半導體開關，將常開通型FETQ3連接在常關斷型FETQ1與常關斷型FETQ2之間。FETQ1的源極S與第1端子11連接，F(xiàn)ETQ1的漏極D與FETQ3的第1主電極21連接，F(xiàn)ETQ3的第2主電極22與FETQ2的漏極D連接，F(xiàn)ETQ2的源極S與第2端子12連接。
FETQ1，Q2是由Si形成的低壓低導通電阻的MOS FET。FETQ3導通電阻小耐高壓，例如由SiC、GaN等化合物半導體或者MESFET形成。此常開通型FETQ3，因為漏極與源極被對稱地形成，所以與第1端子11和第2端子12中的電位高的端子連接的第1主電極21或者第2主電極22成為漏極，與電位低的端子連接的另一主電極成為源極。
此外，將由脈沖信號等形成的第1柵極信號經(jīng)由柵極端子G1t施加給FETQ1的柵極G1，第2柵極信號經(jīng)由柵極端子G2t被施加給FETQ2的柵極G2，第3柵極信號經(jīng)由柵極端子G3t被施加給FETQ3的柵極G3(控制電極)。
然后，對如此構(gòu)成的涉及第1實施方式的半導體開關的動作進行說明。
首先，在第1端子11以及第2端子12之間輸入交流信號時，在第1端子11的電位高第2端子12的電位低的情況，F(xiàn)ETQ3的第1主電極21成為漏極，第2主電極22成為源極。在對于成為源極的第2主電極22的電位、使柵極G3為高電位或者零電位的第3柵極信號從柵極端子G3t被輸入時，F(xiàn)ETQ3導通。此外，這時，在將第1柵極信號以正電壓從柵極端子G1t施加給FETQ1的柵極G1，第2柵極信號以正電壓從柵極端子G2t施加給FETQ2的柵極G2時，F(xiàn)ETQ1以及FETQ2一同導通。
然后，在第2端子12的電位高第1端子11的電位低時，F(xiàn)ETQ3的第1主電極21成為源極，第2主電極22成為漏極。在在對于成為源極的第1主電極21的電位、使柵極G3為高電位或者零電位的信號的第3柵極信號從柵極端子G3t輸入時，F(xiàn)ETQ3導通。
此外，這時，在第1柵極信號以正電壓從柵極端子G1t施加給FETQ1的柵極G1，第2柵極信號以正電壓從柵極端子G2t施加給FETQ2的柵極G2時，F(xiàn)ETQ1以及FETQ2一同導通。
而且，即使在第1端子11的電位高第2端子12的電位低的情況，以及在第2端子12的電位高第1端子11的電位低的情況下，在輸入對于成為源極的主電極的電位、使柵極G3為低電位的柵極信號時，F(xiàn)ETQ3導通。
這樣，根據(jù)涉及第1實施方式的半導體開關，能夠提供通過在兩個Si低壓低導通電阻的MOS FET之間串聯(lián)連接高壓化合物半導體FET，控制開/關交流信號降來低損耗、耐高壓且便宜的半導體開關。
(半導體開關的具體電路)圖8是涉及本發(fā)明第1實施方式的半導體開關的具體電路圖。
在圖7所示的半導體開關中，將來自柵極端子G3t的第3柵極信號的電壓輸入給了FETQ3的柵極G3。而在圖8中所示的半導體開關中，是通過經(jīng)由電阻將第1端子11以及第2端子12的交流信號的電壓施加給FETQ3的柵極G3，取消了第3柵極信號。
將二極管D1的陰極以及作為第2電流供給單元的電阻R1的一端與FETQ1的源極S連接，將二極管D2的陰極以及作為第1電流供給單元的電阻R2的一端與FETQ2的源極S連接。二極管D1的陽極以及電阻R1的另一端和二極管D2的陽極以及電阻R2的另一端與FETQ3的柵極G3連接。二極管D1、D2是選擇FETQ1，Q2的源極低的一方的電位的二極管。電阻R1，R2是對該二極管流過偏置電流的電阻。
此外，因為其他的結(jié)構(gòu)與圖7中所示的結(jié)構(gòu)為相同的結(jié)構(gòu)，所以對相同的部分附以相同的符號，并省略其詳細的說明。
下面，說明圖8中所示的半導體開關的動作。首先，在第1端子11的電位高第2端子12的電位低的時候，成為圖9中所示的第1等價電路。此時，根據(jù)輸入給FETQ2的柵極G2的第2柵極信號可進行開/關。即，通過選擇在二極管D1和二極管D2低的一方的電位，二極管D2導通，F(xiàn)ETQ3的柵極G3變?yōu)镕ETQ2的源極S的電位。因此，在FETQ2導通時，F(xiàn)ETQ3變?yōu)閷āＴ贔ETQ2截止時，因為不流漏極電流，所以FETQ3的漏極電流也不流動，而變?yōu)榻刂?。即，等價電路成為如圖10那樣。此時，在輸入FETQ1的柵極信號時，通過MOSFET也可減小主二極管Dq1的順方向壓降。
此外，在圖8中，在第1端子11的電位低第2端子12的電位高時，等價電路成為如圖11所示的那樣。根據(jù)輸入給FETQ1的柵極G1的第1柵極信號可以進行開/關。即，通過選擇在二極管D1和二極管D2低的一方的電位，二極管D1導通，F(xiàn)ETQ3的柵極G3變?yōu)镕ETQ1的源極S的電位。因此，在FETQ1導通時，F(xiàn)ETQ3變?yōu)閷?。在FETQ1截止時，因為漏極電流不流動，所以FETQ3的漏極電流也不流動，而變?yōu)榻刂?。即，等價電路成為如圖12那樣。此時，在輸入FETQ2的柵極信號時，通過MOSFET也可減小主二極管Dq2的順方向壓降。即，可以在第1端子11、第2端子12開/關交流信號。
(第2實施方式)圖13是本發(fā)明涉及第2實施方式的半導體開關的電路圖。涉及第2實施方式的半導體開關，其特征在于，取代涉及第1實施方式的半導體開關的二極管D1、D2，設置FETQ4，Q5，防止因噪音、泄漏電流引起的誤動作。
在圖13中，F(xiàn)ETQ4，Q5為常關斷型MOS FET等類型的開關，F(xiàn)ETQ4的漏極D與第1端子11連接，F(xiàn)ETQ5的漏極D與第2端子12連接。FETQ4的源極S和FETQ5的源極S與FETQ3的柵極G3連接。
此外，通過將正電壓的柵極信號輸入給FETQ4以及FETQ中與電位低的端子連接的FET的柵極而導通；通過將負電壓的柵極信號輸入給FETQ4以及FETQ5中與電位高的端子連接的FET的柵極而截止。此處，使FETQ4以及FETQ5之中、與FETQ1，Q2之中源極電位低的一方的FET連接的FET導通，與FETQ1，Q2之中源極電位高的一方的FET連接的FET截止。
然后，對如此構(gòu)成的涉及第2實施方式的半導體開關的動作進行說明。
首先，在第1端子11的電位高而第2端子12的電位低的場合，根據(jù)輸入給FETQ2的柵極G2的第2柵極信號可以進行開/關。即，通過將正電壓的柵極信號輸入給FETQ5的柵極進行開通。因此，F(xiàn)ETQ3的柵極G3變?yōu)镕ETQ2的源極S的電位。因此，在FETQ2導通時，F(xiàn)ETQ3變?yōu)閷?。在FETQ2截止時，因為漏極電流不流動，所以FETQ3的漏極電流也不流動而變?yōu)榻刂埂?br> 此外，在第1端子11的電位低而第2端子12的電位高的場合，根據(jù)輸入給FETQ1的柵極G1的第1柵極信號可進行開/關。即，通過將正電壓的柵極信號輸入給FETQ4的柵極進行開通。FETQ3的柵極G3變?yōu)镕ETQ1的源極S的電位。因此，在FETQ1導通時，F(xiàn)ETQ3變?yōu)閷āＴ贔ETQ1截止時，因為漏極電流不流動，所以FETQ3的漏極電流也不流動，而變?yōu)榻刂?。即，在?端子11、第2端子12可開/關交流信號。
如此，根據(jù)涉及第2實施方式的半導體開關，在得到與涉及第1實施方式的半導體開關同樣效果的同時，因為能夠使FETQ4，Q5穩(wěn)定地導通，所以能夠防止由噪音、泄漏電流引起的誤動作。
(第3實施方式)圖14是本發(fā)明涉及第3實施方式的半導體開關的電路圖。常開通型FET，有時會發(fā)生由于柵極電壓用零電壓不完全截止而在中途半端電流流動的現(xiàn)象。涉及第3實施方式的半導體開關，其特征在于，做成了從電位高的端子經(jīng)由二極管以及電阻使電流流到FETQ3的柵極G3，使柵極電壓為正電壓以使FETQ3確實導通。
此外，在圖14中，對與圖7中所示的部分相同的部分付附以相同的符號，省略相同部分的說明。
二極管D1的陽極與第1端子11連接，二極管D1的陰極經(jīng)由電阻R1與二極管D3的陽極、二極管D4的陽極、FETQ3的柵極G3連接。二極管D3的陰極與FETQ1的柵極G1連接，二極管D4的陰極與FETQ2的柵極G2連接。二極管D2的陽極與第2端子12連接，二極管D2的陰極與電阻R1的一端以及二極管D1的陰極連接。
然后，對如此構(gòu)成的涉及第3實施方式的半導體開關的動作進行說明。此處，只對由二極管D1～D4向FETQ3的柵極G3的施加的動作進行說明。
首先，在第1端子11的電位高第2端子12的電位低時，F(xiàn)ETQ3的第1主電極21成為漏極，第2主電極22成為源極。此時，電流按第1端子11→二極管D1→電阻R1→FETQ3的柵極G3的路線流動。據(jù)此，就能夠確保FETQ3的柵極電壓，所以能夠確實地使FETQ3導通。此外，二極管D2為截止。
然后，在第2端子12的電位高第1端子11的電位低時，F(xiàn)ETQ3的第1主電極21成為源極，第2主電極22成為漏極。此時，電流按第2端子12→二極管D2→電阻R1→FETQ3的柵極G3的路線流動。據(jù)此，就能夠確保FETQ3的柵極電壓，所以能夠確實地使FETQ3導通。此外，二極管D1為截止。
如此，根據(jù)涉及第3實施方式的半導體開關，在得到與涉及第1實施方式的半導體開關同樣效果的同時，能夠使電流從電位高的端子經(jīng)由二極管以及電阻流到FETQ3的柵極G3，使柵極電壓為正電壓以使FETQ3確實導通。據(jù)此，能夠防止因噪音、泄漏電流引起的誤動作。
(第4實施方式)圖15是涉及本發(fā)明第4實施方式的半導體開關的電路圖。涉及第4實施方式的半導體開關，其特征在于，在圖8所示的結(jié)構(gòu)中，還在電阻R1和電阻R2的連接點與FETQ3的柵極G3之間設置直流電源E。直流電源E的正極與FETQ3的柵極G3連接，直流電源E的負極與電阻R1和電阻R2的連接點連接。
此外，在圖15中，對與圖7所示的部分相同的部分附以相同的符號，省略相同部分的說明。
根據(jù)如此構(gòu)成的涉及第4實施方式的半導體開關，直流電源E的直流電壓作為偏置電壓始終被施加給FETQ3的柵極G3，所以不會發(fā)生柵極電壓不足，故FETQ3不誤動作。
(第5實施方式)在圖8所示的半導體開關中，F(xiàn)ETQ2，F(xiàn)ETQ3為耐壓20V導通電阻1mΩ的Si FET，F(xiàn)ETQ3為耐壓1000V的化合物半導體的常開通型FET。如果假定在柵極電壓為-20V時使FETQ3截止，F(xiàn)ETQ2的耐壓為20V，如果有20V的耐壓可以動作。
但是，在FETQ3為耐壓更高的化合物半導體，例如4000V耐壓的FET時，為使此FET截止，必須對柵極施加-50V左右的電壓。因此，為了用圖8表示半導體開關進行開關，F(xiàn)ETQ1，Q2的耐壓必需為50V。
但是，在50V的Si FET中，與20V耐壓的FET相比，導通電阻變大了5～10倍左右，所以全體的導通電阻變大。
因此，在涉及第5實施方式的半導體開關中，如圖16所示，相對于圖8所示的半導體開關，還在FETQ1與FETQ3之間設置中壓的常開通型半導體FETQ6，在FETQ3與FETQ2之間設置中壓的常開通型半導體FETQ7的半導體開關。
在由FETQ2與FETQ7的組以及FETQ1與FETQ6的組，構(gòu)成圖16中所示的結(jié)構(gòu)，做成與耐壓50V以上的FET同等的等價電路時，就能夠?qū)?截止FETQ3。即，F(xiàn)ETQ6與FETQ7為以柵極信號為-20V以下可進行開/關的常開通型FET，F(xiàn)ETQ1與FETQ2的漏極D的耐壓可以是20V。此外，F(xiàn)ETQ3為在柵極信號為-50V以下可進行開/關的常開通型FET，F(xiàn)ETQ6與FETQ7的漏極D的耐壓可以是50V。因此，可以將全體構(gòu)成耐壓4000V的高壓半導體開關。
以下，對圖16所示的半導體開關的結(jié)構(gòu)以及詳細的動作進行說明。FETQ6的第1主電極23與FETQ1的漏極D連接，F(xiàn)ETQ6的第2主電極24與FETQ3的第1主電極21連接。FETQ7的第1主電極25與FETQ3的第2主電極22，F(xiàn)ETQ7的第2主電極26與FETQ2的漏極D連接。FETQ6的柵極G6與FETQ7的柵極G7共通地與FETQ3的柵極G3連接。
然后，對如此構(gòu)成的涉及第5實施方式的半導體開關的動作進行說明。
首先，在第1端子11的電位高第2端子12的電位低時，根據(jù)輸入給FETQ2的柵極G2的第2柵極信號可進行開/關。即，二極管D2導通，F(xiàn)ETQ3的柵極G3、FETQ6的柵極G6以及FETQ7的柵極G7變?yōu)镕ETQ2源極S的電位。因此，在FETQ2導通時，F(xiàn)ETQ3、FETQ6以及FETQ7變?yōu)閷?。在FETQ2為截止時，因為漏極電流不流動，F(xiàn)ETQ3、FETQ6以及FETQ7的漏極電流也不流動，變?yōu)榻刂埂?br> 此外，在第1端子11的電位低第2端子12的電位高時，根據(jù)輸入給FETQ1的柵極G1的第1柵極信號可進行開/關。即，二極管D1導通，F(xiàn)ETQ3的柵極G3、FETQ6的柵極G6以及FETQ7的柵極G7變?yōu)镕ETQ1源極S的電位。因此，在FETQ1導通時，F(xiàn)ETQ3、FETQ6以及FETQ7變?yōu)閷?。在FETQ1為截止時，因為漏極電流不流動，所以FETQ3、FETQ6以及FETQ7的漏極電流也不流動，變?yōu)榻刂?。即，在?端子11、第2端子12可開/關交流信號。
如此，根據(jù)涉及第5實施方式的半導體開關，在得到與涉及第2實施方式的半導體開關的效果相同的效果的同時，可以提供由3個常開通型FET和2個常關斷型Si低壓低導通電阻的MOS FET構(gòu)成的高壓半導體開關。
(第6實施方式)圖17為本發(fā)明涉及第6實施方式的半導體開關的電路圖。圖17所示的半導體開關，相對于圖13所示的半導體開關，還在FETQ1與FETQ3之間設置中壓常開通型FET Q6，在FETQ3與FETQ2之間設置中壓常開通型FETQ7。FETQ4源極S和FETQ5源極S與FETQ3的柵極G3、FETQ6的柵極G6以及FETQ7的柵極G7連接。
根據(jù)如此構(gòu)成的涉及第6實施方式的半導體開關，進行與圖13所示的半導體開關的動作大致相同的動作。但是，F(xiàn)ETQ3的柵極G3、FETQ6的柵極G6以及FETQ7的柵極G7，變?yōu)榕c電位低的端子連接的FET的源極S的電位相同的電位，因此，F(xiàn)ETQ3、FETQ6以及FETQ7變?yōu)閷ǖ狞c不同。
如此，根據(jù)涉及第6實施方式的半導體開關，在得到與涉及第5實施方式的半導體開關的效果相同的效果的同時，因為可以使FETQ4、FETQ5穩(wěn)定地導通，所以可以防止因噪音、泄漏電流引起的誤動作。
(第7實施方式)圖18為涉及第7實施方式的半導體開關的電路圖。圖18所示的半導體開關，相對于圖14所示的半導體開關，還在FETQ1與FETQ3之間設置中壓常開通型FET Q6，在FETQ3與FETQ2之間設置中壓常開通型FET Q7。FETQ6的柵極G6以及FETQ7的柵極G7與FETQ3的柵極G3連接。
如此，根據(jù)涉及第7實施方式的半導體開關，在得到與涉及第5實施方式的半導體開關的效果相同的效果的同時，使電流從電位高的端子經(jīng)由二極管以及電阻流到FETQ3的柵極G3、FETQ6的柵極G6以及FETQ7的柵極G7，使柵極電壓為正電壓后可使FETQ3的柵極G3、FETQ6的柵極G6以及FETQ7的柵極G7確實導通。這樣，可以防止因噪音、泄漏電流引起的誤動作。
(第8實施方式)圖19為本發(fā)明涉及第8實施方式的半導體開關的電路圖。圖19所示的半導體開關，相對于圖15所示的半導體開關，還在FETQ1與FETQ3之間設置中壓常開通型的FET Q6，在FETQ3與FETQ2之間設置中壓常開通型的FETQ7。FETQ6的柵極G6以及FETQ7的柵極G7與FETQ3的柵極G3連接。
如此，根據(jù)涉及第8實施方式的半導體開關，在得到與涉及第5實施方式的半導體開關的效果相同的效果的同時，因為直流電源E的直流電壓作為偏置電壓始終被施加給FETQ3的柵極G3、FETQ6的柵極G6以及FETQ7的柵極G7，所以不發(fā)生柵極電壓不足的情況，F(xiàn)ETQ3、FETQ6以及FETQ7不會誤動作。
此外，在涉及第1、第3乃至第5、第7以及第8實施方式的半導體開關中，為了流過電流使用了電阻R1，但替代電阻R1，也可以使用例如恒定電流元件、恒定電流電路等，用這些部件，可以從低電壓到高電壓穩(wěn)定地流過順方向電流。
產(chǎn)業(yè)上利用的可能性根據(jù)本發(fā)明，通過將常開通型FET連接在第1常關斷型FET與第2常關斷型FET之間可以提供降低損耗，高耐壓且便宜的半導體開關。
權(quán)利要求
1.一種半導體開關，其由串聯(lián)連接常開通型FET與第1以及第2常關斷型FET而構(gòu)成，其特征在于，將上述常開通型FET連接在上述第1常關斷型FET與上述第2常關斷型FET之間。
2.一種半導體開關， 其由串聯(lián)連接串連了多個常開通型FET與第1以及第2常關斷型FET而構(gòu)成，其特征在于，將上述多個常開通型FET連接在上述第1常關斷型FET與上述第2常關斷型FET之間。
3.根據(jù)權(quán)利要求1或者權(quán)利要求2中所述的半導體開關，其特征在于，還具有通過開/關上述第1以及第2常關斷型FET，來使上述常開通型FET開/關的控制單元。
4.根據(jù)權(quán)利要求3中記述的半導體開關，其特征在于，上述控制單元，具有第1二極管，其一個電極與上述的第1常關斷型FET的源極連接；第1電流供給單元，其向該第1二極管供給電流；第2二極管，其一個電極與上述的第2常關斷型FET的源極連接，另一個電極與上述第1二極管的另一個電極連接；和第2電流供給單元，其向該第2二極管供給電流；將上述第1二極管的另一個電極和上述第2二極管的另一個電極的連接點與上述常開通型FET的柵極連接。
5.根據(jù)權(quán)利要求3中所述的半導體開關，其特征在于，上述的控制單元，具有第1二極管，其一個電極與上述的第1常關斷型FET的源極連接；第2二極管，其一個電極與上述的第2常關斷型FET的源極連接，另一個電極與上述第1二極管的另一個電極連接；電阻，其連接在上述第1二極管的另一個電極和上述第2二極管的另一個電極的連接點與上述常開通型FET的柵極之間；第3二極管，其連接在上述常開通型FET的柵極與上述第1常關斷型FET的柵極之間；和第4二極管，其連接在上述常開通型FET的柵極與上述第2常關斷型FET的柵極之間。
6.根據(jù)權(quán)利要求4中所述的半導體開關，其特征在于，還具有對上述常開通型FET的柵極施加直流電壓的直流電源。
7.根據(jù)權(quán)利要求1或者權(quán)利要求2中所述的半導體開關，其特征在于，上述控制單元，具有第1開關，其第1電極與上述的第1常關斷型FET的源極連接；和第2開關，其第3電極與上述的第2常關斷型FET的源極連接，第4電極與上述第1開關的第2電極連接；將上述第1開關的第2電極與上述第2開關的第4電極的連接點與上述常開通型FET的柵極連接；將上述第1開關以及第2開關中、與上述第1以及第2常關斷型FET中的源極電位低的一方的FET連接的開關開通，將與上述源極電位高的一方的FET連接的開關關斷。
8.根據(jù)權(quán)利要求1至權(quán)利要求7的任意1項中所述的半導體開關，其特征在于，上述常開通型FET，由化合物半導體形成，上述第1以及第2常關斷型FET，由Si半導體形成。
9.根據(jù)權(quán)利要求1至權(quán)利要求7的任意1項中所述的半導體開關，其特征在于，上述常開通型FET由MESFET形成。
10.根據(jù)權(quán)利要求1直至權(quán)利要求7的任意1項中所述的半導體開關，其特征在于，上述常開通型FET，由高壓半導體開關形成，上述第1以及第2常關斷型FET，由低壓低導通電阻的FET形成。
全文摘要
一種半導體開關，其由串聯(lián)連接常開通型FETQ3與第1以及第2常關斷型FETQ1、Q2而構(gòu)成，其特征在于，將上述常開通型FET Q3連接在上述第1常關斷型FET Q1與上述第2常關斷型FET Q2之間。
文檔編號H03K17/687GK1701510SQ20048000086
公開日2005年11月23日 申請日期2004年5月28日 優(yōu)先權(quán)日2003年6月30日
發(fā)明者森田浩一 申請人:三墾電氣株式社