專利名稱：Pll合成器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種PLL合成器。
背景技術(shù)：
圖5示出過去具有代表性的PLL合成器的結(jié)構(gòu)。PLL電路由相位比較器(PC)11、環(huán)路濾波器(LPF)12、電壓控制振蕩器(VCO)13和程控分配器14構(gòu)成。相位比較器11輸出的誤差信號(hào)被環(huán)路濾波器12進(jìn)行平滑后，作為控制電壓施加到電壓控制振蕩器13上。從電壓控制振蕩器13輸出的振蕩信號(hào)(頻率f0)，通過程控分配器14分頻為1/N的頻率，輸入到相位比較器11。
準(zhǔn)振蕩器15輸出的振蕩信號(hào)，由分配器16分頻為頻率fs的標(biāo)準(zhǔn)信號(hào)后輸入到相位比較器11。根據(jù)該結(jié)構(gòu)，輸入到相位比較器11的標(biāo)準(zhǔn)信號(hào)的頻率fs與由程控分配器14分頻的振蕩信號(hào)頻率f0/N相同時(shí)，鎖定環(huán)路。因此，電壓控制振蕩器13的振蕩頻率f0成為f0＝N×fs(例如，參照非專利文獻(xiàn)1)。
非專利文獻(xiàn)1柳澤 健編著“PLL(相同步環(huán)路)應(yīng)用回路”綜合電子出版社出版1998年6月25日p.11-12圖2.5、p.43圖3.9根據(jù)上述構(gòu)造，相位比較器是以標(biāo)準(zhǔn)信號(hào)的頻率工作，因此，誤差信號(hào)中含有標(biāo)準(zhǔn)信號(hào)的基波及其高次諧波。另一方面，環(huán)路濾波器中通常使用由電阻元件和電容元件構(gòu)成的低通濾波器，因此，在環(huán)路濾波器的輸入端和輸出端之間設(shè)置的串聯(lián)電阻的端子間形成電容，從環(huán)路濾波器輸出未完全衰減的標(biāo)準(zhǔn)信號(hào)的基波及高次諧波。因此，有電壓控制振蕩器輸出的振蕩信號(hào)的信噪比(C/N)劣化的問題。

發(fā)明內(nèi)容
本發(fā)明的目的在于，防止標(biāo)準(zhǔn)信號(hào)的基波或其高次諧波與控制電壓一起輸入到電壓控制振蕩器，從而改善震蕩信號(hào)的C/N。
為解決上述問題，本發(fā)明的PLL合成器包括PLL回路，至少由相位比較器、環(huán)路濾波器及電壓控制振蕩器組成；以及，標(biāo)準(zhǔn)振蕩器，向上述相位比較器供給標(biāo)準(zhǔn)信號(hào)；在上述相位比較器和上述環(huán)路濾波器之間、或者上述環(huán)路濾波器和上述電壓控制振蕩器之間，插入衰減上述標(biāo)準(zhǔn)信號(hào)的基波或其高次諧波的衰減單元。
此外，由電感元件和電容元件的并聯(lián)諧振陷波電路構(gòu)成上述衰減單元，把上述并聯(lián)諧振陷波電路插入在上述相位比較器和上述環(huán)路濾波器之間。
再者，由電感元件和電容元件的串聯(lián)諧振陷波電路構(gòu)成上述衰減單元，把上述串聯(lián)諧振陷波電路插入在上述環(huán)路濾波器和上述電壓控制振蕩器之間。
發(fā)明效果在本發(fā)明中，PLL合成器包括PLL回路，至少由相位比較器、環(huán)路濾波器及電壓控制振蕩器組成；以及標(biāo)準(zhǔn)振蕩器，向上述相位比較器供給標(biāo)準(zhǔn)信號(hào)；在上述相位比較器和上述環(huán)路濾波器之間、或者上述環(huán)路濾波器和上述電壓控制振蕩器之間，插入衰減上述標(biāo)準(zhǔn)信號(hào)的基波或其高次諧波的衰減單元。因此，降低供給電壓控制振蕩器的控制電壓中所包含的標(biāo)準(zhǔn)信號(hào)的基波或高次諧波的電平，提高震蕩信號(hào)的C/N。
而且，由電感元件和電容元件的并聯(lián)諧振陷波電路構(gòu)成上述衰減單元，把上述并聯(lián)諧振陷波電路插入在上述相位比較器和上述環(huán)路濾波器之間，由此，可把并聯(lián)諧振陷波電路的阻抗提高成充分大于相位比較器的輸出阻抗及環(huán)路濾波器的輸入阻抗，可以充分衰減標(biāo)準(zhǔn)信號(hào)的基波或高次諧波。
此外，由電感元件和電容元件的串聯(lián)諧振陷波電路構(gòu)成上述衰減單元，把上述串聯(lián)諧振陷波電路插入在上述環(huán)路濾波器和上述電壓控制振蕩器之間，由此，可把串聯(lián)陷波振蕩器的輸入阻抗降低成充分低于環(huán)路濾波器的輸出阻抗及電壓控制振蕩器的輸入阻抗，可以充分衰減標(biāo)準(zhǔn)信號(hào)的基波或高次諧波。


圖1是表示本發(fā)明的PLL合成器結(jié)構(gòu)的電路圖。
圖2是表示本發(fā)明的PLL合成器另一結(jié)構(gòu)的電路圖。
圖3是本發(fā)明的PLL合成器中的環(huán)路濾波器和衰減單元的具體結(jié)構(gòu)的電路圖。
圖4是表示本發(fā)明的PLL合成器的環(huán)路濾波器和衰減單元的具體構(gòu)成的電路圖。
圖5是表示現(xiàn)有的PLL合成器結(jié)構(gòu)的電路圖。
具體實(shí)施例方式
圖1表示本發(fā)明的PLL合成器的結(jié)構(gòu)。由相位比較器(PC)1、衰減單元(陷波電路)2、環(huán)路濾波器(LPF)3、電壓控制振蕩器(VCO)4和程控分配器5構(gòu)成PLL電路。而且，從準(zhǔn)振蕩器6輸出的頻率(例如20-30MHz)Fs的振蕩信號(hào)作為標(biāo)準(zhǔn)信號(hào)輸入到相位比較器1。
衰減單元2用于衰減標(biāo)準(zhǔn)信號(hào)的基波或其高次諧波，例如由利用諧振電路的陷波電路構(gòu)成，也可以由帶阻濾波器或低通濾波器構(gòu)成。此外，環(huán)路濾波器3通常由電阻元件和電容元件構(gòu)成的低通濾波器構(gòu)成，其截止頻率通常為數(shù)KHz至數(shù)百KHz。
在以上結(jié)述構(gòu)中，從電壓控制振蕩器4輸出的震蕩信號(hào)(頻率F0)通過程控分配器5分頻為1/N的頻率后，輸入到相位比較器11中。在相位比較器1中，比較標(biāo)準(zhǔn)信號(hào)與被分頻的振蕩信號(hào)(頻率F0/N)，在不一致期間，從相位比較器1輸出誤差信號(hào)。誤差信號(hào)被環(huán)路濾波器3進(jìn)行平滑，作為控制電壓施加到電壓控制振蕩器4的變?nèi)荻O管中(未圖示)。從而，振蕩頻率被控制，輸入到相位比較器1的標(biāo)準(zhǔn)信號(hào)的頻率和由程控分配器5分頻的振蕩信號(hào)的頻率從結(jié)果上保持一致，環(huán)路處于鎖定狀態(tài)。在鎖定狀態(tài)下，振蕩信號(hào)的頻率F0成為F0＝N×Fs。
從相位比較器1輸出的誤差信號(hào)中含有基波及其高次諧波，這些由衰減單元2進(jìn)行衰減。因此，環(huán)路濾波器3中輸入除去了標(biāo)準(zhǔn)信號(hào)的基波或其高次諧波的誤差信號(hào)，控制電壓中也不包含標(biāo)準(zhǔn)信號(hào)的基波或其高次諧波，從而提高從電壓控制振蕩器4輸出的振蕩信號(hào)的C/N。
圖2是衰減單元2和環(huán)路濾波器3的插入位置被置換的結(jié)構(gòu)，其他結(jié)構(gòu)與圖1相同。
圖3及圖4表示環(huán)路濾波器3和衰減單元2的具體結(jié)構(gòu)。環(huán)路濾波器3由滯后超前濾波器(lag-lead-Filter)構(gòu)成。此外，衰減單元2由電感元件L1和電容元件C1的并聯(lián)諧振陷波電路2-1或電感L2和電容元件C2的串聯(lián)諧振陷波電路2-2構(gòu)成。并聯(lián)諧振陷波電路2-1可通過減小電感元件L1的電感值，并增大電容元件C1的電容值，來容易提高諧振的Q(諧振阻抗)，因此，若插入到阻抗不大的相位比較器1和環(huán)路濾波器3之間，則可以有效衰減標(biāo)準(zhǔn)信號(hào)的基波及高次諧波。
此外，串聯(lián)諧振陷波電路2-2中，可通過增大電感元件L2的電感值，并減小電容元件C2的電容值，來容易降低諧振的Q(諧振阻抗)，因此，若插入到阻抗大的電壓控制振蕩器(由變?nèi)荻O管構(gòu)成)4和環(huán)路濾波器3之間，則可以有效地衰減標(biāo)準(zhǔn)信號(hào)的基波及高次諧波。
圖4是將并聯(lián)諧振陷波電路2-1及串聯(lián)諧振陷波電路2-2都插入到環(huán)路濾波器3和電壓控制振蕩器4之間的結(jié)構(gòu)，但是，把哪一個(gè)諧振陷波電路插入到哪個(gè)位置不受圖3及圖4的限制，只要適當(dāng)選擇即可。
權(quán)利要求
1.一種PLL合成器，其特征在于，包括PLL回路，至少由相位比較器、環(huán)路濾波器及電壓控制振蕩器組成；以及，標(biāo)準(zhǔn)振蕩器，向上述相位比較器供給標(biāo)準(zhǔn)信號(hào)；在上述相位比較器和上述環(huán)路濾波器之間、或者上述環(huán)路濾波器和上述電壓控制振蕩器之間，插入衰減上述標(biāo)準(zhǔn)信號(hào)的基波或其高次諧波的衰減單元。
2.如權(quán)利要求1所述的PLL合成器，其特征在于，由電感元件和電容元件的并聯(lián)諧振陷波電路構(gòu)成上述衰減單元，把上述并聯(lián)諧振陷波電路插入在上述相位比較器和上述環(huán)路濾波器之間。
3.如權(quán)利要求1或2所述的PLL合成器，其特征在于，由電感元件和電容元件的串聯(lián)諧振陷波電路構(gòu)成上述衰減單元，把上述串聯(lián)諧振陷波電路插入在上述環(huán)路濾波器和上述電壓控制振蕩器之間。
全文摘要
本發(fā)明涉及一種PLL合成器，可防止標(biāo)準(zhǔn)信號(hào)的基波或其高次諧波與控制電壓一起輸入到電壓控制振蕩器，從而改善震蕩信號(hào)的C/N。該P(yáng)LL合成器至少帶有相位比較器PLL回路，環(huán)路濾波器及電壓控制振蕩器組成；標(biāo)準(zhǔn)振蕩器，給上述相位比較器供給標(biāo)準(zhǔn)信號(hào)；并且，在上述相位比較器和上述環(huán)路濾波器之間、或上述環(huán)路濾波器和上述電壓控制振蕩器之間，插入衰減上述標(biāo)準(zhǔn)信號(hào)的基波或其高次諧波的衰減單元，來防止標(biāo)準(zhǔn)信號(hào)的基波或其高次諧波與控制電壓一起輸入到電壓控制振蕩器中。
文檔編號(hào)H03L7/08GK1581701SQ200410056290
公開日2005年2月16日 申請(qǐng)日期2004年8月6日 優(yōu)先權(quán)日2003年8月8日
發(fā)明者谷津田千一郎, 五十嵐康博 申請(qǐng)人:阿爾卑斯電氣株式會(huì)社