專利名稱：多頻帶pll設(shè)備和用于控制這種設(shè)備的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及多頻帶PLL(Phase Locked Loop鎖相環(huán))設(shè)備，包括具有相位/頻率檢測裝置、環(huán)路濾波器裝置和壓控振蕩器的單環(huán)路PLL。本發(fā)明還涉及一種用于控制這種多頻帶VCO設(shè)備的方法，以致所述VCO適當?shù)劓i定在正確的頻帶中。
背景技術(shù)：
在今天的社會中，無線通信飛速發(fā)展，并且在世界范圍內(nèi)為用于不同的無線標準在不同頻率操作下的通信系統(tǒng)帶來技術(shù)革命，例如從900MHz直到40GHz，所述GHz范圍與微波鏈路相關(guān)。這種微波鏈路越來越多地用于移動電話系統(tǒng)內(nèi)以及寬帶數(shù)據(jù)通信。所有這些系統(tǒng)需要大量的硬件并且它們在寬頻率范圍上操作。因此如果相同或類似的硬件可以用于不同種類的系統(tǒng)以及在不同頻率操作的系統(tǒng)那么將是十分便利的。總體上意在并希望能夠減小在這種系統(tǒng)中所使用的組件大小，并且當然還希望能夠總體上降低所涉及組件的造價以及功率消耗。
收發(fā)器是在用戶和過渡介質(zhì)(用于無線通信系統(tǒng)的大氣)之間的接口。
收發(fā)器最重要且關(guān)鍵的元件是頻率合成器，其是用于依照外部輸入?yún)⒖碱l率來產(chǎn)生非常精確的、熱穩(wěn)頻率的電路。大多數(shù)時間此頻率還必須相對于參考信號具有恒定的相位差。需要所謂的多標準頻率合成器以便能夠合成用于不同無線標準的不同頻帶。多頻帶頻率合成器必須能夠合成寬范圍的頻率同時仍然滿足嚴格的相位噪聲規(guī)范。多頻帶頻率合成器用來合成多個頻帶，并且需要這種合成器廉價且易于制造并且優(yōu)選還是高度集成的。然而由于噪聲要求導致通常所使用的低通濾波器必須在外部這一事實，使得實現(xiàn)這點變得復雜。
總體上存在三種不同類型的頻率合成器，即查找表合成器、直接合成器和間接或鎖相合成器。在移動通信內(nèi)所使用的大部分頻率合成器屬于鎖相環(huán)類型。在這種頻率合成器中，通常是低頻的參考頻率被乘以一個可變整數(shù)(或小數(shù))。這通過把輸出頻率除以該數(shù)目并且調(diào)整所述輸出頻率使得所除得的頻率會等于輸入?yún)⒖碱l率來完成。這意味著壓控振蕩器(VCO)輸出頻率被除以環(huán)路中的可變因子N并且在相位檢測器的輸入與參考頻率相比較，所述相位檢測器的輸出是與在其輸入所提供的兩個信號之間的相位差成正比的信號。然后所述信號被環(huán)路濾波器低通濾波并且形成被輸入到VCO的控制電壓。在鎖定條件下，到相位檢測器的兩個輸入具有恒定的相位關(guān)系，進而具有相等頻率。因此輸出頻率將是Nx參考頻率。如果輸出頻率增加，那么在到相位檢測器之間的相位差會改變以便減少來自相位檢測器的輸出。這把VCO調(diào)諧到更低頻率直到再次到達正確的輸出頻率為止。環(huán)路濾波器抑制不想要的分量并且降低噪聲等。然而這是一個相當緩慢的過程，并且通過改變除法器模數(shù)N來改變頻率導致在獲得穩(wěn)態(tài)操作之前只能緩慢地改變VCO控制電壓。只有當環(huán)路帶寬很大時才可能進行快速頻率改變，然而這意味著會有更多噪聲穿過濾波器，而這是不利的。
為了獲得寬調(diào)諧范圍，已經(jīng)認識到可以使用多頻帶VCO來允許寬調(diào)諧范圍以及小VCO轉(zhuǎn)換增益，這使得具有切換調(diào)諧電壓VCO的鎖相環(huán)更為適當。然而，至此還不能適當?shù)卦O(shè)計切換控制電路使得能夠把所切換的調(diào)諧VCO鎖定在適當?shù)牟僮鲙е?，以致其可以在通常或不同的情況(諸如窄帶寬應用)下使用，尤其不能夠使用調(diào)諧曲線最線性的部分。
在多頻帶頻率合成器中，單個的寬范圍調(diào)諧曲線必須被分成彼此具有一些頻率重疊的較窄范圍的幾個部分。這通常通過使用離散且連續(xù)的調(diào)諧來實現(xiàn)，并且存在用于設(shè)計校準電路的不同方法。特別地是，希望實現(xiàn)自校準方法。
在Tsung-Hsien Lin和W.J.Kaiser的“A 900-MHz 2.5-mA CMOSFrequency Synthesizer with an Automatic SC Tuning Loop”中公開了雙環(huán)路PLL頻率合成器，固態(tài)電路的IEEE期刊，卷36，號3，第424-431頁，2001年3月。它公開了用于首先搜索適當頻率曲線的粗調(diào)環(huán)路。當已經(jīng)找到適當?shù)念l率曲線時，調(diào)諧VCO中的CMOS可變電抗器來在主環(huán)路上合成所要求的信道。所述環(huán)路只在校準過程期間操作，在此期間PLL被認為失鎖(out of lock)。當已經(jīng)完成校準過程時，只有主環(huán)路操作因此主環(huán)路必須被設(shè)計使得滿足用于頻率合成器的所有規(guī)范。這種構(gòu)造的嚴重缺點在于所要求的硬件都是雙倍的，即必須使用兩個完整的PLL，于是這意味著所述設(shè)備變得更大并且要求更高的功率消耗。因此，這對于希望提供小型設(shè)備的目的來說尤為不利。并且它還不能使用調(diào)諧曲線最線性的部分。
在W.B.Wilson、Un-Ku Moon、K.R.Lakshimikumar、Liang Dai的“A CMOS Self-Calibrating Frequency Synthesizer”中使用全數(shù)字校準環(huán)路，固態(tài)電路的IEEE期刊卷35，號10，第1437-1444頁，2000年10月。此構(gòu)造的缺點在于它要求許多數(shù)字塊并且它具有很高的復雜性并且不能使用調(diào)諧曲線最線性的部分。
仍然進一步試圖向頻率合成器提供包括切換控制電路的自校準電路。在圖1中公開了這種設(shè)備，其中參考電壓Vref被輸入到相位檢測器10，在低通濾波器中過濾以便提供被輸入到切換控制40的電壓Vc，所述電壓Vc形成VCO控制電壓，其是模擬信號。來自開關(guān)控制的輸出用于控制VCO在帶間的切換。因而PLL環(huán)路的信號代替整個環(huán)路用來控制VCO，這是有益的。然而，問題在于在不考慮完整PLL以及頻率合成器所有規(guī)范的情況下不能設(shè)計這種電路，這使得如果PLL規(guī)范改變那么必須使控制電路的設(shè)計適于頻率合成器由此可能必須修改所述控制電路。這意味著如果增加帶寬那么沒有問題，但是如果減少帶寬那么就必須得考慮這個問題。這意味著必須把環(huán)路濾波器中的零移到更低頻率，這意味著會增加過沖問題，所述過沖問題在設(shè)計這種控制系統(tǒng)中是一個嚴重的問題。
當獲得鎖定條件時PLL具有特性過沖，這當使用數(shù)字校準回路時特別是一個問題。由于過沖會使PLL跳到鄰近的更高或更低頻帶，然而所述頻帶不能合成所想要的頻率，因此試圖合成頻帶邊緣可能在不同的帶之間產(chǎn)生振蕩。那么PLL會返回到先前的頻帶。然而，如上所述過沖會再次把它推出該頻帶，因而系統(tǒng)在鄰近的頻帶之間振蕩。
另一問題是由于VCO控制電壓中的波紋，并且在切換控制系統(tǒng)中用來把VCO控制電壓與高和低參考值相比較以便檢測是否需要增減所述VCO控制電壓的比較器可能必須被替換為磁滯比較器以便避免由于波紋所導致的不想要的切換。如果使用磁滯比較器，那么比較器由于波紋而導致的不想要的切換將不會存在，并且VCO會增加電壓直到它到達閾值電平繼而所述比較器能夠切換。然而，頻率會過低，這意味著電壓開始減少，但是由于過沖，VCO控制電壓會到達比較器的另一閾值電平并且系統(tǒng)會再次切換到第一帶并且此過程會無限繼續(xù)下去。
在Palermo等人的“A Multi-Band Single-Loop PLL FrequencySynthesizer with Dynamically-Controlled Switched Tuning VCO”中，Proc.43rd IEEE Midwest Symp.On Circuits and Systems，Lansing MI，2000年8月，第818-821頁，通過向連續(xù)頻率系統(tǒng)提供頻率重疊公開了解決此問題的嘗試。在這種連續(xù)頻率系統(tǒng)中，頻率重疊由為相鄰信道所共享的頻譜組成。如果所要求的頻率重疊不在35％以上那么這種解決方案是可接受的，否則考慮降低系統(tǒng)能夠合成的頻率范圍。這意味著過沖的大小必須為所關(guān)注的特定PLL所知。這是不利的并且重疊方法常常是不適用的，尤其是對于窄帶寬應用。
在上述文檔中所建議的解決方案不能在窄帶寬PLL中提供正確操作并且它取決于無源濾波器和雙電源電壓的使用，而這是不利的。
與后種解決方案相關(guān)聯(lián)的特定問題還在于由于VCO控制電壓的中級電平是零伏所以僅僅把開關(guān)連接到地面。由于使用雙電源供電(+/-2，5V)，所以這是可以的。
如同所見，沒有一種建議的解決方案公開了這樣一種設(shè)備，其能夠使用窄帶寬(并且優(yōu)選也可以是大帶寬)的調(diào)諧曲線最線性部分的電路，并且同時能夠提供線性窄帶寬PLL，其并不復雜并且容易且廉價地制造并且還能夠確保環(huán)路穩(wěn)定性。

發(fā)明內(nèi)容
因此需要一種如開頭所提及的PLL設(shè)備，借此可以對于不同的標準合成不同的頻帶，同時滿足嚴格的相位噪聲規(guī)范，如在微波minilink中那樣。還需要一種設(shè)備，借此可以正確地選擇操作帶同時仍然把VCO控制電壓保持在很小的電壓范圍內(nèi)以便增加VCO的頻率比電壓的線性度。特別地是，目的在于提供一種滿足上述要求的、用于具有窄帶寬(例如50Hz)的PLL頻率合成器的設(shè)備。特別需要一種設(shè)備，借此每當失鎖時可以在最大可能的程度上不使用外部組件來依照簡單方式重新開始鎖定過程，并且優(yōu)選能夠檢測到何時完成所述鎖定。
特別地是，目的在于提供一種設(shè)備，其確保當帶寬很窄時也能正確操作并且還可以處理如上面所提到的關(guān)于過沖(和波紋)的問題。特別地是，目的在于提供一種廉價且易于制造并且不特別復雜的設(shè)備。特定目的在于提供一種能夠檢測鎖定條件的設(shè)備。更進一步的特定目的在于提供一種同時允許使用有源的(特別是外部或內(nèi)部的)濾波器作為環(huán)路濾波器的設(shè)備，以及特定目的在于允許使用單電源電壓來代替雙電源供電。
特別地是，目的在于提供一種設(shè)備，借此可以依照快速且安全的方式來完成鎖定條件。
此外需要一種快速、容易且廉價地制造并且可靠的PLL設(shè)備，其可用于調(diào)制/解調(diào)目的、用于時鐘恢復、用于載波再生以及時滯補償。
此外需要一種如上所提及的用于控制多帶PLL的方法，借此可以滿足上面所提及的一個或多個目的。特別地是，需要一種用于控制多頻帶頻率合成器(即用于頻率合成目的的PLL)的方法。
因此提供了一種如開頭所提及的設(shè)備，所述設(shè)備包括用于把VCO適當?shù)劓i定到正確頻帶的控制電路，所述控制電路包括至少具有第一和第二窗口幅度的多窗口電路，每個窗口幅度由各自的上電壓電平和下電壓電平定義。所述設(shè)備還包括用于把第一模擬VCO控制電壓與第一(大)幅度窗口的上電壓電平和下電壓電平相比較的比較裝置，以致如果所述VCO控制電壓下降并且穩(wěn)定在所述第一幅度窗口內(nèi)，那么選擇更小的幅度窗口并且把該第二、更小的窗口的電壓電平與VCO控制電壓相比較。如果VCO控制電壓穩(wěn)定在該隨后的更小幅度窗口內(nèi)，那么已經(jīng)實現(xiàn)鎖定，而如果所述VCO控制電壓沒有穩(wěn)定在第一、最大或任何一個窗口內(nèi)，這是由向切換使能裝置提供信號的比較裝置來確認鎖定，那么因而向VCO提供第二控制信號以便把它切換到另一更高或更低的頻帶。選擇第一、大幅度窗口，把所產(chǎn)生的第一VCO控制電壓信號與所述幅度窗口相比較等直到在適當?shù)念l帶內(nèi)實現(xiàn)相位鎖定，重復該過程。
特別地是，第一VCO控制電壓信號包括模擬信號。
特別地是，第二VCO控制電壓信號是數(shù)字信號(提供切換)。
比較裝置特別包括第一和第二比較器，用于把第一VCO控制電壓分別與幅度窗口的上電壓電平和下電壓電平相比較，而如果所述第一VCO控制電壓超過所述上電壓電平或降到所述下電壓電平以下，那么向切換使能裝置提供適當?shù)男盘栆员惚砻饕呀?jīng)切換到更高或更低頻帶。
比較裝置特別連接到所提供的第一延遲裝置、計數(shù)器，以致如果要求切換到另一頻帶，那么在給定的延遲時段之后向切換使能裝置提供適當信號以便確保沒有很快地執(zhí)行切換。切換使能裝置特別包括狀態(tài)機，用于當從比較裝置接收計時信號時向VCO提供第二控制信號，使得能夠變換頻帶。在最優(yōu)選的實現(xiàn)方式中，一旦已經(jīng)達到鎖定條件那么可以在多窗口電路中可用的窗口之間選擇任意的操作幅度窗口以便不使用不必那么窄的幅度窗口。當然可以歸于最窄的窗口內(nèi)，但是也可以增加窗口大小甚至使用最大窗口。
優(yōu)選的是，控制電路包括鎖定檢測電路，用于連續(xù)地監(jiān)視VCO是否已經(jīng)被鎖定到適當頻帶中的準確頻率上。然而這不必是本發(fā)明的功能，而僅僅涉及最有益的實現(xiàn)方式。特別地是，鎖定檢測電路能夠每當VCO控制電壓超出幅度窗口的電壓電平范圍時便重新開始鎖定過程。這意味著鎖定檢測電路包括用于如果鎖定失效或如果鎖定丟失那么便重新開始鎖定過程的裝置。特別地是，鎖定檢測電路比較來自比較器和來自多窗口電路的信號以便確認第一VCO控制電壓是否穩(wěn)定在相關(guān)幅度窗口內(nèi)(通過使用計數(shù)器)，以致如果第一VCO控制電壓在所述幅度窗口之外，那么重新開始鎖定過程，否則表明實現(xiàn)鎖定狀態(tài)。
在特定的實現(xiàn)方式中，所述設(shè)備包括環(huán)路切換設(shè)備，包括閾值電路，用于調(diào)整VCO控制電壓以使得認為所想要的電壓在相關(guān)幅度窗口內(nèi)。在一個實施例中，所想要的電壓是中電平電壓。在其它實施例中，它是高于或低于中電平電壓的電壓。環(huán)路切換特別包括用于控制切換設(shè)備的閾值電路，所述切換設(shè)備包括兩個晶體管，用于根據(jù)要求向上調(diào)整還是向下調(diào)整來使用電源電壓對VCO電壓控制點(CP)進行充電/放電，直到VCO控制電壓值基本上認為所想要的電壓在幅度窗口內(nèi)。特別地是，閾值電路使用來自第一和第二比較器的輸入信號和模擬VCO控制信號來確認需要向上還是向下調(diào)整模擬VCO控制電壓。在優(yōu)選實施例中，所述設(shè)備包括PLL頻率合成器，具有相位/頻率檢測器、環(huán)路濾波器和VCO。特別地是，控制點位于環(huán)路濾波器內(nèi)。更特別地是，環(huán)路濾波器是包括放大器的有源濾波器(外部或內(nèi)部)，并且更為有益地是，控制點位于所述環(huán)路濾波器的放大器之前。
在另一實施例中，所述設(shè)備包括具有相位頻率檢測器和電荷泵的PLL頻率合成器。那么不使用獨立的有源環(huán)路濾波器并且控制點可以被認為是VCO控制電壓，即(大)電容器被充電/放電以便控制所述VCO控制電壓。
依照本發(fā)明，使用單個電源電壓并且PLL是窄帶PLL。
因此本發(fā)明還建議一種用于控制多頻帶設(shè)備的方法，所述多頻帶設(shè)備包括具有相位/頻率檢測裝置、環(huán)路濾波器裝置和壓控振蕩器的單環(huán)路PLL，其中把參考電壓信號(Vref)輸入到所述設(shè)備，所述方法包括步驟向包括相位/頻率檢測器、例如后面是環(huán)路濾波器裝置的PLL(外部或集成)以及多窗口電路提供參考電壓Vref信號；設(shè)置由上電壓電平和下電壓電平所定義的第一、大幅度窗口；確認從低通濾波器所輸出的第一模擬VCO控制電壓是否在所述第一、最大的幅度窗口內(nèi)，如果是的話，那么把多窗口電路改變?yōu)楦〉姆却翱谥辽僖淮危瑫r；確認所述第一VCO控制電壓是否穩(wěn)定在電壓幅度間隔內(nèi)，如果不是的話，那么使用比較結(jié)果來確認是否應當切換到更高或更低頻帶；向VCO提供數(shù)字控制信號以便把所述VCO切換到此更高或更低頻帶；除非還要求進一步的頻帶切換，否則通過首先實現(xiàn)大幅度窗口，隨后實現(xiàn)更小的幅度窗口，直到已經(jīng)在適當頻帶內(nèi)實現(xiàn)鎖定來重復所述過程。
優(yōu)選地是，所述方法包括步驟一旦VCO控制電壓穩(wěn)定在幅度窗口內(nèi)，那么借助數(shù)字閾值電路和晶體管設(shè)備并且使用單個電源電壓來調(diào)整VCO控制電壓，使得認為所想要的電壓(例如中電平電壓)在電壓幅度窗口內(nèi)。顯然所想要的電壓不必是中電平電壓，而可以是接近于上參考電壓或下參考電壓的電壓。
特別地是，所述方法包括步驟把來自晶體管設(shè)備的信號提供到環(huán)路濾波器中的控制點(CP)，所述環(huán)路濾波器是外部的有源濾波器。最優(yōu)選地是，控制點位于環(huán)路濾波器放大器之前，否則所述放大器會抵制控制并且使其更加困難。
作為選擇，所述設(shè)備包括相位頻率檢測器和電荷泵。那么所述方法包括步驟直接控制VCO控制電壓。
所述方法特別包括步驟每當在頻帶中存在切換時就復位VCO控制電壓。此外，所述方法特別包括步驟(連續(xù))監(jiān)視是否達到鎖定條件，并且表明何時已經(jīng)達到鎖定，或者如果需要切換頻帶，即如果所述控制電壓沒有穩(wěn)定在幅度窗口內(nèi)(尚未實現(xiàn)鎖定)，那么初始化重新開始鎖定過程。
顯然使用鎖定檢測電路不必是本發(fā)明的功能，而僅僅構(gòu)成有益實施例，而且此外，也不必把電壓調(diào)整到所想要的電壓(例如中電平電壓)，依照優(yōu)選實現(xiàn)方式通過使用包括閾值電路和晶體管設(shè)備的環(huán)路開關(guān)來提供所述電壓。


在下面將參考附圖依照非限制性方式來描述本發(fā)明，其中圖2是具有依照優(yōu)選實現(xiàn)方式的控制電路的頻率合成設(shè)備的框圖，包括鎖定檢測和電壓調(diào)整功能，圖3是用于示意地圖示多窗口電路的一個實現(xiàn)方式的框圖，圖4依照本發(fā)明示意地圖示了使用多窗口電路的PLL頻率合成器鎖定過程，圖5依照本發(fā)明的一個實現(xiàn)方式圖示了包括閾值電路和晶體管設(shè)備的環(huán)路開關(guān)的一個例子，圖6示出了環(huán)路開關(guān)的候選實現(xiàn)方式，圖7示出了可以用于圖5的環(huán)路開關(guān)的閾值電路的例子，圖8依照本發(fā)明一個實現(xiàn)方式圖示了所使用的有源環(huán)路濾波器的一個例子，圖9示出了鎖定檢測電路，圖10圖示了由圖9的鎖定檢測電路所檢測的鎖定過程，
圖11是用于依照本發(fā)明一個實施例圖示所述設(shè)備操作的流程圖，和圖12是用于描述發(fā)明原理的候選實現(xiàn)方式的流程圖。
具體實施例方式
圖2示出了依照本發(fā)明有益實現(xiàn)方式的PLL設(shè)備(例如用于頻率合成)，其中向連接到環(huán)路濾波器2的相位檢測器1輸入?yún)⒖茧妷篤ref。這里有益地是，環(huán)路濾波器2包括如將會參考圖8來更徹底描述的有源(外部或內(nèi)部)濾波器。在該圖中，還表明了電平移動器LS，其中必須把從低通濾波器2所輸出的信號傳遞到所述電平移動器LS。然而，由于如果它是外部PLL的話，那么由于其僅僅用于使外部電路適應于控制電路的DC電平，所以沒有給出任何附圖標記。這里假定相位檢測器PD1、環(huán)路濾波器LP2、(電平移動器)和VCO3可以是外部的，那么借助短劃線來表明控制電路。(一個或多個組件也可以是集成的，即它們不必是外部的)。
在候選實施例中，所述設(shè)備可以包括相位頻率檢測器和包括有低通濾波器的電荷泵。
參考電壓Vref除了被輸入到相位檢測器之外，還被輸入到多窗口電路MWC 4和復位電路RS 10。由于提供了多窗口電路4，所以可以解決在應用中如先前所述的過沖問題。在多窗口電路4中，定義了多個不同的幅度窗口，每個幅度窗口由上和下電壓電平表示。首先使用大窗口來開始鎖定過程(在復位計數(shù)器并且選擇位序列(頻帶)之后)，并且借助于包括第一比較裝置5A和第二比較裝置5B的比較設(shè)備來把所使用的幅度窗口的電壓電平與控制電壓相比較(在傳遞到濾波器2之后)，并且確認所述控制電壓是否穩(wěn)定在所述窗口內(nèi)。如果沒有，那么如果它高于最高電壓電平或低于最低電壓電平，那么也可以穩(wěn)定該控制電壓。有益地是，借助于所設(shè)置的計數(shù)器來確定所述電壓是否穩(wěn)定在幅度窗口內(nèi)，并且如果在給定時間間隔之后電壓信號已經(jīng)穩(wěn)定，那么認為所述電壓穩(wěn)定在所關(guān)注的幅度窗口內(nèi)，否則的話認為沒有穩(wěn)定。
假定如果控制電壓(在預定時間間隔，延遲內(nèi))穩(wěn)定在第一(最大)窗口內(nèi)，那么改變到更小窗口并且確認所述控制電壓是否穩(wěn)定在該更小窗口內(nèi)等，直到達到相位鎖定條件，例如可以被檢測或確認。
在本發(fā)明的有益實現(xiàn)方式中，參照圖9這可以借助于鎖定檢測裝置12來完成，(然而這不必是本發(fā)明的功能)。向所述鎖定檢測裝置12輸入用于表明窗口是哪個的信號，例如用于表明所述窗口是否是最小窗口(達到鎖定)。在一個實現(xiàn)方式中，該信號是來自MWC 4的WIN信號，如果窗口是最小窗口的話那么該信號升高，否則該信號為低?？梢栽贛WC 4或LD 12中提供用于確認窗口是哪個的邏輯。也向LD 12輸入在比較裝置5A、5B(UP，DW)中的比較結(jié)果。由延遲裝置11引入延遲來確保存在足夠的時間來用于信號穩(wěn)定。當已經(jīng)達到相位鎖定時，對于隨后的相位鎖定過程，延遲信號(延遲裝置13)被返回到多窗口電路4。鎖定檢測電路12連續(xù)監(jiān)視頻率合成器的鎖定條件。每當VCO控制電壓超過固定的幅度窗口時，鎖定檢測電路能夠重新開始鎖定過程。將參考圖9進一步描述鎖定檢測電路12，并且參考圖10圖示了實現(xiàn)鎖定的過程。
需要延遲裝置6來為比較器給出時間以便如果必要的話，能夠執(zhí)行從低到高邏輯電平的完全轉(zhuǎn)變。延遲裝置11為WIN信號引入延遲，這對鎖定檢測電路恰當?shù)夭僮鱽碚f是必要的。由于如果系統(tǒng)被鎖定，那么必須在某段時間之后給出窗口(例如[1.5；1.9]V)，所以延遲裝置13是必要的；否則鎖定檢測電路可能產(chǎn)生鎖定信號，即便沒有在足夠的窗口中進行鎖定的話。
在復位電路10之后提供了OR門，用于在加電和切換頻帶時復位多窗口電路4中的計數(shù)器。
在比較裝置5A、5B中比較之后，要求由第一延遲裝置6所提供的延遲。如果信號穩(wěn)定在所設(shè)置的第一幅度間隔內(nèi)，那么(在多窗口電路中)在計數(shù)器中所設(shè)置的時段過去之后，如上所述選擇更窄的幅度窗口等。然而，如果電壓高于上電平(比較器5A)或低于下電平(比較器5B)，那么借助于第一延遲裝置6來把相關(guān)的上UP或下DW信號計時CK到狀態(tài)機SM 7中，即提供數(shù)字信號并且狀態(tài)機7根據(jù)是上(UP)還是下(DW)信號被計時(CK)到狀態(tài)機7中來提供頻帶的切換，因而構(gòu)成了用于VCO 3的數(shù)字控制信號，所述數(shù)字控制信號使所述VCO 3切換到更高或更低頻帶。然后在復位計數(shù)器之后重新開始該過程，并且如上所述，所述過程再次以最大幅度窗口開始等。對于與所需要的一樣多的頻帶重復鎖定過程直到實際上達到鎖定。在頻帶的每次切換之間，計數(shù)器被復位并被設(shè)置以便計數(shù)何時選擇大窗口等。
在圖5中，表明有益的實現(xiàn)方式，其中提供了具有閾值電路THR8和晶體管設(shè)備9B、9A的環(huán)路切換。通過使用閾值電路8，向所述閾值電路8提供上UP和下DW信號以及VCO控制電壓，可以確定是增加還是降低電壓以便使所述VCO控制電壓為所想要的電壓，例如以便確保電路的穩(wěn)定性。根據(jù)是應當增加還是降低電壓，這里閾值電路8控制由N-MOS和P-MOS晶體管組成的開關(guān)，以便充電/放電環(huán)路濾波器2中的控制點CP。當THR升高時，中斷向上或向下的控制或調(diào)整。在圖8中進一步論述了環(huán)路濾波器以及例如在有源環(huán)路濾波器2的放大器之前的控制點CP的位置，如果使用了放大器的話。
作為選擇，所述設(shè)備包括具有電荷泵的相位頻率檢測器，所述電荷泵包括環(huán)路濾波器功能(那么它是無源濾波器)。
復位電路10用于當已經(jīng)接通電路時復位計數(shù)器。在圖2中，RS 10被連接到OR門并且作為選擇，RA或來自RS 10信號可以被輸入到MWC 4。當然，可以類似于RB，經(jīng)由獨立的輸入直接向MWC 4提供RA。這只是圖示不同的結(jié)構(gòu)變化。在圖5和6中描述了環(huán)路切換設(shè)備的兩種不同的實現(xiàn)方式，而在圖7中圖示了用于圖6的閾值電路。
因而，依照本發(fā)明，實現(xiàn)了經(jīng)由上電壓電平和下電壓電平所定義的多個幅度窗口，并且使用大窗口來開始鎖定過程，而如果控制電壓穩(wěn)定在該窗口內(nèi)(否則需要切換到另一頻帶)，那么取決于使用了多少個窗口大小，選擇更小的窗口等，直到信號穩(wěn)定在最小幅度窗口內(nèi)并且已經(jīng)(在右側(cè)頻帶中)實現(xiàn)了鎖定條件。于是可以根據(jù)應用來使用任意的操作窗口，例如略微大一點的窗口甚至最大的窗口。如果另一方面控制電壓高于上電平或低于下電平，那么借助于狀態(tài)機7向VCO 3輸出數(shù)字控制信號來執(zhí)行頻帶切換，所述VCO 3隨后切換到另一頻帶。此頻帶可以是鄰近帶，或由二分查找算法所確定的任何帶。
在下面，將依照更詳細的方式來解釋控制電路中的不同組件，以在圖3中的多窗口電路開始。
依照本發(fā)明，控制電路必須能夠在頻帶之間切換VCO以便把VCO控制電壓保持在兩個閾值電壓之間的鎖定狀態(tài)中。在所示出的特定實施例中，假定兩個閾值電壓是1.5V和1.9V。即便電壓范圍保持在1.5V和1.9V之間，VCO的增益可以在不同的帶之間變化。
通過實現(xiàn)在圖3中所圖示的多窗口電路4，可以解決如先前所提及的過沖問題。這里假定相關(guān)的電壓閾值是具有電壓差為400mV的1.5V和1.9V。顯然這些圖僅僅是用于舉例說明。然而，依照本發(fā)明作為第一大幅度窗口，這里使用遠大于400mV的窗口并且在給定時段期滿之后可以確認系統(tǒng)是否或多或少地穩(wěn)定在穩(wěn)態(tài)值。然后改變到更小窗口以便校驗VCO控制電壓的穩(wěn)態(tài)值是否位于1.5V和1.9V之間。如果是的話，那么窗口大小被改變到例如具有在0.5V和2.5V之間范圍的操作窗口，否則參照圖2，狀態(tài)機必須改變其狀態(tài)直到VCO控制電壓穩(wěn)定在正確的范圍內(nèi)。
假定PLL當在小窗口中時并且在每次切換到不同的頻帶之后都作為基本上線性的系統(tǒng)工作，那么優(yōu)選把VCO控制電壓置為中值，即這里為1.7V。然而這不必是本發(fā)明的功能，但是下面將參考環(huán)路開關(guān)和閾值電路來描述。如果不知道PLL要求多少時間來鎖定，那么可能過快地重新使用所述窗口，這導致即便當前頻帶是正確的也可能進行頻帶切換的風險。需要估算用于鎖定所請求的時間。這可以依照任何適當?shù)姆绞絹磉M行。
如果實際頻率和穩(wěn)態(tài)頻率之間的差異例如小于0.1Hz，那么假定系統(tǒng)中達到鎖定，那么鎖定時間會是一秒的一小部分，例如幾毫秒。因此在改變窗口幅度之前，要求大約為該大小的延遲。利用模擬網(wǎng)絡不能夠提供毫秒數(shù)量級的延遲，因此使用計數(shù)器，這里為9位計數(shù)器。這里使用參考頻率來計時所述計數(shù)器。這里信號RESET A(并不對應于圖2的RA，由于圖2中在RA和RESET A之間存在OR門；然而由于如果RESET A為高，那么RA也為高，所以這并不是重要的)正好是圖6中NOR門的輸出，并且在下面將更徹底地描述。參考信號是PLL的參考信號的矩形波，而LOCK信號是當達到鎖定時從高邏輯電平到低邏輯電平變化的信號。WIN信號是此電路的輸出，并且用于下面將參考圖9來描述的鎖定檢測電路中。當尚未達到鎖定并且(這里)計數(shù)器的四個最重要位都為高邏輯電平時此信號(WIN)為高，否則此信號為低。VH(VREFH)信號是窗口的上電壓(因此它可以是1.9V、2.5V或3.1V)，而VL(VREFL)信號是窗口的低電壓，并且它可以分別是1.5V或0.5V或0.2V。這些電壓電平先前已經(jīng)被低通濾波，以便降低在系統(tǒng)從一個窗口切換到另一個時所產(chǎn)生的瞬時幅度。
多窗口電路如下工作。這里假定PLL尚未鎖定意味著LOCK信號處于高邏輯電平。假定計數(shù)器從零開始意味著(這里)四個最高有效位為低并且WIN信號具有低值。在此實現(xiàn)方式中，進一步假定頻率隨控制電壓降低而增加。也可以反過來假定。這意味著切斷窗口[1.5；1.9]V以及窗口
V。因而第一窗口是窗口
V。在啟動時，RESET A和RESET B都為低意味著計數(shù)器的ENABLE信號為高而RESET信號為低。因而計數(shù)器開始計數(shù)?，F(xiàn)在VCO控制電壓可以降低到0.2V以下或者計數(shù)器的四個最高有效位升高。如果假定VCO控制電壓降低到0.2V之下，那么RESET信號會從低邏輯電平變化到高邏輯電平。這取決于具體實現(xiàn)方式。當RESET升高時ENABLE信號降低。復位計數(shù)器是極其重要的，否則在下一步驟中對于較短時段計數(shù)意味著系統(tǒng)可能過早地改變窗口。如果當前狀態(tài)是正確狀態(tài)，那么這會使系統(tǒng)改變狀態(tài)機的狀態(tài)。
計數(shù)器的復位必須是所延遲的位。因此它必須是被延遲了幾十納秒的異步復位。當計數(shù)器的四個最高有效位為高時，WIN信號升高而切斷先前窗口。這意味著新的更小窗口是[1.5；1.9]V。由于參照圖2，比較器需要一些時間來執(zhí)行從低邏輯電平到高邏輯電平的完全轉(zhuǎn)變，所以需要幾十納秒的延遲來復位計數(shù)器。一旦計數(shù)器被復位，活動窗口會再次是
V，而窗口[1.5；1.9]V被切斷。
如果存在UP信號，那么RESET A信號會保持為高直到VCO控制電壓到達1.7V(這里理論上為1.7V)。這意味著在VCO控制電壓到達中值(1.7V)所要求的時間內(nèi)，計數(shù)器將被復位。在RESET A降低之后，計數(shù)器再次開始計數(shù)。
現(xiàn)在假定VCO控制電壓沒有降低到0.2V之下但是計數(shù)器完成計數(shù)。四個最高有效位升高并且如前所述窗口從
V改變到[1.5；1.9]V。那么VCO控制電壓可以位于此窗口內(nèi)或落在此窗口之外。如果VCO控制電壓在后一窗口之外，那么如前所述將存在UP或DOWN信號并且系統(tǒng)將繼續(xù)進展，否則所述系統(tǒng)被鎖定。因此LOCK信號會降低以便切斷先前窗口?，F(xiàn)在窗口是
V，即所謂的操作窗口。此外，LOCK信號把RESET信號強迫為高邏輯電平，因此計數(shù)器停止計數(shù)。
如果由于某種原因VCO控制電壓超過2.5V或降低到0.5V之下，那么LOCK信號再次升高并且系統(tǒng)重新開始鎖定過程。
在圖4中圖示了多窗口電路4怎樣操作。圖示了鎖定過程。所述窗口被變窄了三次以便檢查VCO控制電壓是否在1.5V和1.9V之間。因為VCO控制電壓降低到0.2V之下，所以產(chǎn)生到狀態(tài)機的第一UP。因此計數(shù)器被復位并且VCO控制電壓被帶到1.5V和1.9V之間以便繼續(xù)鎖定過程。在此舉例說明的模擬插圖中，假定使用大約16ms時間間隔，此時間間隔在此系統(tǒng)中過短，但是它仍然解釋了多窗口電路的操作原理。在這種情況下，在鎖定過程期間窗口被改變?nèi)尾⑶沂褂米钚》却翱赱1.5；1.9]V。在有益的實現(xiàn)方式中，使用環(huán)路開關(guān)來把VCO控制電壓帶到所想要的電壓電平并且確保電路的穩(wěn)定性，在此特定情況中所述電壓電平是中電平電壓，這里為1.7V。
在圖5中圖示了環(huán)路開關(guān)的一個例子。參照圖8，使用環(huán)路開關(guān)電路來充電或放電例如在有源環(huán)路濾波器中的VCO控制電壓，直到VCO控制電壓基本上返回到(在此實施例中為)中電平電壓。一旦VCO控制電壓基本上到達1.7V，那么環(huán)路開關(guān)電路可以停止充電或放電控制點CP。將在圖7中更徹底描述的閾值電路8控制由N-MOS和P-MOS晶體管9A、9B所組成的兩個開關(guān)。如上面所提及，閾值電路8接收來自比較器的UP和DOWN輸入。如果存在UP，那么這意味著VCO控制電壓變化到低閾值(也被標示為VREFL的VL)，意味著由于OR門的輸出會從高邏輯電平(在開始閾值信號THR是零而CTRLUP處于高邏輯電平)變化到零邏輯電平，所以所述CTRL UP會為低而關(guān)閉由P-MOS 9B所組成的開關(guān)。因此電源開始重新充電控制點CP。一旦VCO控制電壓到達中電平電壓，那么閾值信號THR被斷言并且這將取決于實現(xiàn)方式和THR停止重新充電過程來復位CTRLUP/DW。這里已經(jīng)假定增加控制電壓會降低頻率。當然這可以是反過來的。
如果另一方面接收DOWN信號，那么這意味著CTRL DW可能會轉(zhuǎn)到低邏輯電平并且OR門的輸出會從所述低邏輯電平變化到高邏輯電平。因此，因為DOWN(CTRL DW)信號被斷言，所以這意味著VCO控制電壓變化到高閾值電壓(還被標示為VREFH的VH)，并且電路開始放電控制點CP直到這里所述VCO控制電壓到達中電平電壓。在此，THR信號將被斷言，并且CTRL信號和閾值THR會被復位因而停止放電過程。
在圖7中示意地圖示了可以被用于圖5的環(huán)路開關(guān)中的閾值電路8的一個例子。閾值電路8必須檢測何時VCO控制電壓變化到1.7V電平然后必須復位CTRL UP或CTRL DW信號和閾值信號THR。這通過把THR信號從低邏輯電平改變到高邏輯電平來進行?？梢钥闯鲆坏︰P或DW信號之一升高，那么由觸發(fā)器A或觸發(fā)器B把CTRL UP或CTRL DW設(shè)置為低邏輯電平來加載高邏輯電平。這意味著連接到Vsupply的兩個P-MOS開關(guān)之一把觸發(fā)器C和E的D輸入設(shè)置為高邏輯電平。此時不作任何改變直到VCO控制電壓到達1.7V。如果電壓高于1.7V，那么將存在負轉(zhuǎn)變并且觸發(fā)器E將被計時，并且如果VCO控制電壓低于1.7V，那么觸發(fā)器C將被計時。在這兩種情況中，通過兩個觸發(fā)器之一把THR信號設(shè)置為高邏輯電平來加載高邏輯電平。這會復位所有觸發(fā)器因此信號CTRL UP和CTRL DW返回到高邏輯電平。此外，N晶體管把觸發(fā)器C和E的D輸入返回到用于把此節(jié)點接地的低邏輯電平。為了避免THR信號被不止一次地斷言，這是必要的。這會停止重新充電或放電控制點CP。
圖8示意地圖示了這里所有利使用的外部有源環(huán)路濾波器2的框圖。當然這僅僅是一個特定的例子，此實現(xiàn)方式的重點在于它是有源濾波器。(在候選實現(xiàn)方式中，所述設(shè)備包括相位頻率檢測器和電荷泵。所述電荷泵包括環(huán)路濾波器裝置或功能，在該情況下是無源濾波器。)已經(jīng)認識到低通濾波器的輸出不能充當控制點，或者在任何情況下這都是無益的，這是因為濾波器是有源的并且環(huán)路具有窄帶寬。因此依照本發(fā)明，控制點應當位于濾波器2的放大器A之前。在運算放大器A的輸出的電壓也取決于電容器C2兩端的電壓。此電壓的改變速率由于窄帶寬(＜50Hz)而非常小，因此即便可以把濾波器的輸出強迫到1.7V，運算放大器A也有時間把環(huán)路濾波器的輸出基本上返回到先前的值。這可能會在電路中產(chǎn)生自振蕩，因此PLL不能夠鎖定。如果電流降低到更低值以便增加把VCO控制電壓帶到中電平所要求的時間，那么通常由于電流被降低得太多導致電路不能把VCO控制電壓帶到1.7V，所以通常這并不能夠起作用。因此，如果希望在每次切換之后強迫環(huán)路濾波器2的輸出返回到中電平，那么已經(jīng)認識到有益地是，將要被修改的電壓是電容器C2兩端的電壓。這要求更多的電路輸出。由于依照反向配置來實現(xiàn)濾波器，所以在這種情況下，需要略微修改圖5的環(huán)路開關(guān)。當輸出電壓增加時，這意味著電容器C2兩端的電壓降低。因此適于把圖5的電路修改為圖6中所公開的電路，其中交換CTRL UP和CTRL DW信號的位置。CTRL UP信號將進入NOR門，而CTRL DW將進入OR門。使用圖6的環(huán)路開關(guān)來充電/放電有源環(huán)路濾波器中的控制點(CP)直到VCO控制電壓返回到所想要的值，例如中電平電壓。依照其它方面，圖5和6的環(huán)路開關(guān)是類似的。當然，顯然環(huán)路濾波器不必與圖8中的完全相同，這僅僅是作為一個有益實施例而圖示并且原則上各種環(huán)路開關(guān)都是可以的，在圖5和6中圖示了其中的兩個例子?？刂泣cCP(特別與圖6的環(huán)路開關(guān)相關(guān))也可以是除在圖8中所特殊表明的另外一個，重點在于所述控制點CP位于運算放大器A之前，特別是在使用有源環(huán)路濾波器的實施例中。
如果DW信號被斷言，那么這意味著VCO控制電壓超過VREFH(VH)。那么系統(tǒng)必須放電LP濾波器2的輸出，因此CTRL DW信號會從高到低邏輯電平改變并且OR門的輸出會跟著同樣轉(zhuǎn)變。這意味著P-MOS開關(guān)將開啟，并且P-MOS分支開始增加電容器C2兩端的電壓。因此，VCO控制電壓開始向中電平電壓降低，在這種情況下所述中電平電壓為1.7V。如果UP信號被斷言，那么這意味著VCO控制信號已經(jīng)降低到VREFL(VL)之下，并且系統(tǒng)必須充電LP 2的輸出。整個過程類似于當DW信號被斷言時的情況。NOR門的輸出把低邏輯電平改變到高邏輯電平，接通N-MOS。因此N-MOS分支開始降低C2兩端的電壓。VCO控制電壓于是向中電平電壓增加。
必須選擇晶體管開關(guān)的大小使得確保VCO控制電壓不會被推出右側(cè)的幅度窗口，在這種情況下為[1.5；1.9]V。應當依照適當方式來量取所述開關(guān)的大小。
如先前在應用中所提及，有益地是參照圖9，控制電路包括鎖定檢測電路12。鎖定檢測電路連續(xù)監(jiān)視PLL頻率合成器的鎖定條件并且它能夠每當VCO控制電壓超過操作幅度窗口時便重新開始鎖定過程。
如果VCO控制電壓例如超過最大窗口(例如
V)的極限電壓電平，那么將存在UP或DW信號，而沒有WIN信號。然后不進行任何改變。然而如果假定在WIN信號已經(jīng)被斷言之后，存在升高的UP或DW信號，那么NOR門的輸出為低因WIN信號會采樣零值。在WIN信號的路徑中要求延遲以便確信會采樣零而不是一，這是因為一是NOR門輸出的初始值。因此LOCK信號保持為高。如果UP和DW信號保持為低，那么WIN信號采樣一邏輯電平并且鎖定從一邏輯電平變化到零邏輯電平。這意味著已經(jīng)終止鎖定過程。
在圖10中示意地圖示了鎖定過程。圖10表明達到鎖定的時間。這里假定計數(shù)器大約計數(shù)16ms。在圖中示意地圖示了UP和DW信號以及WIN信號。當LOCK信號從高邏輯電平變化到低邏輯電平時，觸發(fā)器B的時鐘會進行正轉(zhuǎn)變。隨后這以高邏輯電平加載觸發(fā)器B的輸出。由于UP和DW信號都為低，所以不管來自B觸發(fā)器的輸出的高邏輯電平，OR門的輸出是零，像AND門的輸出一樣。如果由于某種原因VCO控制電壓超過
V幅度窗口，那么將存在上信號或下信號(當已經(jīng)實現(xiàn)鎖定時，活動窗口是所謂的操作窗口)。這意味著OR的輸出升高并且由于觸發(fā)器B先前所加載的一，AND門也會升高，復位觸發(fā)器A和B。因此LOCK信號再次升高并且鎖定過程重新開始。
在電路加電時，必須初始化狀態(tài)機以及計數(shù)器。計數(shù)器必須被復位以便可以從零開始計數(shù)，而狀態(tài)機必須被初始化為零狀態(tài)。因此參照圖2，負責此事的是復位電路RS 10。
在圖11中，假定接通電源，100。那么設(shè)置起始頻帶，101，如上所述復位計數(shù)器，102。然后在多窗口電路中設(shè)置最大幅度窗口，103，并且確認電壓是否落入為所述最大窗口定義的上電壓電平和下電壓電平內(nèi)，所述最大窗口通常比相關(guān)間隔寬闊得多。大窗口是其中可以允許控制電壓在啟動期間(即在PLL被鎖定之前)移動的最大窗口。典型情況下，這由VCO調(diào)諧元件可接受的最高電壓來確定，所述VCO調(diào)諧元件為可變電抗器。然后時鐘被激活并開始計數(shù)，104。然后確認是否VCTRL＜VREFL，106A。如果不是的話，那么連續(xù)監(jiān)視，這里VCTRL是VCO的模擬控制電壓，VREFL(VL)是當前窗口的下限，這里所述當前窗口首先是最大窗口。如果VCTRL＜VREFL，那么確認至此沒有鎖定條件，107A，并且執(zhí)行切換到更高頻帶，108A。先前已經(jīng)借助于狀態(tài)機的第一信號等解釋了在應用中這是怎樣進行的。隨后VCTRL增加到小窗口的中間，繼而被釋放，109A。然后如同上述計數(shù)器被復位，102。小窗口是當已經(jīng)達到相位鎖定時想要控制電壓所處于的窗口。典型情況下，其以可接受的調(diào)諧電壓范圍的中間為中心或以頻率調(diào)諧范圍的中電平為中心。其始終小于或等于大窗口，大部分典型情況下基本上小于所述大窗口。小窗口的最小尺寸通過要求頻帶彼此匹配來給出，即當VCTRL被限制在小窗口時不存在所想要的但卻不能到達或合成的頻率。在正常情況中頻帶具有一些重疊。
還相應地檢查是否VCTRL＞VREFH(VH)，106B。如果不是的話，那么監(jiān)視，并且如果是的話，那么確認沒有鎖定，107B。然后切換到更低頻帶，108B，并且VCTRL被降低到小窗口的中間，繼而被釋放，109B，于是如上所述計數(shù)器被復位，102。然而如果時鐘完成計數(shù)，105，那么這意味著電壓落入窗口的給定幅度值內(nèi)，繼而設(shè)置小或更小的窗口，110。引入延遲，111，然后檢查所述窗口是否很小，112。如果是的話，那么檢測(表明)存在鎖定條件，113，為此這可能產(chǎn)生選擇輸出指示。然后可以選擇性地設(shè)置操作窗口大小，114。上面步驟113假定存在所提供的鎖定檢測電路，然而這并不是必要的。如果不是的話，那么在檢測到窗口是小的之后，簡單地結(jié)束該過程。通過操作窗口大小這里意指其中允許控制電壓在連續(xù)操作期間(即在已經(jīng)鎖定PLL之后)所允許移動的窗口。所述窗口通常但不必大于或等于小窗口，并且小于或等于大窗口。這意味著選擇性地，除最小窗口之外可以選擇大一點的窗口，所述最小窗口對于某些應用來說可能是所想要的。有時還可以保持最小窗口，而在其它應用中可以返回到最大窗口。
計數(shù)時間尤其取決于時鐘頻率的PLL參數(shù)，并且必須對于每個環(huán)路仔細地計算所述計數(shù)時間，包括如先前在應用中所論述的過沖估算。
這里已經(jīng)假定增加VCTRL會降低頻率。可以只是通過交換操作“切換到更低頻帶”和“切換到更高頻帶”(分別為步驟108A和108B)來容易地適于相反情況?？梢皂樞虻鼗蚪柚诙植檎宜惴▉砬袚Q到更高或更低頻帶。
由比較器所執(zhí)行的操作，在結(jié)束校驗計數(shù)和設(shè)置更小窗口之后，即設(shè)置小窗口也被激活，110后，VCTRL＜VREFL并且VCTRL＞VREFH是連續(xù)操作的。依照這種方式，由于“是小窗口”并不是真的，112，所以如果在設(shè)置延遲時間期間VCTRL改變到窗口VREFL＜VCTRL＜VREFH之外，那么并不給出鎖定校驗(鎖定＝是)，113。
圖12是用于描述發(fā)明原理的有益實現(xiàn)方式的流程圖。用于表明過程步驟的圖12的附圖標記200-210對應于在圖11中所標示的步驟100-110。
然而，在其中設(shè)置小窗口的圖11的步驟110之后，檢查是否VCTRL＜VREFL，212A，或者是否VCTRL＞VREFH，212B。如果任何一個是真的，那么分別執(zhí)行切換到更高或更低頻帶，208A、208B等。如果不是的話，那么所述過程對應于參考圖11所描述的過程，可選步驟113、114等)在此實現(xiàn)方式也可以依照類似的方式執(zhí)行延遲的引入(圖11的步驟111)。
本發(fā)明不局限于使用包括閾值電路的環(huán)路開關(guān)，所述閾值電路用于把電壓調(diào)整到中電平電壓；使用多窗口電路的發(fā)明原理仍然是相關(guān)的。也并非一定要求提供鎖定檢測電路。
發(fā)明原理適用于頻率合成、調(diào)制/解調(diào)、時鐘恢復等。也可以使用各種PLL，例如具有相位頻率檢測器的電荷泵PLL，或具有相位檢測器和有源濾波器等的PLL。
顯然本發(fā)明不應當被限制在所特別圖示的實施例中，而是在所附權(quán)利要求的范圍內(nèi)可以依照多種方式進行改變。
權(quán)利要求
1.一種包括單環(huán)路PLL的多頻帶PLL設(shè)備，所述單環(huán)路PLL具有相位/頻率檢測裝置(1)、環(huán)路濾波器裝置(2)和壓控振蕩器(VCO)(3)，向所述PLL輸入?yún)⒖茧妷盒盘?Vref)，其特征在于所述設(shè)備還包括用于把VCO(3)適當?shù)劓i定到正確頻帶的控制電路，所述控制電路包括至少具有第一和第二窗口幅度的多窗口電路(4)，所述窗口幅度均由各自的上電壓電平和下電壓電平定義，并且提供了比較裝置(5A，5B)，用于把從所述環(huán)路濾波器裝置(2)輸出的第一VCO控制電壓與第一、最寬幅度窗口的上電壓電平和下電壓電平相比較，并且如果所述VCO控制電壓穩(wěn)定在所述第一幅度窗口內(nèi)，那么選擇更窄的窗口，把所述更窄的窗口的電壓電平與所述VCO控制電壓相比較，并且如果所述VCO控制電壓穩(wěn)定在該窗口或隨后進一步更小的幅度窗口內(nèi)，那么達到相位鎖定，否則如果所述VCO控制電壓沒有穩(wěn)定在所述窗口內(nèi)，這是由所述比較裝置(5A，5B)來確認的，那么所述比較裝置(5A，5B)提供用于向所述VCO(3)提供第二控制信號的信號以便把所述VCO(3)切換到另一更高或更低的頻帶，并且對于所述其它頻帶，把所產(chǎn)生的第一VCO控制電壓信號與所述第一幅度窗口等相比較，直到在適當?shù)念l帶中達到相位鎖定。
2.如權(quán)利要求1所述的設(shè)備，其特征在于所述第一VCO控制電壓信號包括模擬信號。
3.如權(quán)利要求2所述的設(shè)備，其特征在于所述第二VCO控制信號是數(shù)字的。
4.如權(quán)利要求3所述的設(shè)備，其特征在于所述比較裝置包括第一和第二比較器(5A，5B)，用于把第一VCO控制電壓分別與上電壓電平和下電壓電平相比較，并且如果所述第一VCO控制電壓超過所述上電壓電平或降到所述下電壓電平以下，那么向切換使能裝置(7)提供相應的信號以便表明已經(jīng)切換到更高或更低頻帶。
5.如權(quán)利要求1-4中任何一個所述的設(shè)備，其特征在于所述比較裝置(5A，5B)連接到第一延遲裝置(6)以致如果要求切換到另一頻帶，那么在給定時段期滿之后把適當?shù)男盘栍嫊r到切換使能裝置(7)中。
6.如權(quán)利要求5所述的設(shè)備，其特征在于所述切換使能裝置包括狀態(tài)機(7)，用于當從比較裝置(5A，5B)接收計時信號時向VCO(3)提供第二控制信號，使得能夠變換頻帶。
7.如先前權(quán)利要求中任何一個所述的設(shè)備，其特征在于當已經(jīng)達到相位鎖定時，可以在多窗口電路(4)中可用的窗口大小之中選擇任意的操作窗口大小。
8.如先前權(quán)利要求中任何一個所述的設(shè)備，其特征在于所述控制電路包括鎖定檢測電路(12)，用于(連續(xù)地)監(jiān)視是否已經(jīng)達到相位鎖定。
9.如權(quán)利要求8所述的設(shè)備，其特征在于所述鎖定檢測電路(12)包括用于如果鎖定失敗或如果鎖定丟失那么便初始化重新開始鎖定過程的裝置。
10.如權(quán)利要求9所述的設(shè)備，其特征在于所述鎖定檢測電路(12)使用從比較器(5A，5B)和從多窗口電路(4)輸出的信號來確認所述第一VCO控制電壓是否落入相關(guān)的幅度窗口內(nèi)，以致如果所述第一VCO控制電壓落在所述幅度窗口之外，那么重新開始鎖定過程，否則表明達到鎖定狀態(tài)。
11.如先前權(quán)利要求中任何一個所述的設(shè)備，其特征在于所述設(shè)備包括環(huán)路切換設(shè)備，包括閾值電路(8)，用于調(diào)整VCO控制電壓使得在頻帶切換之后基本上認為所想要的電壓在相關(guān)幅度窗口內(nèi)。
12.如權(quán)利要求11所述的設(shè)備，其特征在于所述閾值電路(8)控制切換設(shè)備，所述切換設(shè)備包括兩個晶體管(9A，9B)，用于根據(jù)要求向上調(diào)整還是向下調(diào)整來使用電源電壓/接地對VCO電壓控制點(CP)進行充電/放電，直到所述VCO控制電壓值基本上認為所想要的電壓在幅度窗口內(nèi)。
13.如權(quán)利要求12所述的設(shè)備，其特征在于向所述閾值電路(8)輸入來自第一和第二比較器(5A，5B)的信號以及模擬VCO控制信號，并且所述閾值電路(8)使用所述輸入信號來確認需要向上還是向下調(diào)整該模擬VCO控制信號，或者是否不需要調(diào)整。
14.如先前權(quán)利要求中任何一個所述的設(shè)備，其特征在于使用單個電源電壓。
15.如先前權(quán)利要求中任何一個所述的設(shè)備，其特征在于所述PLL是窄帶PLL。
16.至少如權(quán)利要求7所述的設(shè)備，其特征在于當完成相位鎖定時，把至少比在實現(xiàn)相位鎖定的最小幅度窗口大一點的幅度窗口選擇為操作窗口。
17.至少如權(quán)利要求12所述的設(shè)備，其特征在于所述控制點(CP)位于所述環(huán)路濾波器裝置(2)中。
18.如權(quán)利要求17所述的設(shè)備，其特征在于所述環(huán)路濾波器(2)是包括放大器(A)的有源濾波器，并且所述控制點(CP)位于所述放大器(A)之前。
19.如權(quán)利要求1-16中任何一個所述的設(shè)備，其特征在于所述設(shè)備包括電荷泵PLL，并且在所述電荷泵中包括所述環(huán)路濾波器裝置，所述濾波器是無源濾波器，為了VCO控制電壓控制目的而充電/放電所述濾波器的電荷存儲裝置。
20.一種用于控制包括單環(huán)路PLL的多頻帶設(shè)備的方法，所述單環(huán)路PLL具有相位/頻率檢測器、環(huán)路濾波器裝置和壓控振蕩器，其中把參考電壓信號(Vref)輸入到所述設(shè)備，其特征在于所述方法包括步驟-至少向包括相位/頻率檢測器和環(huán)路濾波器裝置的PLL以及向多窗口電路提供所述參考電壓Vref信號；-在多窗口電路中設(shè)置由上電壓電平和下電壓電平所定義的第一、大幅度窗口；-確認從所述低通濾波器所輸出的第一模擬VCO控制電壓是否穩(wěn)定在所述第一幅度窗口內(nèi)，如果是的話，把所述多窗口電路改變?yōu)楦〉姆却翱谥辽僖淮?；同時-確認所述第一VCO控制電壓是否穩(wěn)定在所述更小窗口的電壓幅度間隔內(nèi)；如果不是的話，-使用比較結(jié)果來確認是否應當切換到更高或更低頻帶；-向所述VCO提供數(shù)字控制信號以便把它切換到這種更高或更低頻帶；-除非要求進一步的頻帶切換等，否則直到在適當?shù)念l帶內(nèi)達到相位鎖定，通過首先實現(xiàn)大幅度間隔，隨后實現(xiàn)至少一個更小窗口，來重復這一過程。
21.如權(quán)利要求20所述的方法，其特征在于包括步驟-當存在頻帶切換時復位VCO控制電壓。
22.如權(quán)利要求20或21所述的方法，其特征在于包括步驟-在切換頻帶之后借助數(shù)字閾值電路和晶體管設(shè)備并且使用單個電源電壓來調(diào)整所述VCO控制電壓，使得認為所想要的電壓在幅度窗口內(nèi)。
23.如權(quán)利要求20-22中任何一個所述的方法，其特征在于包括步驟-連續(xù)監(jiān)視是否已經(jīng)達到鎖定條件，并且-例如通過確認已經(jīng)在最小窗口中達到鎖定來表明何時達到鎖定，或者-如果需要切換頻帶，即如果控制電壓沒有穩(wěn)定在幅度窗口內(nèi)，那么初始化重新開始鎖定過程。
24.至少如權(quán)利要求20所述的方法，其特征在于包括步驟-把來自所述晶體管設(shè)備的信號提供到環(huán)路濾波器中的控制點(CP)。
25.如權(quán)利要求22所述的方法，其特征在于所述環(huán)路濾波器是有源濾波器。
26.如權(quán)利要求25所述的方法，其特征在于所述控制點(CP)位于所述環(huán)路濾波器放大器之前。
27.如權(quán)利要求20-24中任何一個所述的方法，其特征在于所述設(shè)備包括相位頻率檢測器和電荷泵，所述電荷泵包括環(huán)路濾波器功能。
全文摘要
本發(fā)明涉及一種包括單環(huán)路PLL的多頻帶PLL設(shè)備，所述單環(huán)路PLL具有相位/頻率檢測裝置(1)、環(huán)路濾波器裝置(2)和壓控振蕩器(VCO)(3)，向所述PLL輸入?yún)⒖茧妷盒盘?V
文檔編號H03L7/099GK1860685SQ200380110591
公開日2006年11月8日 申請日期2003年10月23日 優(yōu)先權(quán)日2003年10月23日
發(fā)明者H·雅各布松, E·羅佩利 申請人:艾利森電話股份有限公司