專利名稱:一種電流模可變增益放大器的制造方法
【專利摘要】本實(shí)用新型公開了一種新型的在電流模式下的可變增益放大器電路，包括可變增益電路、功能數(shù)字控制邏輯電路以及直流失調(diào)校準(zhǔn)電路；可變增益電路包括四級電流全差分可編程放大器；功能數(shù)字控制邏輯電路用于將控制信號譯碼成二進(jìn)制信號后，控制可變增益電路增益分貝數(shù)；直流失調(diào)校準(zhǔn)電路將所述可變增益電路的輸出低頻信號反饋到可變增益電路的輸入端，構(gòu)成負(fù)反饋環(huán)路。在本設(shè)計(jì)電流模放大電路中,信號輸入為低阻,輸出為高阻,流通的信號為電流信號,不受電壓大小的影響。電流?？勺冊鲆娣糯笃鞑捎肅lass-AB的輸出結(jié)構(gòu)，極大的減少了電路的功耗。電流放大器不受增益帶寬積的限制，故幾乎可以做到在任何增益上，帶寬不受限制。
【專利說明】-種電流?？勺冊鲆娣糯笃?br>
【技術(shù)領(lǐng)域】
[0001] 本實(shí)用新型涉及一種增益放大器，尤其涉及一種電流?？勺冊鲆娣糯笃鳌?br>
【背景技術(shù)】
[0002] 隨著工藝的提升，M0S管的承受電壓越來越低，造成電源電壓的降低。如現(xiàn)在流行 的40nm低壓管電壓只有1. 0V左右，而開啟電壓Vt就有0. 4V左右。這樣對于兩層管子的 放大電路而言，只有0.2V的動態(tài)范圍。從電壓信號角度，這給電路的設(shè)計(jì)帶來巨大的挑戰(zhàn)。
[0003] 傳統(tǒng)的電壓信號可變增益放大器，都是采用運(yùn)放反饋實(shí)現(xiàn)的。都受限于運(yùn)放的增 益帶寬積。低增益時(shí)候，帶寬比較寬，高增益時(shí)候，帶寬就變窄，不利于寬帶場合的應(yīng)用。 實(shí)用新型內(nèi)容
[0004] 實(shí)用新型目的：針對上述現(xiàn)有技術(shù)，提出一種可以應(yīng)用于電流輸入輸出的可變增 益放大電路，解決低電壓、低功耗條件下，高增益時(shí)候帶寬變窄，不利于寬帶場合應(yīng)用的放 大問題。
[0005] 技術(shù)方案：一種電流?？勺冊鲆娣糯笃鳎勺冊鲆骐娐?、功能數(shù)字控制邏輯電 路以及直流失調(diào)校準(zhǔn)電路；所述可變增益電路包括四級電流全差分可編程放大器，第一級 電流全差分可編程放大器的輸入端作為電流?？勺冊鲆娣糯笃鞯妮斎攵?，第四級電流全差 分可編程放大器的輸出端作為電流?？勺冊鲆娣糯笃鞯妮敵龆?；所述功能數(shù)字控制邏輯電 路用于控制所述可變增益電路的增益分貝數(shù)；所述直流失調(diào)校準(zhǔn)電路將所述第四級電流全 差分可編程放大器輸出的低頻信號反饋到第一級電流全差分可編程放大器的輸入端，構(gòu)成 負(fù)反饋環(huán)路。
[0006] 作為本實(shí)用新型的改進(jìn)，所述單級電流全差分可編程放大器由兩個(gè)對稱的單端輸 入差分輸出的電流跟隨器反向連接構(gòu)成；每個(gè)電流跟隨器包括Ml至M19的M0S管、偏置電 流源I BIAS以及第一至第六⑶N單元；其中，Ml至M19為單個(gè)M0S管，M11、M13、M19均為每組 包括若干個(gè)PM0S管的三組M0S管，M10、M12、M18、均為每組包括若干個(gè)NM0S管的三組M0S 管；PM0S 管 Ml、PM0S 管 M2、PM0S 管 M9、PM0S 管 Mil、PM0S 管 M13、PM0S 管 M15、PM0S 管 M17 以及PM0S管M19的源極均接地，NM0S管M5、NM0S管M6、NM0S管M7、NM0S管M10、NM0S管 M12、NM0S管M14、NM0S管M16、NM0S管M18的源極以及PM0S管M8的漏極均連接外部高電 平VDD ;PM0S管Ml的柵極連接其漏極，偏置電流源IBIAS連接在PM0S管Ml的漏極以及NM0S 管M5的漏極之間。偏置電壓源連接在NM0S管M5的漏極和PM0S管Ml的漏極之間，NM0S管 M6的漏極連接PM0S管M3的漏極，PM0S管M3的源極連接直流電平V eM;NM0S管M7的漏極連 接PM0S管M4的漏極，PM0S管M4的源極連接PM0S管M2的漏極；PM0S管M3和PM0S管M4 的柵極連接并連接到NM0S管M6的漏極；NM0S管M5、NM0S管M6、NM0S管M7的柵極均連接 到NM0S管M5的漏極；PM0S管M8的源極連接PM0S管M9的漏極，PM0S管M9的柵極連接外 部偏置電壓源Vbias;NM0S管M10的漏極連接第一⑶N單元的第一端，第一⑶N單元的第二 端的輸入端連接第二⑶N單元的第一端，第二⑶N單元的第二端連接PM0S管Mil的漏極； NMOS管M12的漏極連接第三⑶N單元的第一端，第三⑶N單元的第二端的輸入端連接第四 ⑶N單元的第一端，第四⑶N單元的第二端連接PM0S管M13的漏極；NM0S管M14的漏極連 接PM0S管M17的漏極，NM0S管M16的漏極連接PM0S管M175的漏極，NM0S管M18的漏極連 接第五⑶N單元的第一端，第五⑶N單元的第二端連接第六⑶N單元的第一端，第六⑶N單 元的第二端連接PM0S管M19的漏極；PM0S管M8、NM0S管M10、NM0S管M12、NM0S管M14的 柵極均連接NM0S管M7的漏極，M0S管M16和NM0S管M18的柵極均連接M0S管M16的漏極， PM0S管Ml和PM0S管M2的柵極均連接PM0S管Ml的漏極，PM0S管Mil、PM0S管M13、PM0S 管M15的柵極均連接PM0S管M9的漏極，PM0S管M17和PM0S管M19的柵極均連接PM0S管 M17的漏極，PM0S管M4的源極連接第一⑶N單元的第一端并作為電流跟隨器的輸入端，第 三CDN單元和第四CDN單元的連接點(diǎn)作為電流跟隨器的同相輸出端，第五CDN單元和第六 CDN單元的連接點(diǎn)作為電流跟隨器的反相輸出端。
[0007]作為本實(shí)用新型的改進(jìn)，所述直流失調(diào)校準(zhǔn)電路與可變增益電路構(gòu)成一階低通反 饋網(wǎng)絡(luò)；所述直流失調(diào)校準(zhǔn)電路包括一個(gè)全差分電流接續(xù)器、兩個(gè)有源電阻以及電阻R2 ; 所述全差分電流接續(xù)器的差分輸入端分別串聯(lián)一個(gè)有源電阻后連接所述可變增益電路的 輸出端；所述電阻R2連接全差分電流接續(xù)器，構(gòu)成全差分線性跨導(dǎo)，通過調(diào)節(jié)電阻R2的大 小來調(diào)節(jié)直流失調(diào)校準(zhǔn)電路反饋到所述可變增益電路輸入端信號的大小，所述跨導(dǎo)大小為 T ;所述反饋網(wǎng)絡(luò)的傳遞函數(shù)為： ?^2
[0008]

【權(quán)利要求】
1. 一種電流模可變增益放大器，其特征在于：包括可變增益電路、功能數(shù)字控制邏輯 電路以及直流失調(diào)校準(zhǔn)電路；所述可變增益電路包括四級電流全差分可編程放大器，第一 級電流全差分可編程放大器的輸入端作為電流模可變增益放大器的輸入端，第四級電流全 差分可編程放大器的輸出端作為電流模可變增益放大器的輸出端；所述功能數(shù)字控制邏輯 電路用于控制所述可變增益電路的增益分貝數(shù)；所述直流失調(diào)校準(zhǔn)電路將所述第四級電流 全差分可編程放大器輸出的低頻信號反饋到第一級電流全差分可編程放大器的輸入端，構(gòu) 成負(fù)反饋環(huán)路。2. 根據(jù)權(quán)利要求1所述的一種電流?？勺冊鲆娣糯笃?，其特征在于：所述單級電流全 差分可編程放大器由兩個(gè)對稱的單端輸入差分輸出的電流跟隨器反向連接構(gòu)成；每個(gè)電流 跟隨器包括Ml至M19的MOS管、偏置電流源I bias以及第一至第六⑶N單元；其中，Ml至M19 為單個(gè)冊5管，]?11、]/113、]/119均為每組包括若干個(gè)？]/?)5管的三組冊5管，]/110、]/112、]/118、均 為每組包括若干個(gè)NMOS管的三組MOS管；PMOS管Ml、PMOS管M2、PMOS管M9、PMOS管Mil、 PMOS管M13、PM0S管M15、PM0S管M17以及PMOS管M19的源極均接地，NMOS管M5、NM0S管 M6、NMOS 管 M7、NMOS 管 M10、NMOS 管 M12、NMOS 管 M14、NMOS 管 M16、NMOS 管 M18 的源極以 及PMOS管M8的漏極均連接外部高電平VDD ;PM0S管Ml的柵極連接其漏極，偏置電流源Ibias 連接在PMOS管Ml的漏極以及NMOS管M5的漏極之間；偏置電壓源連接在NMOS管M5的漏 極和PMOS管Ml的漏極之間，NMOS管M6的漏極連接PMOS管M3的漏極，PMOS管M3的源極 連接直流電平V ai5NMOS管M7的漏極連接PMOS管M4的漏極，PMOS管M4的源極連接PMOS 管M2的漏極；PMOS管M3和PMOS管M4的柵極連接并連接到NMOS管M6的漏極；NMOS管M5、 NMOS管M6、NMOS管M7的柵極均連接到NMOS管M5的漏極；PMOS管M8的源極連接PMOS管 M9的漏極，PMOS管M9的柵極連接外部偏置電壓源Vbias;NM0S管MlO的漏極連接第一⑶N單 元的第一端，第一⑶N單元的第二端的輸入端連接第二⑶N單元的第一端，第二⑶N單元的 第二端連接PMOS管Mll的漏極；NMOS管M12的漏極連接第三⑶N單元的第一端，第三⑶N 單元的第二端的輸入端連接第四⑶N單元的第一端，第四⑶N單元的第二端連接PMOS管 M13的漏極；NMOS管M14的漏極連接PMOS管M17的漏極，NMOS管M16的漏極連接PMOS管 M175的漏極，NMOS管M18的漏極連接第五⑶N單元的第一端，第五⑶N單元的第二端連接 第六⑶N單元的第一端，第六⑶N單元的第二端連接PMOS管M19的漏極；PMOS管M8、NMOS 管M10、NMOS管M12、NMOS管M14的柵極均連接NMOS管M7的漏極，MOS管M16和NMOS管 M18的柵極均連接MOS管M16的漏極，PMOS管Ml和PMOS管M2的柵極均連接PMOS管Ml的 漏極，PMOS管Mil、PMOS管M13、PMOS管M15的柵極均連接PMOS管M9的漏極，PMOS管M17 和PMOS管M19的柵極均連接PMOS管M17的漏極，PMOS管M4的源極連接第一⑶N單元的 第一端并作為電流跟隨器的輸入端，第三CDN單元和第四CDN單元的連接點(diǎn)作為電流跟隨 器的同相輸出端，第五CDN單元和第六CDN單元的連接點(diǎn)作為電流跟隨器的反相輸出端。3. 根據(jù)權(quán)利要求1所述的一種電流?？勺冊鲆娣糯笃?，其特征在于：所述直 流失調(diào)校準(zhǔn)電路與可變增益電路構(gòu)成一階低通反饋網(wǎng)絡(luò)；所述直流失調(diào)校準(zhǔn)電路 包括一個(gè)全差分電流接續(xù)器、兩個(gè)有源電阻以及電阻R2 ;所述全差分電流接續(xù)器 的差分輸入端分別串聯(lián)一個(gè)有源電阻后連接所述可變增益電路的輸出端；所述電 阻R2連接全差分電流接續(xù)器，構(gòu)成全差分線性跨導(dǎo)，通過調(diào)節(jié)電阻R2的大小來調(diào) 節(jié)直流失調(diào)校準(zhǔn)電路反饋到所述可變增益電路輸入端信號的大小，所述跨導(dǎo)大小為 T ;所述反饋網(wǎng)絡(luò)的傳遞函數(shù)為： 112其中，％為可變增益放大器極點(diǎn)頻率；爲(wèi)為執(zhí)S)在O頻率的值。4. 根據(jù)權(quán)利要求3所述的一種電流?？勺冊鲆娣糯笃?，其特征在于：所述全差分電流 接續(xù)器包括Ml至M26的二十六個(gè)MOS管以及電阻R3和電阻R4 ;NMOS管M13、NM0S管Mil、 NMOS 管 M9、NMOS 管 M7、NMOS 管 M8、NMOS 管 M10、NMOS 管 M12、NMOS 管 M14、NMOS 管 M25、 NMOS管M26的源極均連接外部高電平VDD，PMOS管M15、PMOS管M16、PMOS管M17、PMOS管 M18、PM0S 管 M19、PM0S 管 M20、PM0S 管 M21、PM0S 管 M22 的源極均接地，PMOS 管 M15-M22 的 柵極均連接外部偏置電壓源Vbias;NM0S管M13的漏極連接PMOS管M15的漏極，其連接點(diǎn)作 為全差分電流接續(xù)器的電流信號反相輸出端Z n;NM0S管Mll的漏極連接PMOS管M16的漏 極，NMOS管M9的漏極連接PMOS管M3的漏極，PMOS管M3的柵極連接PMOS管M16的漏極 并作為全差分電流接續(xù)器的電流信號的反相輸入端X N，NMOS管M7的漏極同時(shí)連接PMOS管 M4和Ml的漏極，PMOS管M4的柵極連接直流電平VeM，PMOS管M3和PMOS管M4的源極均連 接PMOS管M17的漏極，NMOS管M13和NMOS管Mll的柵極均連接PMOS管M4的漏極；NMOS 管M8的漏極同時(shí)連接PMOS管M2和M5的漏極，PMOS管Ml的柵極作為全差分電流接續(xù)器 的電壓信號反相輸入端YIN，PMOS管M2的柵極作為全差分電流接續(xù)器的電壓信號同相輸入 端Y PN，PMOS管Ml和M2的源極均連接PMOS管M18的漏極，PMOS管M5的柵極連接直流電平 Vcm5NMOS管MlO的漏極連接PMOS管M6的漏極，PMOS管M5和M6的源極均連接PMOS管M19 的漏極，NMOS管M7和NMOS管M8的柵極相連接，NMOS管M9的漏極和柵極以及NMOS管MlO 的漏極和柵極均相連接，NMOS管M12的漏極連接PMOS管M21的漏極，PMOS管M6的漏極連 接NMOS管M12的漏極并作為全差分電流接續(xù)器的電流信號的正相輸入端X P;NM0S管M14的 漏極連接PMOS管M21的漏極并作為全差分電流接續(xù)器的電流信號正相輸出端ZP，NMOS管 M12和M14的柵極均連接NMOS管M8的漏極；NMOS管M25的漏極連接其柵極并連接PMOS管 M23的漏極，NMOS管M26的漏極連接其柵極并連接PMOS管M24的漏極，PMOS管M23的柵極 同時(shí)連接電阻R3和電阻R4的一端，電阻R3的另一端作為全差分電流接續(xù)器的電流信號的 正相輸入端X P，電阻R4的另一端作為全差分電流接續(xù)器的電流信號的反相輸入端XN，PMOS 管M24和M23的源極均連接PMOS管M22的漏極，PMOS管M24的柵極連接直流電平Var5. 根據(jù)權(quán)利要求3所述的一種電流?？勺冊鲆娣糯笃鳎涮卣髟谟冢核鲇性措娮璋?括四個(gè)MOS管；第一 MOS管的源極分別連接第二MOS管的漏極以及第三MOS管的漏極，第一 MOS管的漏極分別連接第一 MOS管的柵極以及第二MOS管的源極，第二MOS管的柵極連接第 二MOS管的漏極，第三MOS管的漏極分別連接第三MOS管的柵極以及第四MOS管的源極，第 三MOS管的源極分別連接第四MOS管的漏極以及第四MOS管的柵極。
【文檔編號】H03F1-34GK204272039SQ201420608818
【發(fā)明者】徐建, 周正, 吳毅強(qiáng), 韓婷婷, 馬力, 田密, 王志功, 陳建平, 吉榮新 [申請人]東南大學(xué), 南京泰通科技股份有限公司