專利名稱：多相振蕩器及其的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路技術(shù)。更準確地說，本發(fā)明涉及可以用四、八、十二、十六或更多相位配置的振蕩器。
環(huán)形電路振蕩器被用在大量的電子應(yīng)用中。它們被廣泛應(yīng)用在鎖相環(huán)路(PLLs)以及時鐘和數(shù)據(jù)恢復器(CDR)中?？梢韵裨趬嚎卣袷幤?VCO)中那樣由其電壓調(diào)節(jié)頻率，或者像在流控振蕩器(CCO)中那樣由其電流調(diào)節(jié)頻率。
反向環(huán)形電路振蕩器在一個環(huán)路中包括多個反相器。振蕩頻率取決于反相器的數(shù)目和一個反相器單元的延遲。延遲可以做成像在壓控振蕩器(VCO)中那樣由其電壓決定，或者像在電流控制振蕩器(CCO)中由其電流決定。
普通的環(huán)形電路振蕩器是3或5個反相器的環(huán)形電路振蕩器。電路生成內(nèi)部節(jié)點間的奇數(shù)個相位(3個或5個相位)差異(360/3和360/5)。
一些應(yīng)用(比如CDR)需要4-相位信號或高速運行的占空因數(shù)為50％的時鐘?？梢允褂盟姆聪嗥鳝h(huán)形電路振蕩器。但是，具有偶數(shù)個反相級的振蕩器有穩(wěn)定態(tài)。因此，需要附加的電路來啟動并維持振蕩。

圖1示出了一種常規(guī)的方法。電路100分別有四個反相級110，120，130，140。反相器110的輸出在N1同反相器120的輸入相耦合。反相器120的輸出在N2同反相器130的輸入相耦合。反相器130的輸出在N3同反相器140的輸入相耦合。反相器140的輸出在N4同反相器110的輸入相耦合。基于反相器的鎖存器150耦合N2和N4。同樣，另一基于反相器的鎖存器160耦合N1和N3。這些鎖存器150，160在對立節(jié)點間提供負電阻以啟動和維持振蕩。
雖然常規(guī)電路提供了四個相位，但是鎖存器降低了電路的性能。鎖存器限制了振蕩器可以運行的頻率。另外，鎖存器需要更多的能量來切換。
需要能夠在不限制運轉(zhuǎn)頻率并能消除奇數(shù)個反相級的振蕩器的缺點的前提下提供四相信號的環(huán)形電路振蕩器。
本發(fā)明以多種實現(xiàn)方式來舉例說明，下面總結(jié)其中一種。在一個示例實施方案中，一種多相環(huán)形電路振蕩器包括以串聯(lián)方式耦合在一起的偶數(shù)個反相器，每個反相器具有一個輸入和一個輸出，一個反相器的輸出同它的下一個反相器的輸入相耦合。振蕩器中有對應(yīng)數(shù)目的交叉耦合晶體管，每一個交叉耦合晶體管耦合一個反相器的輸出到下一個反相器的輸入。
在另一種實施方案中，依照本發(fā)明，具有一個包括CMOS四相環(huán)形電路振蕩器的集成電路線路圖，該線路圖包括以串聯(lián)方式耦合在一起的四個CMOS反相器，每個反相器具有一個輸入和一個輸出，一個反相器的輸出同下一個反相器的輸入相耦合。而且，該線路圖中有四個N-MOS交叉耦合晶體管，每個交叉耦合晶體管耦合一個反相器的輸出到它的下一個反相器的輸入，其中N擴散通常由反相器的N-MOS晶體管和N-MOS交叉耦合晶體管共享，N擴散和P擴散區(qū)域大小相同，該線路圖具有預定的最小面積。
在另一種實施方案中，依照本發(fā)明有一種使用包括偶數(shù)個反相器的多相振蕩器的方法，每個反相器有一個輸入和一個輸出。一個反相器的輸出同串聯(lián)序列中下一個反相器的輸入相耦合。提供了對應(yīng)數(shù)量的交叉耦合晶體管，每個交叉耦合晶體管與一個反相器的輸入及下一個反相器的輸出相耦合。從該多相環(huán)形電路振蕩器中得到一個輸出信號。這個實施方案的一個特征是提供了偶數(shù)個反相器，這個偶數(shù)能被4整除。在該實施方案的另一特征中，獲得的輸出信號包括接收N個信號，這N個信號彼此以360°/N的角度異相，其中N＝4，8，12，16，32，36，40等。
本發(fā)明的上述概述并非為了描述每個公開的實施方案，或者本發(fā)明的每一個方面。在附圖和下面的詳細描述中提供了本發(fā)明的其它方面和示例實施方案。
附圖簡述考慮到下面對于本發(fā)明各種實施方案的詳細描述并結(jié)合附圖，可以更全面地理解本發(fā)明，其中圖1(當前技術(shù))是使用反相器的常規(guī)4相振蕩器電路的示例；圖2是依照本發(fā)明的4相振蕩器的一個示例實施方案；
圖2A用在T0時刻以邏輯1信號初始化的N1示出了圖2的實施方案的操作；圖2B用在T0+Δt時刻以邏輯0信號初始化的N1示出了圖2的實施方案的操作；圖3A在具有有源PMOS上拉的晶體管級別上示出了圖2的一種實現(xiàn)；圖3B描述了如集成電路中的一塊所布置的圖3A的電路的布置；圖4描繪了圖2帶有形成差動信號的節(jié)點的示例實施方案；圖5A示出了依照本發(fā)明的一個示例實施方案的2級差動環(huán)形電路振蕩器的框圖；圖5B示出了可以用在依照本發(fā)明的一個示例實施方案的環(huán)形電路振蕩器中的差分單元；圖6描述了圖4的示例實施方案的輸出波形的曲線；圖7是依照本發(fā)明的8相振蕩器的示例實施方案；圖8描繪了圖7的示例實施方案的輸出波形的曲線；圖9描繪了圖3中電路的一種改進，其中使用了無源PMOS上拉。
本發(fā)明允許用偶數(shù)個反相器生成4相信號。擁有偶數(shù)個反相器使得電路對稱。輸出信號對稱并可看作單端信號或差分信號。元件的數(shù)量被最小化以減小在集成電路設(shè)計中占用的面積。本發(fā)明可以用COMS技術(shù)實現(xiàn)。本發(fā)明對雙極性，BiCMOS，ECL或其它的集成電路技術(shù)同樣適用?；A(chǔ)的制造技術(shù)可以包括硅(Si)，鎵砷化物(GaAs)，絕緣硅片(SOI)等。
在依照本發(fā)明的示例實施方案中，四個反相器在各自的輸入輸出終端上被耦合在一起。N-MOS晶體管交叉耦合一個反相器的輸入和其鄰近的輸出。N-MOS在每個反相器的輸出上下拉其對立節(jié)點。
參考圖2。電路200包括四個反相器210，220，230，240，它們的輸入和輸出在節(jié)點N1，2，N3和N4相互耦合。N-MOS晶體管215，225，235，245交叉耦合一個反相器的輸入到另一個的輸出。反相器210的輸入在N3同N-MOS晶體管225的門極相耦合。N-MOS晶體管215的漏極在N4同反相器210的輸出相耦合。同樣，反相器220的輸入在N4同N-MOS晶體管245的門極相耦合。N-MOS晶體管225的漏極在N1同反相器220的輸出相耦合。反相器240的輸入同N-MOS晶體管235的門極相耦合，反相器240的輸出同N-MOS晶體管245的漏極相耦合。反相器230的輸入同N-MOS晶體管215的門極相耦合。N-MOS晶體管235的漏極同反相器230的輸出相耦合。N-MOS晶體管215，225，235，245的源極與參考電壓VSS相耦合。N-MOS晶體管的漏極是節(jié)點電壓VN1，VN2，VN3，VN4。這些節(jié)點電壓通常處于電壓VOSC。對于一個示例CMOS過程，VOSC電壓可以在1.8伏特到6.5伏特間變化。有些情況下，VOSC位于干線電壓VDD。在另一個示例CMOS過程中，VOSC電壓可以在0.6伏特到1.1伏特間變化。節(jié)點電壓可以是適合給定集成電路技術(shù)的任何電壓。通常，VSS是零電壓。對于要運行的電路，振蕩器的VOSC電壓和VSS電壓間的電壓差值必須大到足以超過MOS晶體管的閾值以使晶體管被導通。
參考圖2A。遵循本發(fā)明的一種實施方案的操作電路200中，我們能夠觀測到N1，N2，N3和N4點的電壓。在導通電路的電源之后，可以通過在N1提供“高”信號而啟動振蕩器200。通?！案摺毙盘柺荲DD，“低”信號是VSS。在CMOS中，VDD可以從1.8伏特到6.5伏特間變化，VSS是零卡特的接地參考值。VDD的電壓等級取決于所用的具體CMOS制造技術(shù)。如前所述，單單四個反相器210，220，230，240不會振蕩，因為N1，N2，N3和N4點的電壓是一致的。為了更好地理解依照本發(fā)明的電路的操作，用戶從電路的N1點開始順時針地經(jīng)過示意圖。在啟動時，時間在零(T0)，N1點的電壓是“高”。N-MOS晶體管225的漏極電壓是高，N-MOS晶體管225的的漏極電壓是“高”，N-MOS晶體管235的門上的電壓也是“高”，這兩個晶體管都被耦合到N1。通過反相器240后，N2點的電壓是“低”。N-MOS晶體管245的的漏極電壓和N-MOS晶體管215的門極上的電壓也是“低”。通過反相器230后，N3點的電壓是“高”。N-MOS晶體管235的漏極電壓和N-MOS晶體管225的門極上的電壓也是“高”。通過反相器210后，N4點的電壓是“低”。N-MOS晶體管215的漏極電壓和N-MOS晶體管245的門極上的電壓也是“低”。注意，四個N-MOS晶體管215，225，235，245的源極被耦合到VSS。當一個N-MOS晶體管被導通時，晶體管充當下拉，漏極電壓被拉低到VSS，VSS通常定義為大地參考電壓。這樣，N-MOS晶體管225，235被導通，它們各自的漏極電壓和門極電壓都是“高”。通過電源接地，它們拉低N1和N3點的節(jié)點電壓。N-MOS晶體管245，215被切斷，因為它們的門極電壓被驅(qū)動為“低”。它們各自的漏極電壓也是“低”，因為N2和N4點的節(jié)點電壓為“低”。
在T0+ΔT時刻，N1和N3點的電壓從初始的高狀態(tài)被拉低。一個節(jié)點上的電壓不能同時處在兩個級別上。反相器240在N1點曾經(jīng)為高的輸入被拉低到大地參考電壓。相同的周期在N1點的電壓為低時啟動的N1。N-MOS晶體管235門極上的電壓為低，并且N-MOS晶體管245的漏極電壓為高，因為N1點的電壓通過反相器240后在N2點電壓為高。N2點的電壓通過反相器230后，在N3點電壓為低。N-MOS晶體管235的漏極電壓和N-MOS晶體管225的門極電壓也是低。因為N3點的電壓通過反相器210，N4點電壓為高。N-MOS晶體管215的漏極電壓和N-MOS晶體管245的門極電壓也是高。N-MOS晶體管215，245被導通，它們的門極被驅(qū)動為高。晶體管225，235被切斷，它們的門極被驅(qū)動為低。晶體管215和245將節(jié)點N2和N4從各自的高狀態(tài)拉低。再次強調(diào)，N2和N4的電壓不能同時是處在兩個級別。因此，如同N1和N3點一樣(參考圖2A論述)，在節(jié)點N2和N4也引入了不穩(wěn)定。這種不穩(wěn)定導致電路200在節(jié)點N1，N2，N3和N4上產(chǎn)生振蕩電壓。當N-MOS晶體管215，245斷開時，N-MOS晶體管225，235導通，反之亦然。這種開關(guān)驅(qū)動電路200的振蕩。
參考圖3A。電路300是電路200在晶體管層次上的示意表示。12個晶體管組成4相振蕩器。反相器310，320，330，340在它們的輸入輸出相互耦合。反相器的P-MOS晶體管的源極310a，320a，330a，340a與VOSCH相耦合。如同圖2，N-MOS晶體管315，325，335，345交叉耦合反相器310，320，330，340。反相器310，320，330，340的N-MOS晶體管的源極和N-MOS晶體管315，325，335，345的源極與VOSCL上耦合。在一種典型配置中，VOSCL被設(shè)置為VSS。這個振蕩器的頻率由耦合在VDD和VOSCH之間的P-MOS電源350控制。以VControl施加給門極的電壓決定了給4相振蕩器提供多大的電流IOSC。結(jié)果電路300是壓控振蕩器(VCO)。因此，反相器310，320，330，340在VOSCH和VSS之間被來回切換。
在依照本發(fā)明的另一個示例實施方案中，PMOS電流源350可以被NMOS電流源取代(未示出)。NMOS電源與反相器的VOSCL節(jié)點相耦合。反相器310，320，330，340在VOSCL和VSS之間來回切換。同樣，其它類型的電源也可以耦合到振蕩器上以提供頻率控制。
通過用被動PMOS上拉代替反相器提供主動PMOS上拉，可以調(diào)整圖3A的電路300。PMOS晶體管的門極接地。在這種配置下，跨越振蕩器的電壓較少依賴于頻率和電流。參考圖9。PMOS晶體管910，920，930，940的門極在VSS被接地。電路的布局圖與圖3B類似。
該四相振蕩器在150KHz到大約3.0GHz的范圍工作。通常，優(yōu)選操作頻率是大約1.6GHz。最低限制大約100MHz。在一些半導體加工工藝中，可以制造能在5GHz或更高頻率下運行的依照本發(fā)明的振蕩器。
參考圖3B。在展示的電路300中，N-MOS晶體管的數(shù)目是P-MOS晶體管的兩倍。因為P-MOS晶體管在尺寸上大約是N-MOS晶體管的兩倍(因為較低的gm)，P-MOS晶體管和N-MOS晶體管占用的面積大約相等。線路布局簡單且對稱。因而，電路的速度得到提高。電路300也很平衡，因為N擴散和P擴散區(qū)域面積大致相等。因此，平衡了電源和地面之間的電容。因為電路中上升邊沿和下降邊沿相等，N1，N2，N3，N4點的電壓是對稱的。在一種0.20μm或更小的示例CMOS工藝中，圖3A中描繪的電路的面積是12.5μm*5μm，或者大約63μm2。在漏極、門極、源極被標志在N-MOS晶體管區(qū)域上。工藝尺寸限制了最大頻率。
參考圖4。可以在電路400中布置依照本發(fā)明的實施方案。節(jié)點N1，N2，N3，N4形成差分信號。差分振蕩器有兩個增益級，每個增益級有兩個反相器。增益級450有兩個反相器410和430。同樣，增益級460有兩個反相420和440。在每個增益級的輸出上是一對交叉耦合的N-MOS晶體管(以提供負電阻)。在增益級450的輸出端，反相器415和430提供負電阻。相應(yīng)地，在增益級460的輸出端，反相器425和445提供負電阻。共模是大地。
參考圖5A。電路500a以框圖形式描繪了一個具有兩級510和520的2-級差分振蕩器。
參考圖5B。電路500b在晶體管層次示出了圖5A的差分單元510或520。晶體管545和555以及晶體管575和585組成了反相器。反相器通過N-MOS晶體管565和595交叉耦合。這些單元中至少兩個被用來構(gòu)造依照本發(fā)明的4相振蕩器。
依照本發(fā)明的振蕩器提供四個相互間相差90°相位的信號。參考圖6。曲線600描繪了節(jié)點N1，N2，N3，N4的振蕩輸出。VN1和VN3提供相反的相位(相位差180°)，以生成占空因數(shù)為50％的時鐘。
在依照本發(fā)明的另一實施方案中，可以構(gòu)造8相振蕩器。參考圖7。在電路700中，有8個倒相級710，720，730，740，750，760，770和780。N-MOS晶體管715，725，735，745，755，765，775與它們各自的反相器交叉耦合。N0，N1，N2，N3，N4，N5，N6，N7上的振蕩器輸出相互間的相位差為45°。該8相振蕩器的波形由圖8的曲線圖800描繪。電路的操作和分析遵循圖2，2A，2B和3A的描述中所呈現(xiàn)的。
也可以用P-MOS晶體管構(gòu)造依照本發(fā)明的另一個實施方案。對于一個給定的電路設(shè)計，振蕩的頻率會因為較低的gm而較低。同樣，取決于特別的設(shè)計要求，C-MOS耗盡型晶體管(例如，晶體管通常都是導通的，并且可能通過門極電壓控制被切斷的)可以用來代替通常使用的增強型晶體管(例如，晶體管通常都是切斷的，并且可以通過門極電壓控制被導通)。
已經(jīng)參考幾個特定的示例實施方案對本發(fā)明進行了描述，本領(lǐng)域的技術(shù)人員將認識到在不偏離本發(fā)明的精神和范圍的前提下可以進行很多修改，下面的權(quán)利要求中闡明了本發(fā)明的精神和范圍。
權(quán)利要求
1.一種多相環(huán)形電路振蕩器(200)包括以串聯(lián)方式耦合在一起的偶數(shù)個反相器，每個反相器有一個輸入和一個輸出，一個反相器的輸出與它的下一個反相器的輸入相耦合；對應(yīng)數(shù)目的交叉耦合晶體管(215，225，235，245)，每個交叉耦合晶體管耦合一個反相器的輸入和該反相器的下一個反相器的輸出。
2.權(quán)利要求1中的多相環(huán)形電路振蕩器，其中偶數(shù)個反相器和各自對應(yīng)的交叉耦合晶體管的數(shù)目最少是四個。
3.權(quán)利要求2中的多相環(huán)形電路振蕩器，其中偶數(shù)個反相器各自對應(yīng)的交叉耦合晶體管的數(shù)目能被4整除。
4.權(quán)利要求1中的多相環(huán)形電路振蕩器，其中該多相環(huán)形電路振蕩器是采用從以下選擇的技術(shù)制造的CMOS，N-MOS，P-MOS，BiCMOS，Bipolar，ECL。
5.一種CMOS多相環(huán)形電路振蕩器，該振蕩器包括以串聯(lián)方式耦合在一起的偶數(shù)個反相器，每個反相器有一個輸入和一個輸出，一個反相器的輸出與該反相器的下一個反相器的輸入相耦合；和對應(yīng)數(shù)目的交叉耦合晶體管，每個交叉耦合晶體管耦合一個反相器的輸入到該反相器的下一個反相器的輸出。
6.權(quán)利要求4中的CMOS多相環(huán)形電路振蕩器，其中交叉耦合晶體管從以下類型選擇N型，P型。
7.權(quán)利要求5中的CMOS環(huán)形電路振蕩器，其中交叉耦合晶體管從以下模式選擇增強模式，耗盡模式。
8.具有四個相位差90°的輸出信號的一種CMOS環(huán)形電路振蕩器，該環(huán)形電路振蕩器包括以串聯(lián)方式耦合在一起的四個反相器，每個反相器有一個輸入和一個輸出，一個反相器的輸出與它的下一個反相器的輸入相耦合；4個交叉耦合晶體管，每個交叉耦合晶體管耦合一個反相器的輸入和該反相器的下一個反相器的輸出。
9.權(quán)利要求8中的CMOS環(huán)形電路振蕩器，其中每個交叉耦合晶體管包括一個具有漏極、門極和源極的N-MOS晶體管，門極耦合一個反相器的輸入，漏極耦合該反相器的下一個反相器的輸出，源極接地。
10.具有8個相位差45°的輸出信號的CMOS一種環(huán)形電路振蕩器，該環(huán)形電路振蕩器包括以串聯(lián)方式耦合在一起的8個反相器(780，770，760，750，740，730，720，710)，每個反相器有一個輸入和一個輸出，一個反相器的輸出與其下一個反相器的輸入相耦合；8個交叉耦合晶體管(785，775，765，755，745，735，725，715)，每個交叉耦合晶體管耦合一個反相器的輸入到該反相器的下一個反相器的輸出。
11.權(quán)利要求10中的CMOS環(huán)形電路振蕩器，其中每個交叉耦合晶體管包括一個具有漏極、門極和源極的N-MOS晶體管，門極耦合一個反相器的輸入，漏極耦合該反相器的下一個反相器的輸出，源極接地。
12.包括一個CMOS環(huán)形電路振蕩器的一種集成電路布圖，該布圖包括以串聯(lián)耦合在一起的偶數(shù)個反相器，每個反相器有一個輸入和一個輸出，一個反相器的輸出與其下一個反相器的輸入相耦合；和對應(yīng)數(shù)目的交叉耦合晶體管，每個N-MOS交叉耦合晶體管耦合一個反相器的輸入到該反相器的下一個反相器的輸出，其中N擴散通常在反相器的N-MOS晶體管和N-MOS交叉耦合晶體管間共享，其中N擴散和P擴散的區(qū)域面積大致相等，該集成電路布圖具有預定的最小面積。
13.權(quán)利要求12中的集成電路布圖，其中偶數(shù)個C-MOS反相器和各自的N-MOS交叉耦合晶體管的數(shù)目最少是四個。
14.權(quán)利要求13中的集成電路布圖，其中偶數(shù)個反相器和各自的N-MOS交叉耦合晶體管的數(shù)目能被4整除。
15.包括一個CMOS 4相環(huán)形電路振蕩器的一種集成電路布圖，該布圖包括以串聯(lián)方式耦合在一起的4個CMOS反相器，每個反相器有一個輸入和一個輸出，一個反相器的輸出與其下一個反相器的輸入相耦合和；4個N-MOS交叉耦合晶體管，每個交叉耦合晶體管耦合一個反相器的輸入到該反相器的下一個反相器的輸出，其中N擴散通常在反相器的N-MOS晶體管和N-MOS交叉耦合晶體管間共享，其中N擴散和P擴散的區(qū)域面積大致相等，該集成電路布圖具有預定的最小面積。
16.包括一個CMOS 8相環(huán)形電路振蕩器的一種集成電路布圖，該布圖包括以串聯(lián)方式耦合在一起的8個CMOS反相器，每個反相器有一個輸入和一個輸出，一個反相器的輸出與其下一個反相器的輸入相耦合；和8個N-MOS交叉耦合晶體管，每個交叉耦合晶體管耦合一個反相器的輸入到該反相器的下一個反相器的輸出，其中N擴散通常在反相器的N-MOS晶體管和N-MOS交叉耦合晶體管間共享，其中N擴散和P擴散的區(qū)域面積大致相等，該集成電路布圖具有預定的最小面積。
17.使用多相環(huán)形電路振蕩器的一種方法(600)包括提供偶數(shù)個反相器，每個反相器有一個輸入和一個輸出；一個反相器的輸出與串聯(lián)序列中下一個反相器的輸入相耦合；提供對應(yīng)數(shù)目的交叉耦合晶體管；每個交叉耦合晶體管交叉耦合一個反相器的輸入到該反相器的下一個反相器的輸出；從該多相環(huán)形電路振蕩器中獲得輸出信號(VN1，VN2，VN3和VN4)。
18.權(quán)利要求17中的方法，其中提供偶數(shù)個反相器還包括要求偶數(shù)能被4整除。
19.權(quán)利要求18中的方法，其中獲得輸出信號的過程包括接收N個信號，信號之間相位差為360°/N，N＝4，8，12，16，32，36，40等。
20.使用4相環(huán)形電路振蕩器的方法包括提供4個反相器，每個反相器有一個輸入和一個輸出；一個反相器的輸出與串聯(lián)序列中下一個反相器的輸入相耦合；提供對應(yīng)數(shù)目的交叉耦合晶體管；每個交叉耦合晶體管交叉耦合一個反相器的輸入到該反相器的下一個反相器的輸出；從多相環(huán)形電路振蕩器中獲得輸出信號。
21.權(quán)利要求20中的方法，其中獲得輸出信號的過程包括，接收4個相互間相位差為90°信號。
全文摘要
本發(fā)明涉及一種生成多個以4為組布置的輸出信號的多相反相器環(huán)形電路振蕩器。在一個示例實施方案中，偶數(shù)個反相器(210，220，230，240)以串聯(lián)方式相互耦合在一起，每個反相器有一個輸入和一個輸出，一個反相器的輸入與其下一個反相器的輸出相耦合。有對應(yīng)數(shù)量的交叉耦合晶體管(215，225，235，245)。每個交叉耦合晶體管耦合一個反相器的輸入到該反相器的下一反相器的輸出。在一個特定的示例實施方案中，一種四相反相器環(huán)形電路振蕩器生成四個相位差為90度的信號，并且可以用來生成占空度為50％的時鐘。
文檔編號H03K3/00GK1675836SQ03819637
公開日2005年9月28日 申請日期2003年8月11日 優(yōu)先權(quán)日2002年8月19日
發(fā)明者G·朱登斯, W·索格 申請人:皇家飛利浦電子股份有限公司