專利名稱：大功率多赫蒂放大器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及大功率多赫蒂放大器(Doherty amplifier)，特別涉及大功率多赫蒂放大器電路和大功率多赫蒂放大器電路組件(package)。
很早就已經(jīng)知道所謂的多赫蒂型放大器并首先在電子管放大器中實現(xiàn)。這樣的多赫蒂放大器具有主放大級、峰值放大級以及位于多赫蒂放大器的不同部分之間的(1/4波長)傳輸線路。人們所熟知的多赫蒂放大技術(shù)需要工作在兩種不同的模式中的至少兩個有源(active)放大設(shè)備(一般對于載波放大器而言是A或AB類，對于峰值放大器而言是B或C類)，及提供阻抗變換和所需相移的變換結(jié)構(gòu)。
眾所周知，對于多赫蒂放大器而言，與設(shè)備輸出阻抗相比，變換和相移結(jié)構(gòu)提供了特性阻抗。在半導(dǎo)體功率設(shè)備以及功率電平＞5…10W的情況下，該所需阻抗在0.5…3歐姆(Ohm)的范圍內(nèi)。
在2001年12月的《微波雜志》的“使用新的負(fù)載匹配技術(shù)的微波多赫蒂放大器線性度和效率最優(yōu)化設(shè)計”一文(作者是YoungooYang等)中描述了微帶線路技術(shù)的設(shè)計示例和結(jié)果，該文章公開了具有低功率電平和高功率電平下載波和峰值放大器的滿載匹配電路的多赫蒂放大器，并且這是第一次闡明該文章。在該電路設(shè)計中，將傳輸線路段插入負(fù)載匹配網(wǎng)絡(luò)中，用于提供功率電平相關(guān)的負(fù)載阻抗。使用大信號諧波平衡模擬來設(shè)計并優(yōu)化電路元件和偏置點，以同時改進(jìn)線性度和效率。使用硅LDMOS FET實現(xiàn)了兩個1.4GHz的多赫蒂放大器。將多赫蒂放大器-I(B類載波放大器和偏置調(diào)諧C類峰值放大器的結(jié)合)的RF性能與單獨(dú)的B類放大器的RF性能進(jìn)行了比較。將多赫蒂放大器-II(AB類載波放大器和偏置調(diào)諧C類峰值放大器的結(jié)合)與單獨(dú)的AB類放大器進(jìn)行了比較。新的多赫蒂放大器顯示出改進(jìn)的線性度以及更高的效率。該文章描述了晶體管多赫蒂技術(shù)的微帶實現(xiàn)。
美國專利6359513 B1描述了CMOS F類放大器，其使用差分輸入以消除偶次諧波，從而避免了對調(diào)諧到第二諧波的電路的需求。這也使設(shè)計對于第二諧波頻率和/或特定分量值的變化的敏感度最小化(選擇所述特定分量值用于選擇用于調(diào)諧電路的特定分量值的調(diào)諧電路敏感度)，通過控制差分輸入之間的相位關(guān)系來降低三次諧波。通過動態(tài)地控制作為輸出功率電平函數(shù)的放大器的阻抗來獲得附加效率。
美國專利6359513 B1提出了使用F類和多赫蒂放大技術(shù)的高效率功率放大器。其解決方案是關(guān)于用信號工作的放大技術(shù)，它限于特殊條件，諸如“持續(xù)時間等于調(diào)制信號周期的1/3的脈沖”。
目標(biāo)是降低由F類放大器所產(chǎn)生的第三諧波；提高F類放大器的效率；降低CMOS實施例中的諧波并提高效率；以及提高F類放大器中大量功率的效率。通過提供差分輸入(180度)來消除偶次諧波并避免使用調(diào)諧用于第二諧波的電路、差分輸入之間的相位控制以降低第三諧波來獲得上述目標(biāo)，通過提供兩個附加晶體管來配置用于低輸出功率上的第三諧波消除、動態(tài)負(fù)載控制的輸出匹配電路。
美國專利6329877 B1公開了一種功率放大器，其包括從輸入信號產(chǎn)生兩個分離信號的同相功率分離器以及兩個能夠工作在不同模式中的放大器。提供作為通過傳輸線路耦合的兩個放大器的各自輸入的分離信號，以便當(dāng)?shù)谝环糯笃鹘咏淠軌虍a(chǎn)生的最大功率時，第二放大器的輸出開始提供功率放大器輸出，并且補(bǔ)充和修改第一放大器提供的功率，從而擴(kuò)展輸入功率的范圍，其中在該范圍上功率放大器傳遞輸出功率。
美國專利6329877 B1提出了電池放大器的放大器布置，其目標(biāo)是擴(kuò)展輸入范圍，在該范圍上功率放大器傳遞輸出功率，在放大器布置中，在第一放大器和第二放大器之間將輸入功率分離為功率相同和相位相同的功率，第一放大器是A類放大器，第一放大器可具有輸出匹配網(wǎng)絡(luò)結(jié)構(gòu)，傳輸線路的阻抗是50Ohm，由第一放大器所看到的阻抗隨著第二放大器開始從輸入功率打開而增加。
本發(fā)明的目的是提供用于高峰值功率電平的大功率多赫蒂放大器電路，并提供用于多赫蒂放大概念的簡單設(shè)計和靈活性的大功率多赫蒂放大器電路組件。
為了達(dá)到本發(fā)明的目的，具有至少一個輸入端子和至少一個輸出端子的大功率多赫蒂放大器電路包括組成主放大級的至少一個載波晶體管；組成峰值放大級的至少一個峰值晶體管；將輸入端子連接到載波晶體管的輸入的第一輸入線路；將輸入端子連接到峰值晶體管的輸入的第二輸入線路；將輸出端子連接到載波晶體管的輸出的第一輸出線路；將輸出端子連接到峰值晶體管的輸出的第二輸出線路。
本發(fā)明解決了1/4波長線路的所需低Zo(在0.5到5Ohm的范圍內(nèi))和微帶線路技術(shù)限制之間的問題。本發(fā)明排除了微帶線路技術(shù)所包含的限制。于是，大功率設(shè)計(實質(zhì)上大于10W)變?yōu)榭尚械摹４送?，本發(fā)明非常適合峰值功率電平高達(dá)600W的大功率發(fā)射機(jī)(諸如W-CDMA發(fā)射機(jī))。
根據(jù)本發(fā)明的優(yōu)選實施例，第一輸入線路包括電感器。
根據(jù)本發(fā)明的優(yōu)選實施例，第二輸入線路包括具有至少一個電容和/或至少一個電感的串聯(lián)電路和/或并聯(lián)電路。
根據(jù)本發(fā)明的優(yōu)選實施例，第二輸入線路包括電感器。
根據(jù)本發(fā)明的優(yōu)選實施例，第一輸入線路包括至少一個電容和/或至少一個電感的串聯(lián)電路和/或并聯(lián)電路。
根據(jù)本發(fā)明的優(yōu)選實施例，第一輸出線路包括電感器。
根據(jù)本發(fā)明的優(yōu)選實施例，第二輸出線路包括電感器。
根據(jù)本發(fā)明的優(yōu)選實施例，輸入和輸出網(wǎng)絡(luò)是仿真?zhèn)鬏斁€路。本發(fā)明基于這樣的理解即使對于非常低的阻抗值(低于1Ohm)而言，也可以用非常簡單的方法實現(xiàn)仿真?zhèn)鬏斁€路，此外，可以在傳統(tǒng)的晶體管組件中容易地實現(xiàn)仿真?zhèn)鬏斁€路。傳統(tǒng)技術(shù)能夠以非常低的阻抗值和理想的重復(fù)性為上述仿真?zhèn)鬏斁€路提供高品質(zhì)因數(shù)。另一個優(yōu)點是低通路濾波器配置中的傳輸線路在主放大器的輸出提供附加的諧波抑制，用于更好的放大器線性度。
根據(jù)本發(fā)明的優(yōu)選實施例，每個晶體管都以其自身的放大類工作。每個晶體管以其自身的放大類工作能夠使放大器以最佳效率工作。
根據(jù)本發(fā)明的優(yōu)選實施例，載波晶體管和峰值晶體管具有單獨(dú)的跨導(dǎo)參數(shù)和閾值電壓值。晶體管的單獨(dú)的跨導(dǎo)參數(shù)和單獨(dú)的閾值電壓值使放大器能夠非常有效地工作。
根據(jù)本發(fā)明的優(yōu)選實施例，載波晶體管的輸出和峰值晶體管的輸出每一個都連接到補(bǔ)償電路。補(bǔ)償電路消除晶體管的寄生輸出電容的不利影響。這導(dǎo)致在工作頻帶中，放大器的效率得以提高。
根據(jù)本發(fā)明的優(yōu)選實施例，補(bǔ)償電路包括至少一個電感和/或至少一個電容的串聯(lián)電路和/或并聯(lián)電路。
根據(jù)本發(fā)明的優(yōu)選實施例，載波晶體管和峰值晶體管并聯(lián)連接。
根據(jù)本發(fā)明的優(yōu)選實施例，第一輸入線路和第二輸入線路并聯(lián)連接。
根據(jù)本發(fā)明的優(yōu)選實施例，第一輸出線路和第二輸出線路并聯(lián)連接。
根據(jù)本發(fā)明的優(yōu)選實施例，補(bǔ)償電路并聯(lián)連接。
根據(jù)本發(fā)明的優(yōu)選實施例，阻抗變換電路連接在輸入端子/輸出端子和輸入網(wǎng)絡(luò)/輸出網(wǎng)絡(luò)之間。阻抗變換電路使端子的不同阻抗與網(wǎng)絡(luò)相匹配，反之亦然。
根據(jù)本發(fā)明的優(yōu)選實施例，阻抗變換電路包括至少一個電感和/或至少一個電容的并聯(lián)電路和/或串聯(lián)電路。
根據(jù)本發(fā)明的優(yōu)選實施例，載波晶體管和峰值晶體管連接到控制電路，該控制電路提供晶體管的放大類參數(shù)的期望動態(tài)控制?？刂齐娐诽岣吖β市驶蛑С址糯笃鞯男屎途€性度之間的最佳折衷方案。
根據(jù)本發(fā)明的優(yōu)選實施例，放大器集成在分立RF功率組件中。這使得可以在移動電話中使用本發(fā)明，在移動電話中輕的重量和小的音量是本應(yīng)用所必需的。
為了實現(xiàn)本發(fā)明的目的，公開一種大功率多赫蒂放大器電路組件，其包括支持多赫蒂放大器電路的電路元件的支持結(jié)構(gòu)；至少一個輸入端子和至少一個輸出端子，在支持結(jié)構(gòu)上支持這兩個端子；組成主放大級的至少一個載波晶體管和組成峰值放大級的至少一個峰值晶體管，在支持結(jié)構(gòu)上支持這兩個晶體管；將輸入端子連接到載波晶體管的輸入的第一輸入網(wǎng)絡(luò)；將輸入端子連接到峰值晶體管的輸入的第二輸入網(wǎng)絡(luò)；將輸出端子連接到載波晶體管的輸出的第一輸出網(wǎng)絡(luò)；以及將輸出端子連接到峰值晶體管的輸出的第二輸出網(wǎng)絡(luò)，其中輸入和輸出網(wǎng)絡(luò)是仿真?zhèn)鬏斁€路，后者包括至少一個電容和/或至少一個電感的串聯(lián)電路和/或并聯(lián)電路。本發(fā)明在靠近功率晶體管芯片的RF功率晶體管組件內(nèi)實現(xiàn)仿真?zhèn)鬏斁€路?？梢垣@得低特性阻抗(甚至低于1Ohm)，這使得能夠以最有效的方法實現(xiàn)簡單設(shè)計和多赫蒂技術(shù)。
根據(jù)本發(fā)明的優(yōu)選實施例，補(bǔ)償電路連接到晶體管的輸出。補(bǔ)償電路提高本發(fā)明的效率和/或工作頻帶。
根據(jù)本發(fā)明的優(yōu)選實施例，補(bǔ)償電路包括至少一個電感和/或至少一個電容的串聯(lián)電路和/或并聯(lián)電路。
根據(jù)本發(fā)明的優(yōu)選實施例，分別通過晶體管和輸入及輸出端子之間所提供的接合線路構(gòu)成電感。本發(fā)明的有利特征是接合線路用作連接和電感。這節(jié)省了成本和布局中的空間。
根據(jù)本發(fā)明的優(yōu)選實施例，輸入網(wǎng)絡(luò)包括給定長度的并聯(lián)接合線路。
根據(jù)本發(fā)明的優(yōu)選實施例，通過第一傳導(dǎo)層、絕緣層和連接到地的第二傳導(dǎo)層配備電容。
根據(jù)本發(fā)明的優(yōu)選實施例，晶體管并聯(lián)連接。有利的特征是不僅僅從一個晶體管提供所需功率，而是從并聯(lián)的晶體管提供所需功率。因此，每個單晶體管提供總功率的一部分。隨后，即使單晶體管發(fā)生故障，則提供具有稍小功率值的總功率。
根據(jù)本發(fā)明的優(yōu)選實施例，輸入網(wǎng)絡(luò)并聯(lián)連接。并聯(lián)輸入網(wǎng)絡(luò)的優(yōu)點是功率范圍輸入被分為輸入網(wǎng)絡(luò)的若干個分支。因此，可操作的輸入網(wǎng)絡(luò)的每個分支的輸入功率得以降低。
根據(jù)本發(fā)明的優(yōu)選實施例，輸出網(wǎng)絡(luò)并聯(lián)連接。原則上并聯(lián)輸出網(wǎng)絡(luò)的優(yōu)點類似于并聯(lián)輸入網(wǎng)絡(luò)的優(yōu)點。輸出功率分為若干個分支。因此，可操作的輸出網(wǎng)絡(luò)的每個分支的輸出功率得以降低。
根據(jù)本發(fā)明的優(yōu)選實施例，補(bǔ)償電路并聯(lián)連接。
附加到本文的并組成本文一部分的權(quán)利要求中詳細(xì)指出了作為本發(fā)明特征的這些和其它不同的優(yōu)點和新穎性特征。然而，為了更好地理解本發(fā)明、本發(fā)明的優(yōu)點和通過使用本發(fā)明所能達(dá)到的目的，應(yīng)該參考作為本發(fā)明另一部分的附圖以及相應(yīng)的描述性內(nèi)容，在描述性內(nèi)容中有本發(fā)明說明性和描述性的優(yōu)選實施例。


圖1、2示出簡單的仿真?zhèn)鬏斁€路的不同示例；圖3、4示出頻帶中S12的仿真模塊和相位；圖5示出仿真?zhèn)鬏斁€路的輸入阻抗對輸出上的負(fù)載的曲線路；圖6A、6B、7、8、9示出多赫蒂放大器的可能的實施例；圖10示出圖8的電路組件；圖11示出圖9的電路組件；
圖12示出圖6A的電路組件；圖13示出多赫蒂放大器的可能的實施例；圖14示出圖13的電路組件。
圖1示出仿真?zhèn)鬏斁€路的實施例，在靠近功率晶體管芯片的RF功率晶體管組件內(nèi)實現(xiàn)該仿真?zhèn)鬏斁€路。所述仿真?zhèn)鬏斁€路包括連接到電感4(其電感值為0.33nH)的輸入端子2。電感4在另一側(cè)連接到電感6(其電感值為0.33nH)和電容10(其電容值為80pF)。電感6在另一側(cè)連接到輸出端子8。電容10在另一側(cè)連接到地。一般而言，這種仿真?zhèn)鬏斁€路可獲得非常低的特性阻抗(甚至低于1Ohm)，這提供了簡單設(shè)計。理論上的仿真?zhèn)鬏斁€路應(yīng)該在工作頻帶/900MHz/內(nèi)提供大約90度的相移。
圖2包括仿真?zhèn)鬏斁€路的另一個實施例。所述仿真?zhèn)鬏斁€路包括連接到電容20(70pF)一側(cè)以及電感16(0.36nH)一側(cè)的輸入端子14。電容20在另一側(cè)連接到地24。電感16在另一側(cè)連接到輸出端子18以及電容22(70pF)的一側(cè)。電容22的另一側(cè)連接到地26。這樣的仿真?zhèn)鬏斁€路在900MHz上提供90度的相移并具有2Ohm的特性阻抗?？稍趥鹘y(tǒng)的功率晶體管組件中容易地實現(xiàn)圖1和圖2中所示的仿真?zhèn)鬏斁€路。低通路濾波器配置中的仿真?zhèn)鬏斁€路在主放大器的輸出上提供附加諧波抑制/對于第二諧波2fo約為-10dB/，因此提供了更好的放大器線性度。傳統(tǒng)技術(shù)能夠以非常低的阻抗值和理想的重復(fù)性為上述模擬數(shù)據(jù)線路提供高品質(zhì)因數(shù)。
用MOS電容表示的電容以及在分立RF功率晶體管技術(shù)中作為連接媒體使用的并聯(lián)金接合線表示的電感所構(gòu)造的仿真?zhèn)鬏斁€路排除了具有傳統(tǒng)微帶線路設(shè)計的多赫蒂放大器中存在的兩個問題。
排除了1/4波長線路的所需低Zo(0.5-5Ohm范圍)和微帶線路技術(shù)限制之間的矛盾。換言之，本發(fā)明排除了分布微帶線路技術(shù)所具有的限制。于是，大功率設(shè)計(大于10W)變?yōu)檫m宜非常簡單的方式。
排除了對于簡單設(shè)計現(xiàn)代放大器的需求和用于多赫蒂概念的可能的微帶線路大小之間的另一個矛盾，其中微帶線路的尺寸隨著對于更高輸出電壓的需求而急劇增長，這導(dǎo)致90度傳輸變換器的所需特性阻抗更低。
圖3示出取決于頻率(以GHz為單位)的參數(shù)S12(以dB為單位)。該圖示出直至1GHz，S12基本為恒定。超過1GHz之后，散射參數(shù)S12向下線性地傾斜，在2GHz約為-11dB。
圖4示出取決于頻率(以GHz為單位)的散射參數(shù)S12的相位(以度為單位)。所述相位向下線性地傾斜從0.8GHz的約-71°到1GHz的約-93°。
圖5示出仿真?zhèn)鬏斁€路的輸入阻抗與輸出上的負(fù)載的關(guān)系曲線路。圖5示出由晶體管芯片輸出看到的阻抗的實部和虛部與應(yīng)用于仿真線路輸出的阻抗的關(guān)系曲線路/在1-4Ohm的范圍內(nèi)/。實部和虛部的圖形從頻率為0.8GHz時開始，到頻率為1GHz時結(jié)束。對于1Ohm的阻抗而言，圖中僅僅示出了實部。1Ohm的阻抗的實部向上傾斜直到0.91GHz，然后該圖形向下傾斜到1.0GHz。其它輸入阻抗值的實部的圖形從0.8GHz的頻率向下線性地傾斜到1.0GHz的頻率。實部越大，輸入阻抗越小。最小的實部一般位于頻率的末尾1GHz處。在1GHz的范圍內(nèi)，虛部具有其最小值。3Ohm和4Ohm的輸入阻抗的虛部圖形向上線性地傾斜到末尾1GHz處，2Ohm的輸入阻抗的虛部圖形向下傾斜到末尾1GHz處。
圖6A示出本發(fā)明的電路圖。通過線路27將輸入端子28連接到晶體管30的柵極端子29。晶體管30表示主放大器。晶體管30示作等效電路。所述等效電路包括柵極電阻34，該柵極電阻連接到柵極端子29，該柵極電阻在另一側(cè)連接到柵極-源極電容38和漏極-柵極電容36。漏極-柵極電容36在另一側(cè)連接到電流源40、電阻42、輸出電容44以及漏極端子49。輸出電容44在另一側(cè)連接到電阻42的另一側(cè)、電流源40的另一側(cè)、柵極-源極電容38的另一側(cè)以及源電阻46。源電阻46連接到源極端子47。源極端子47連接到地48。通過線路33將漏極端子49連接到輸出端子56，線路33是仿真?zhèn)鬏斁€路。
通過線路31將輸入端子28連接到輸入端子。晶體管32是峰值放大器。晶體管32的圖示等效電路與晶體管30的圖示等效電路相同。電阻64等于電阻34。電容68與電容38相同。電容66與電容36相同。電流源70和電流源40相同。電阻72與電阻42相同。電容74與電容44相同。電阻76與電阻46相同。晶體管32的源極端子77連接到地78。通過線路35將晶體管32的漏極端子75連接到輸出端子56，線路35是仿真?zhèn)鬏斁€路。
在上述實施例中，在多赫蒂放大器的輸出上的仿真?zhèn)鬏斁€路(諸如圖2中所示的仿真線路)中實現(xiàn)晶體管30、32的輸出寄生電容。物理上仿真線路的電容體現(xiàn)在峰值晶體管32和主晶體管30芯片中。
圖6B示出與圖6A類似的本發(fā)明的電路圖。通過線路27將輸入端子28連接到晶體管30的柵極端子29。晶體管30表示主放大器。和圖6A一樣，晶體管30示作等效電路。通過線路33將漏極端子49連接到輸出端子56。線路33是仿真?zhèn)鬏斁€路。
傳輸線路33包括連接到晶體管30的輸出端49的電感50。電感50的另一側(cè)連接到電容52和電感54，電感54又連接到輸出端子56。電容52連接到地。
通過線路31將輸入端子28連接到輸入端子63。線路31包括電感58。電感58在另一側(cè)連接到電容60以及電感62。電容60在另一側(cè)連接到地。電感62在另一側(cè)連接到晶體管32的柵極端子63。晶體管32是峰值放大器。晶體管32的等效電路與晶體管30的圖示等效電路相同。電感58、電感62和電容60組成仿真?zhèn)鬏斁€路。通過線路56將晶體管32的漏極端子75連接到輸出端子56，線路35是仿真?zhèn)鬏斁€路。
在上述實施例中，消除了對于傳輸線路的低特性阻抗和更小傳輸線路大小的限制，并且提高了應(yīng)用頻帶、再生性、簡單設(shè)計以及多赫蒂放大器設(shè)計靈活性。
圖7原理上示出和圖6相同的電路。因此，用于表示相同部分的相同標(biāo)號也用于圖7。圖7和圖6之間僅有的區(qū)別是將補(bǔ)償電路應(yīng)用于晶體管30的漏極端子49上和晶體管32的漏極端子75上。端子49上的補(bǔ)償電路包括電感80和電容82的串聯(lián)電路。電感80連接到漏極端子49。電感80在另一側(cè)連接到電容82。電容82的另一側(cè)連接到地。補(bǔ)償電路補(bǔ)償晶體管30的輸出電容44。原理上晶體管32的端子75也同樣。包括電感84和電容86的補(bǔ)償電路補(bǔ)償輸出電容74。通過電感84的一側(cè)將補(bǔ)償電路連接到端子75。電感84的另一側(cè)連接到電容86。電容86的另一側(cè)連接到地。此外，可以將補(bǔ)償電路作為90度仿真?zhèn)鬏斁€路的一部分來提供。
圖8原理上示出和圖6相同的電路。但在圖8中，電感88連接在輸入端子28和端子29之間，電感90連接在端子75和輸出端子56之間。電感88和90由接合線路組成并用作輸入網(wǎng)絡(luò)或輸出網(wǎng)絡(luò)。輸入和輸出網(wǎng)絡(luò)的目的是將輸入和輸出端子上的晶體管的阻抗與相連的其它電路部分的端子上的阻抗相匹配。圖10中示出了圖8的實際實施例。
圖9示出電路，該電路是圖7和圖8中所示出并描述的電路的結(jié)合。本發(fā)明消除了微帶線路可能的特性阻抗之間的矛盾，最低的可能值是大約1Ohm，所需的值小于1Ohm，這對于高功率電平的多赫蒂放大技術(shù)而言是致命問題。此外，本發(fā)明消除了多赫蒂放大器的有源元件的輸出上的傳輸線路的所需物理尺寸和RF、MW頻帶內(nèi)可獲得的傳輸線路尺寸之間的矛盾。此外，本發(fā)明使得用于大功率放大器(具有大于10W的輸出功率)的多赫蒂放大器解決方案小型化。此外，本發(fā)明提供了多赫蒂技術(shù)實現(xiàn)的簡單方法，其中使用了傳統(tǒng)技術(shù)，即使在非常高的功率電平(大于300W)下，這對于傳統(tǒng)的微帶線路技術(shù)而言是不可能的。
圖10示出圖8電路的實施例的基本結(jié)構(gòu)。通過多條接合線106將主放大器晶體管芯片92連接到多赫蒂放大器102的輸入端。通過多條并聯(lián)接合線110將主放大器晶體管92連接到輸出仿真線路的電容器94。通過多條并聯(lián)接合線108將電容器94連接到多赫蒂放大器的輸出引線96。通過多條并聯(lián)接合線112將峰值放大器晶體管98連接到多赫蒂放大器的輸出引線96。通過多條并聯(lián)接合線114將峰值放大器晶體管98連接到輸入仿真線路的電容器100。通過多條并聯(lián)接合線116將電容器100連接到多赫蒂放大器的輸入引線102。在支持層104上安裝所述電路。
圖11示出圖9的實施例的結(jié)構(gòu)。通過多條并聯(lián)接合線134將主放大晶體管芯片118連接到多赫蒂放大器的輸入引線154。通過多條并聯(lián)接合線路136將主放大器晶體管芯片118連接到補(bǔ)償電路120。通過多條并聯(lián)接合線140將主放大器晶體管芯片118的輸出連接到輸出仿真線路的電容器122。通過多條并聯(lián)接合線142將輸出仿真線路的電容器122連接到多赫蒂放大器的輸出引線124。經(jīng)由多條并聯(lián)接合線144將補(bǔ)償電路126連接到峰值放大器晶體管芯片128。
通過多條并聯(lián)接合線146將峰值放大器晶體管芯片128連接到輸出引線124。通過多條并聯(lián)接合線148將峰值放大器128連接到輸入仿真線路的電容器130。通過多條并聯(lián)接合線150將電容器130連接到多赫蒂放大器的輸入引線156。輸入引線154和輸入引線156終止到一般輸入引線132。在基片152上安裝整個前述電路。通過使用現(xiàn)有的傳統(tǒng)技術(shù)在傳統(tǒng)分立功率晶體管組件中構(gòu)造仿真?zhèn)鬏斁€路，連同功率晶體管芯片和補(bǔ)償電路一道，來實現(xiàn)本發(fā)明，為大功率多赫蒂放大器提供了有效、靈活和簡單的解決方案。
圖12示出與圖6A的電路對應(yīng)的本發(fā)明的簡化實施例。通過多條接合線306將主放大器晶體管芯片292連接到多赫蒂放大器302的輸入引線。通過多條并聯(lián)接合線310將主放大器晶體管292連接到多赫蒂放大器的輸出引線296。通過多條并聯(lián)接合線312將峰值放大器晶體管298連接到多赫蒂放大器的輸出引線296。通過多條并聯(lián)接合線314將峰值放大器晶體管298連接到輸入仿真線路的電容器300。通過多條并聯(lián)接合線316將電容器300連接到多赫蒂放大器的輸入引線302。在支持層304上安裝所述電路。
圖13示出與圖6B類似的本發(fā)明的電路圖。通過線路27將輸入端子28連接到晶體管30的柵極端子29。晶體管30表示主放大器。晶體管30示作如同圖6A中一樣的等效電路。通過包括電感400的線路33將漏極端子49連接到阻抗變換電路408。線路33是仿真?zhèn)鬏斁€路，其包括晶體管30的輸出電容44。
阻抗變換電路408包括連接到線路33的電感402。電感402的另一側(cè)連接到電容406和電感404，電感404連接到輸出端子56。電容406連接到地。
通過線路31將輸入端子28連接到輸入端子63。線路31包括電感58。電感58在另一側(cè)連接到電容60和電感62。電容60在另一側(cè)連接到地。電感62在另一側(cè)連接到晶體管32的柵極端子63。晶體管32是峰值放大器。晶體管32的等效電路與晶體管30的所示等效電路相同。電感58、電感62和電容60組成仿真?zhèn)鬏斁€路。通過線路35將晶體管32的漏極端子75連接到線路33和阻抗變換電路408的電感402，線路35是仿真?zhèn)鬏斁€路。
圖14示出與圖13的電路對應(yīng)的本發(fā)明的簡化實施例。通過多條接合線502將主放大器晶體管芯片500連接到多赫蒂放大器的輸入引線504。通過多條并聯(lián)接合線506將主放大器晶體管500連接到接點排(contact bank)508。通過多條并聯(lián)接合線510將接點排508連接到電容器512。通過多條并聯(lián)接合線514將電容器512連接到輸出引線516。通過多條并聯(lián)接合線520將峰值放大器晶體管518連接到多赫蒂放大器的接點排508。通過多條并聯(lián)接合線522將峰值放大器晶體管518連接到輸入仿真線路的電容器524。通過多條并聯(lián)接合線526將電容器524連接到多赫蒂放大器的輸入引線504。在支持層528上安裝所述電路。
在前面的描述已經(jīng)闡明了本專利文件所覆蓋的本發(fā)明的新的特征和優(yōu)點。然而，可以理解本公開在許多方面僅僅是說明性的。不超越本發(fā)明保護(hù)范圍，可以就細(xì)節(jié)、特別是與形狀、大小和部件布置有關(guān)的細(xì)節(jié)作出改動。當(dāng)然，在表達(dá)所附權(quán)利要求書的語言中定義了本發(fā)明的保護(hù)范圍。
權(quán)利要求
1.一種具有至少一個輸入端子和至少一個輸出端子的大功率多赫蒂放大器電路，其包括至少一個載波晶體管，其組成主放大級；至少一個峰值晶體管，其組成峰值放大級；第一輸入線路，其將所述輸入端子連接到所述載波晶體管的輸入；第二輸入線路，其將所述輸入端子連接到所述峰值晶體管的輸入；第一輸出線路，其將所述輸出端子連接到所述載波晶體管的輸出；第二輸出線路，其將所述輸出端子連接到所述峰值晶體管的輸出。
2.如權(quán)利要求1所述的電路，其特征在于所述第一輸入線路包括電感器。
3.如權(quán)利要求1所述的電路，其特征在于所述第二輸入線路包括至少一個電容和/或至少一個電感的串聯(lián)電路和/或并聯(lián)電路。
4.如權(quán)利要求3所述的電路，其特征在于所述第二輸入線路包括電感器。
5.如權(quán)利要求1所述的電路，其特征在于所述第一輸出線路包括至少一個電容和/或至少一個電感的串聯(lián)電路和/或并聯(lián)電路。
6.如權(quán)利要求5所述的電路，其特征在于所述第一輸出線路包括電感器。
7.如權(quán)利要求1所述的電路，其特征在于所述第二輸出線路包括電感器。
8.如權(quán)利要求1所述的電路，其特征在于所述載波晶體管和所述峰值晶體管具有單獨(dú)的跨導(dǎo)參數(shù)和閾值電壓值。
9.如權(quán)利要求1所述的電路，其特征在于所述載波晶體管輸出和所述峰值晶體管輸出每一個都連接到補(bǔ)償電路。
10.如權(quán)利要求1所述的電路，其特征在于阻抗變換電路連接在所述輸入端子/輸出端子和所述輸入線路/輸出線路之間。
11.如權(quán)利要求1所述的電路，其特征在于所述載波晶體管和所述峰值晶體管連接到控制電路，所述控制電路提供所述晶體管的放大類參數(shù)的期望動態(tài)控制。
12.一種大功率多赫蒂放大器電路組件，包括支持結(jié)構(gòu)，其支持所述多赫蒂放大器電路的電路元件；至少一個輸入端子和至少一個輸出端子，在所述支持結(jié)構(gòu)上支持上述端子；至少一個載波晶體管和至少一個峰值晶體管，所述至少一個載波晶體管組成主放大級，所述至少一個峰值晶體管組成峰值放大級，在所述支持結(jié)構(gòu)上支持上述晶體管；第一輸入線路，其將所述輸入端子連接到所述載波晶體管的輸入；第二輸入線路，其將所述輸入端子連接到所述峰值晶體管的輸入；第一輸出線路，其將所述輸出端子連接到所述載波晶體管的輸出；第二輸出線路，其將所述輸出端子連接到所述峰值晶體管的輸出。
13.如權(quán)利要求12所述的組件，其特征在于所述輸入和輸出線路是仿真?zhèn)鬏斁€路，所述仿真?zhèn)鬏斁€路包括至少一個電容和/或至少一個電感的串聯(lián)電路和/或并聯(lián)電路。
14.如權(quán)利要求12所述的組件，其特征在于補(bǔ)償電路連接到所述晶體管的輸出。
15.如權(quán)利要求12所述的組件，其特征在于所述補(bǔ)償電路包括至少一個電感和/或至少一個電容的串聯(lián)電路和/或并聯(lián)電路。
16.如權(quán)利要求12所述的組件，其特征在于分別通過所述晶體管和所述輸入和輸出端子之間所提供的接合線構(gòu)成電感。
17.如權(quán)利要求12所述的組件，其特征在于所述輸入線路包括給定長度的并聯(lián)接合線。
18.如權(quán)利要求12所述的組件，其特征在于通過第一傳導(dǎo)層、絕緣層和連接到地的第二傳導(dǎo)層來體現(xiàn)電容。
全文摘要
具有至少一個輸入端子和至少一個輸出端子的大功率多赫蒂放大器電路包括組成主放大級的至少一個載波晶體管(30)；組成峰值放大級的至少一個峰值晶體管(32)；將輸入端子(28)連接到載波晶體管(30)的輸入(29)的第一輸入線路(27)；將輸入端子(28)連接到峰值晶體管(32)的輸入(63)的第二輸入線路(31)；將輸出端子(56)連接到載波晶體管(30)的輸出(49)的第一輸出線路(33)；以及將輸出端子(56)連接到峰值晶體管(32)的輸出(75)的第二輸出線路(35)。大功率多赫蒂放大器電路組件包括支持多赫蒂放大器電路的電路元件的支持結(jié)構(gòu)(104)；至少一個輸入端子(102)和至少一個輸出端子(96)，在支持結(jié)構(gòu)(104)上支持上述端子；組成主放大級的至少一個載波晶體管(92)和組成峰值放大級的至少一個峰值晶體管(98)，在支持結(jié)構(gòu)(104)上支持上述晶體管；將輸入端子(102)連接到載波晶體管(92)的輸入的第一輸入網(wǎng)絡(luò)(106)；將輸入端子(102)連接到峰值晶體管(98)的輸入的第二輸入網(wǎng)絡(luò)(100、114、116)；將輸出端子(96)連接到載波晶體管(92)的輸出的第一輸出網(wǎng)絡(luò)(94、108、110)；以及將輸出端子(96)連接到峰值晶體管(98)的輸出的第二輸出網(wǎng)絡(luò)(112)，其中輸入網(wǎng)絡(luò)和輸出網(wǎng)絡(luò)是仿真?zhèn)鬏斁€路，該模擬輸出線路包括至少一個電容和/或至少一個電感的串聯(lián)電路和/或并聯(lián)電路。
文檔編號H03F1/07GK1675826SQ03819374
公開日2005年9月28日 申請日期2003年7月18日 優(yōu)先權(quán)日2002年8月19日
發(fā)明者I·I·布勒德諾 申請人:皇家飛利浦電子股份有限公司